JP2014096405A - 光送信回路 - Google Patents

Abstract

【課題】電源オン時及び電源オフ時におけるＬＤの過発光を低減する。
【解決手段】光送信回路１０は、駆動電流Ｉ_ＬＤに応じて光信号を出力するＬＤ１１と、第１電源ＶＣＣ１から電圧を受けて動作し、ゲートバイアス電圧Ｖｇを生成する電圧生成回路１４と、第２電源ＶＣＣ２から電圧を受けて動作し、バイアス電流Ｉｂｉａｓを生成する第１電流源１２と、バイアス電流Ｉｂｉａｓを分流して駆動電流Ｉ_ＬＤを変調する駆動回路１３と、を備え、駆動回路１３は、入力電圧Ｖｉｎに応じて、第１バイパス電流Ｉｂｐ１をバイアス電流Ｉｂｉａｓから分流する第１トランジスタ３１と、ＬＤ１１の順方向電圧Ｖｆに応じて、第２バイパス電流Ｉｂｐ２をバイアス電流Ｉｂｉａｓから分流する第２トランジスタ３３と、を有し、ゲートバイアス電圧Ｖｇは第１トランジスタ３１に印加される。
【選択図】図１

Description

本発明は、シャント駆動方式の光送信回路に関する。

従来、シャント駆動方式の光送信器がある（例えば、特許文献１〜５参照）。このシャント駆動方式の光送信器では、シャント駆動ＩＣの入力端子に印加される電圧に応じて、シャント駆動ＩＣの出力端子に出力電流が流れる。そして、この出力電流によって、レーザダイオード（以下、「ＬＤ」という。）に流すバイアス電流をＤＣ的に引き抜くことにより、ＬＤのＤＣ的な光出力パワーを制御している。また、シャント駆動ＩＣの入力信号に応じてＬＤが“０”、“１”の光信号を出力するように、シャント駆動ＩＣの入力端子にはゲートバイアス電圧が印加されている。

特開２００５−３３０１９号公報 特開２００７−２６６４９３号公報 特開２００７−３３６２１７号公報 特開２００９−２７２３２１号公報 米国特許出願公開第２００８／００３１６３４号明細書

このようなシャント駆動方式の光送信器では、光送信器の電源オン時において、ゲートバイアス電圧の立ち上がりがＬＤへのバイアス電流の立ち上がりよりも遅いことがある。この場合、ゲートバイアス電圧が印加されていない期間では、ＬＤへのバイアス電流の引き抜きが生じないので、全てのバイアス電流がＬＤに流れ、ＬＤの過発光が生じてしまう。

また、シャント駆動方式の光送信器では、電源オフ時において、ゲートバイアス電圧の立ち下がりがバイアス電流の立ち下がりよりも早いことがある。この場合も、ゲートバイアス電圧が立ち下がった後の期間では、ＬＤへのバイアス電流の引き抜きが生じないので、全てのバイアス電流がＬＤに流れ、ＬＤの過発光が生じてしまう。

そこで本発明は、このような問題点を解決するためになされたものであって、電源オン時及び電源オフ時におけるＬＤの過発光を防止可能な構造を有する光送信回路を提供することを目的とする。

上記課題を解決するため、本発明に係る光送信回路は、（ａ）駆動電流に応じて光信号を出力する半導体レーザ素子と、（ｂ）第１電源から電圧を受けて動作し、バイアス電圧を生成する電圧生成回路と、（ｃ）第２電源から電圧を受けて動作し、バイアス電流を生成する第１電流源と、（ｄ）前記バイアス電流を分流して前記駆動電流を変調する駆動回路と、を備える。前記駆動回路は、印加された電圧に応じて、第１バイパス電流を前記バイアス電流から分流する第１トランジスタと、前記半導体レーザ素子の順方向電圧に応じて、第２バイパス電流を前記バイアス電流から分流する第２トランジスタと、を有し、前記バイアス電圧は前記第１トランジスタに印加される。

この光送信回路においては、バイアス電圧を生成する電圧生成回路は、第１電源から電圧を受けて動作し、バイアス電流を生成する第１電流源は、第２電源から電圧を受けて動作する。また、駆動回路は、バイアス電流を分流して駆動電流を変調する。このため、第１電源が第２電源よりも遅くオン状態になる場合、及び、第１電源が第２電源よりも早くオフ状態になる場合に、第１電流源によってバイアス電流が生成され、半導体レーザ素子に駆動電流が供給されるが、電圧生成回路によってバイアス電圧が生成されない期間が生じる。すなわち、第１電源がオフ状態でかつ第２電源がオン状態の場合には、第１トランジスタはバイアス電流から第１バイパス電流を分流しない。一方、駆動回路は、半導体レーザ素子の順方向電圧に応じて、第２バイパス電流をバイアス電流から分流する第２トランジスタを有している。駆動電流が半導体レーザ素子に供給されることにより、半導体レーザ素子には順方向電圧が生じるので、第２電源がオン状態の場合には、第２トランジスタがバイアス電流から第２バイパス電流を分流する。このため、第１電源がオフ状態でかつ第２電源がオン状態の場合においても、バイアス電流を分流して半導体レーザ素子に駆動電流を供給することができ、半導体レーザ素子に過剰な駆動電流が供給され続けることを防止できる。その結果、電源オン時及び電源オフ時において、半導体レーザ素子の過発光を防止することが可能となる。

前記駆動回路は、前記第１電源から電圧を受けて動作し、前記第２トランジスタをシャットオフするためのシャットオフ電圧を生成するシャットオフ電圧生成回路をさらに有してもよい。この構成では、第１電源がオン状態である場合、シャットオフ電圧生成回路によってシャットオフ電圧が生成され、第２トランジスタをシャットオフできる。第１電源がオン状態である場合には、電圧生成回路によってバイアス電圧が生成されるので、第１トランジスタによって第１バイパス電流がバイアス電流から分流される。このため、第２トランジスタが第２バイパス電流をバイアス電流から分流しなくても半導体レーザ素子の過発光を低減できる。したがって、第１電源がオン状態である場合に第２トランジスタをシャットオフすることによって、不要な電流の消費を低減することが可能となる。

前記第２トランジスタは制御端子及び一対の電流端子を有してもよく、前記一対の電流端子は前記半導体レーザ素子と並列に接続されてもよい。また、前記第２バイパス電流は、前記一対の電流端子のうちの一方の電流端子から他方の電流端子に流れてもよい。また、前記シャットオフ電圧生成回路は、前記制御端子に前記シャットオフ電圧を供給することにより、前記第２トランジスタをシャットオフしてもよい。この構成では、第２トランジスタの一対の電流端子は半導体レーザ素子と並列に接続されているので、第２電源がオン状態の場合、半導体レーザ素子の順方向電圧が一対の電流端子間に生じる。また、第１電源がオン状態である場合、シャットオフ電圧生成回路によってシャットオフ電圧が第２トランジスタの制御端子に供給され、第２トランジスタがシャットオフされる。このため、第１電源がオフ状態でかつ第２電源がオン状態の場合に、バイアス電流から第２バイパス電流が分流し、一対の電流端子のうちの一方の電流端子から他方の電流端子に第２バイパス電流が流れる。

前記シャットオフ電圧生成回路は、抵抗器と、前記第１電源から電圧を受けて動作し、前記抵抗器に電流を供給する第２電流源と、を有してもよい。この場合、前記抵抗器の一端は前記制御端子に接続され、前記抵抗器の他端は前記他方の電流端子に接続されてもよい。第１電源がオン状態である場合、第２電流源が抵抗器に電流を供給するので、第２トランジスタの制御端子が高電位となる。これによって、第２トランジスタがＰ型の場合、制御端子にシャットオフ電圧を供給することができ、第２トランジスタをシャットオフできる。

光送信回路は、前記第１電流源と前記半導体レーザ素子との間に直列に接続されたチョークコイルをさらに備えてもよい。この場合、前記第１トランジスタは、前記チョークコイルの一端側から前記第１バイパス電流を分流してもよく、前記第２トランジスタは、前記チョークコイルの他端側から前記第２バイパス電流を分流してもよい。この構成によれば、第１トランジスタと第２トランジスタとを分離することができるので、第２トランジスタの寄生容量が第１バイパス電流の高速変調動作を妨げるのを防止できる。

前記第１トランジスタはＮＭＯＳトランジスタであってもよく、前記第２トランジスタはＰＭＯＳトランジスタであってもよい。

本発明によれば、電源オン時及び電源オフ時におけるＬＤの過発光を低減できる。

第１実施形態に係る光送信回路を示す回路図である。 （ａ）は図１の駆動回路の入力電圧Ｖｉｎと駆動回路の出力電流Ｉｏｕｔとの関係を示す図、（ｂ）は駆動回路の入力電圧ＶｉｎとＬＤの光出力Ｐｏｕｔとの関係を示す図である。 比較例の光送信回路を示す回路図である。 第２実施形態に係る光送信器路を示す回路図である。

以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

［第１実施形態］
図１は、第１実施形態に係る光送信回路を示す回路図である。図１に示されるように、光送信回路１０は、シャント駆動方式の光送信回路であって、ＬＤ１１（半導体レーザ素子）と、第１電流源１２と、駆動回路１３と、電圧生成回路１４と、チョークコイル１５と、コンデンサ１６と、を備えている。

ＬＤ１１は、駆動電流Ｉ_ＬＤに応じて光信号を生成し、生成した光信号を出力する半導体レーザ素子である。ＬＤ１１のアノード端子は第１電流源１２及び駆動回路１３の出力端子１３ｂに接続されており、ＬＤ１１のカソード端子は接地電位ＧＮＤに接続されている。ＬＤ１１は、第１電流源１２から駆動電流Ｉ_ＬＤを受けて発光し、アノード端子とカソード端子との間にアノード端子が高電位の順方向電圧（フォワード電圧）Ｖｆを生じる。この順方向電圧Ｖｆは、例えば１．３Ｖ程度である。第１電流源１２は、第２電源ＶＣＣ２から電圧を受けて動作し、一定のバイアス電流Ｉｂｉａｓを第１電流源１２の出力端子から出力する。このバイアス電流Ｉｂｉａｓは、例えば５０〜６０ｍＡ程度である。第１電流源１２の出力端子は、ＬＤ１１のアノード端子及び駆動回路１３の出力端子１３ｂに接続されている。

駆動回路１３は、シャント駆動方式でＬＤ１１を駆動するための回路である。駆動回路１３は、入力信号に応じてスイッチングし、バイアス電流Ｉｂｉａｓを分流することによって駆動電流Ｉ_ＬＤを制御し、ＬＤ１１の光信号を変調する。駆動回路１３は、入力端子１３ａ、出力端子１３ｂ、接地端子１３ｃ及び電源端子１３ｄを有している。入力端子１３ａは、電圧生成回路１４の出力端子にチョークコイル１５を介して接続されるとともに、入力信号が入力される信号入力端子１０ａにコンデンサ１６を介して接続されている。出力端子１３ｂは、第１電流源１２の出力端子及びＬＤ１１のアノード端子に接続されている。接地端子１３ｃは、接地電位ＧＮＤに接続されている。電源端子１３ｄは、第１電源ＶＣＣ１に接続されている。駆動回路１３の詳細については後述する。

電圧生成回路１４は、第１電源ＶＣＣ１から電圧を受けて動作し、安定したゲートバイアス電圧Ｖｇ（バイアス電圧）を生成する。電圧生成回路１４の出力端子は、チョークコイル１５を介して駆動回路１３の入力端子１３ａに接続されている。電圧生成回路１４は、その出力端子からゲートバイアス電圧Ｖｇを出力し、チョークコイル１５を介して駆動回路１３の入力端子１３ａに印加する。このゲートバイアス電圧Ｖｇは、所定の閾値電圧値Ｖｔｈ以上であって、例えば０．８Ｖ程度である。ゲートバイアス電圧Ｖｇは、入力信号の振幅の中点となり、光信号出力の平均値を決定する。

チョークコイル１５は、ゲートバイアス電圧Ｖｇを駆動回路１３に供給するためのコイルである。チョークコイル１５の一端は、電圧生成回路１４の出力端子に接続され、チョークコイル１５の他端は、駆動回路１３の入力端子１３ａに接続されている。コンデンサ１６は、入力信号のＡＣ結合用のコンデンサである。コンデンサ１６の一端は信号入力端子１０ａに接続され、コンデンサ１６の他端はチョークコイル１５の他端及び駆動回路１３の入力端子１３ａに接続されている。

次に、駆動回路１３の詳細について説明する。駆動回路１３は、第１トランジスタ３１と、抵抗器３２と、第２トランジスタ３３と、抵抗器３４と、第２電流源３５と、を備えている。

第１トランジスタ３１は、駆動電流Ｉ_ＬＤを変調するためのトランジスタであって、ＬＤ１１と並列に配置されている。第１トランジスタ３１は、例えばＮＭＯＳ（Metal Oxide Semiconductor）トランジスタであって、ゲート端子３１ｇ、ソース端子３１ｓ及びドレイン端子３１ｄを有している。ソース端子３３ｓは接地端子１３ｃに接続され、ドレイン端子３１ｄは出力端子１３ｂに接続され、ゲート端子３１ｇは入力端子１３ａに接続されている。第１トランジスタ３１は、ゲート端子３１ｇに印加された電圧（入力電圧Ｖｉｎ）に応じて、第１バイパス電流Ｉｂｐ１をバイアス電流Ｉｂｉａｓから分流する。すなわち、第１トランジスタ３１では、入力電圧Ｖｉｎに応じて、第１バイパス電流Ｉｂｐ１がドレイン端子３１ｄからソース端子３１ｓに流れる。

抵抗器３２は入力信号の終端抵抗である。抵抗器３２の一端は入力端子１３ａ及び第１トランジスタ３１のゲート端子３１ｇに接続され、抵抗器３２の他端は接地端子１３ｃに接続されている。抵抗器３２の抵抗値Ｒ０は、例えば５０Ω程度である。

第２トランジスタ３３は、ＬＤ１１の過発光を防止するためのトランジスタであって、ＬＤ１１と並列に配置されている。第２トランジスタ３３は、例えばＰＭＯＳトランジスタであって、ゲート端子３３ｇ（制御端子）、ソース端子３３ｓ及びドレイン端子３３ｄ（一対の電流端子）を有している。ソース端子３３ｓ（一方の電流端子）は出力端子１３ｂに接続され、ドレイン端子３３ｄ（他方の電流端子）は接地端子１３ｃに接続され、ゲート端子３３ｇは第２電流源３５の出力端子と抵抗器３４の一端に接続されている。

第２トランジスタ３３は、ＬＤ１１の順方向電圧Ｖｆに応じて、第２バイパス電流Ｉｂｐ２をバイアス電流Ｉｂｉａｓから分流する。すなわち、第２トランジスタ３３では、ソース端子３３ｓの電位がゲート端子３３ｇの電位よりも所定の電圧値以上大きくなると、第２バイパス電流Ｉｂｐ２がソース端子３３ｓからドレイン端子３３ｄに流れる。また、第２トランジスタ３３は、過発光防止のために引き込む必要がある電流値に応じて定められたゲート幅を有する。なお、過発光防止のために第２トランジスタ３３は最大で電流値Ｉａｖｅ（２０ｍＡ〜３０ｍＡ程度）の電流を引き込まなければならない。このため、第２トランジスタ３３のゲート幅は９０μｍ程度にする必要がある。

抵抗器３４の一端は第２トランジスタ３３のゲート端子３３ｇ及び第２電流源３５の出力端子に接続され、抵抗器３４の他端は接地電位ＧＮＤに接続されている。抵抗器３４の抵抗値Ｒ１は、例えば１０ｋΩ〜２０ｋΩ程度である。第２電流源３５は、電源端子１３ｄを介して第１電源ＶＣＣ１から電圧を受けて動作し、一定のシャットオフ電流Ｉｇｐを第２電流源３５の出力端子から出力する。このシャットオフ電流Ｉｇｐは、例えば１００μＡ〜２００μＡ程度である。第２電流源３５の出力端子は、抵抗器３４の一端及び第２トランジスタ３３のゲート端子３３ｇに接続されている。

この第２トランジスタ３３、抵抗器３４及び第２電流源３５によって、過発光防止回路が構成される。また、抵抗器３４及び第２電流源３５によって、シャットオフ電圧生成回路が構成される。すなわち、シャットオフ電圧生成回路は、第１電源ＶＣＣ１から電圧を受けて動作し、第２トランジスタ３３をシャットオフするためのシャットオフ電圧Ｖｇｐを生成する。このシャットオフ電圧Ｖｇｐは、例えば１．１〜１．８Ｖ程度である。

次に、光送信回路１０の動作について説明する。図２の（ａ）は駆動回路１３の入力電圧Ｖｉｎと駆動回路１３の出力電流Ｉｏｕｔとの関係を示す図、（ｂ）は駆動回路１３の入力電圧ＶｉｎとＬＤ１１の光出力Ｐｏｕｔとの関係を示す図である。図２に示されるように、第１電源ＶＣＣ１及び第２電源ＶＣＣ２がともにオン状態の通常動作時では、電圧生成回路１４は、ゲートバイアス電圧Ｖｇを駆動回路１３の入力端子１３ａに供給している。このゲートバイアス電圧Ｖｇが第１トランジスタ３１のゲート端子３１ｇに印加されることにより、電流値Ｉａｖｅの第１バイパス電流Ｉｂｐ１がドレイン端子３１ｄからソース端子３１ｓに流れる。電流値Ｉａｖｅは、例えば２０ｍＡ〜３０ｍＡ程度である。この第１バイパス電流Ｉｂｐ１は出力電流Ｉｏｕｔとしてバイアス電流Ｉｂｉａｓから分流し、出力電流Ｉｏｕｔが出力端子１３ｂを介して第１トランジスタ３１のドレイン端子３１ｄに流れ込む。また、ＬＤ１１には、バイアス電流Ｉｂｉａｓから出力電流Ｉｏｕｔを引き抜いた駆動電流Ｉ_ＬＤが供給される。このときＬＤ１１の光出力Ｐｏｕｔは平均値となる。

この状態で、入力信号がコンデンサ１６を介して駆動回路１３の入力端子１３ａに供給され、第１トランジスタ３１のゲート端子３１ｇにさらに印加される。すなわち、入力電圧Ｖｉｎは、ゲートバイアス電圧Ｖｇに入力信号の電圧を重畳した電圧となり、入力電圧Ｖｉｎの振幅の中心はゲートバイアス電圧Ｖｇとなる。入力信号がハイレベルの場合、入力電圧Ｖｉｎの電圧値はＶ_Ｈとなり、第１トランジスタ３１のゲート端子３１ｇに電圧値Ｖ_Ｈの電圧が印加される。そして、バイアス電流Ｉｂｉａｓから分流する出力電流Ｉｏｕｔの電流値は電流値Ｉａｖｅよりも大きくなるので、駆動電流Ｉ_ＬＤは小さくなって光出力Ｐｏｕｔはローレベルとなる。一方、入力信号がローレベルの場合、入力電圧Ｖｉｎの電圧値はＶ_Ｌとなり、第１トランジスタ３１のゲート端子３１ｇに電圧値Ｖ_Ｌの電圧が印加される。そして、バイアス電流Ｉｂｉａｓから分流する出力電流Ｉｏｕｔの電流値は電流値Ｉａｖｅよりも小さくなるので、駆動電流Ｉ_ＬＤは大きくなって光出力Ｐｏｕｔはハイレベルとなる。

光送信器の電源オン時において、第１電源ＶＣＣ１及び第２電源ＶＣＣ２の立ち上がりのタイミングが異なる場合がある。例えば、第１電源ＶＣＣ１に複数の回路素子が接続されていることなどに起因して、第１電源ＶＣＣ１の立ち上がりが第２電源ＶＣＣ２の立ち上がりよりも数ミリ秒程度遅れることがある。この場合、まず第２電源ＶＣＣ２が立ち上がり、第１電流源１２からバイアス電流Ｉｂｉａｓが出力される。このとき、第１電源ＶＣＣ１は立ち上がっていないので、電圧生成回路１４は動作しておらず、第１トランジスタ３１のゲート端子３１ｇにはゲートバイアス電圧Ｖｇが供給されない。このため、第１トランジスタ３１はオフ状態であり、第１バイパス電流Ｉｂｐ１、すなわち出力電流Ｉｏｕｔは０ｍＡである。したがって、ＬＤ１１には、バイアス電流Ｉｂｉａｓが駆動電流Ｉ_ＬＤとして供給される。

次に、駆動電流Ｉ_ＬＤによってＬＤ１１がオン状態となると、ＬＤ１１のアノード端子とカソード端子との間に順方向電圧Ｖｆが発生する。この順方向電圧Ｖｆに応じて、第２トランジスタ３３のソース端子３３ｓとドレイン端子３３ｄとの間に、ソース端子３３ｓ側が高電位のソース−ドレイン間電圧Ｖ_ＤＳが生じる。また、第２トランジスタ３３のゲート端子３３ｇは抵抗器３４によってプルダウンされているので、ソース端子３３ｓとゲート端子３３ｇとの間に、ソース端子３３ｓ側が高電位のゲート−ソース間電圧Ｖ_ＧＳが生じる。これにより、第２トランジスタ３３がオン状態となって、第２バイパス電流Ｉｂｐ２がソース端子３３ｓからドレイン端子３３ｄに流れる。この第２バイパス電流Ｉｂｐ２は出力電流Ｉｏｕｔとしてバイアス電流Ｉｂｉａｓから分流し、出力電流Ｉｏｕｔが第２トランジスタ３３のソース端子３３ｓに流れ込む。また、ＬＤ１１には、バイアス電流Ｉｂｉａｓから出力電流Ｉｏｕｔを引き抜いた駆動電流Ｉ_ＬＤが供給される。このようにして、過発光防止回路はＬＤ１１に駆動電流Ｉ_ＬＤが過剰に供給されることを自動的に防ぐ。

その後、第１電源ＶＣＣ１が立ち上がると、電圧生成回路１４が動作して、第１トランジスタ３１のゲート端子３１ｇにゲートバイアス電圧Ｖｇが供給される。これによって、電流値Ｉａｖｅの第１バイパス電流Ｉｂｐ１が第１トランジスタ３１のドレイン端子３１ｄに流れ込む。また、第１電源ＶＣＣ１が立ち上がると、第２電流源３５が動作して、抵抗器３４にシャットオフ電流Ｉｇｐが供給される。そして、抵抗器３４にシャットオフ電流Ｉｇｐが流れることにより、第２トランジスタ３３のゲート端子３３ｇにシャットオフ電圧Ｖｇｐが生じる。このシャットオフ電圧Ｖｇｐによって第２トランジスタ３３がシャットオフし、第２トランジスタ３３のソース端子３３ｓには第２バイパス電流Ｉｂｐ２が流れ込まなくなる。このため、第１バイパス電流Ｉｂｐ１が出力電流Ｉｏｕｔとしてバイアス電流Ｉｂｉａｓから分流する。

また、光送信器の電源オフ時において、第１電源ＶＣＣ１及び第２電源ＶＣＣ２の立ち下がりのタイミングが異なる場合がある。例えば、しばしば電源に挿入される制御用スイッチの切り替えタイミング差などに起因して、第１電源ＶＣＣ１の立ち下がりが第２電源ＶＣＣ２の立ち下がりよりも数マイクロ秒〜数ミリ秒程度早くなることがある。この場合、まず第１電源ＶＣＣ１が立ち下がり、電圧生成回路１４が動作を停止して、第１トランジスタ３１のゲート端子３１ｇにはゲートバイアス電圧Ｖｇが供給されなくなる。このため、第１トランジスタ３１はオフ状態となり、第１バイパス電流Ｉｂｐ１は０ｍＡとなる。

また、第１電源ＶＣＣ１が立ち下がると、第２電流源３５が動作を停止して、シャットオフ電流Ｉｇｐの出力を停止する。このため、抵抗器３４にシャットオフ電流Ｉｇｐが流れなくなり、第２トランジスタ３３のゲート端子３３ｇに生じていたシャットオフ電圧Ｖｇｐは０Ｖとなる。このとき、ＬＤ１１の順方向電圧Ｖｆに応じて、第２トランジスタ３３のソース端子３３ｓとドレイン端子３３ｄとの間に、ソース端子３３ｓ側が高電位のソース−ドレイン間電圧Ｖ_ＤＳが生じている。そして、抵抗器３４にシャットオフ電流Ｉｇｐが流れなくなったことにより、ソース端子３３ｓとゲート端子３３ｇとの間のゲート−ソース間電圧Ｖ_ＧＳが、ソース端子３３ｓ側が高電位で、所定の電圧値以上となる。

これにより、第２トランジスタ３３がオン状態となって、第２バイパス電流Ｉｂｐ２がソース端子３３ｓからドレイン端子３３ｄに流れる。この第２バイパス電流Ｉｂｐ２は出力電流Ｉｏｕｔとしてバイアス電流Ｉｂｉａｓから分流し、出力電流Ｉｏｕｔが第２トランジスタ３３のソース端子３３ｓに流れ込む。また、ＬＤ１１には、バイアス電流Ｉｂｉａｓから出力電流Ｉｏｕｔを引き抜いた駆動電流Ｉ_ＬＤが供給される。このようにして、過発光防止回路はＬＤ１１に駆動電流Ｉ_ＬＤが過剰に供給されることを自動的に防ぐ。その後、第２電源ＶＣＣ２が立ち下がると、光送信回路１０は動作を停止する。

図３は、比較例の光送信回路を示す回路図である。図３に示されるように、光送信回路１００は、駆動回路１３に代えて駆動回路１１３を有する点で光送信回路１０と相違している。この駆動回路１１３は、過発光防止回路を有しない点で駆動回路１３と相違している。

第１電源ＶＣＣ１及び第２電源ＶＣＣ２がともにオン状態の通常動作時では、光送信回路１００は、光送信回路１０と同様に動作する。一方、光送信器の電源オン時において、第１電源ＶＣＣ１の立ち上がりが第２電源ＶＣＣ２の立ち上がりよりも遅い場合、光送信回路１００では、まず第２電源ＶＣＣ２が立ち上がると、第１電流源１２からバイアス電流Ｉｂｉａｓが出力される。このとき、第１電源ＶＣＣ１は立ち上がっていないので、電圧生成回路１４は動作しておらず、第１トランジスタ３１のゲート端子３１ｇにはゲートバイアス電圧Ｖｇが供給されない。このため、第１トランジスタ３１はオフ状態であり、第１バイパス電流Ｉｂｐ１、すなわち出力電流Ｉｏｕｔは０ｍＡである。したがって、ＬＤ１１には、バイアス電流Ｉｂｉａｓが駆動電流Ｉ_ＬＤとして供給され、ＬＤ１１に駆動電流Ｉ_ＬＤが過剰に供給される。その結果、光出力Ｐｏｕｔが増加し、過発光となる。

また、光送信器の電源オフ時において、第１電源ＶＣＣ１の立ち下がりが第２電源ＶＣＣ２の立ち下がりよりも早い場合、光送信回路１００では、まず第１電源ＶＣＣ１が立ち下がると、電圧生成回路１４が動作を停止して、第１トランジスタ３１のゲート端子３１ｇにはゲートバイアス電圧Ｖｇが供給されなくなる。このため、第１トランジスタ３１はオフ状態となり、第１バイパス電流Ｉｂｐ１、すなわち出力電流Ｉｏｕｔは０ｍＡとなる。したがって、ＬＤ１１には、バイアス電流Ｉｂｉａｓが駆動電流Ｉ_ＬＤとして供給され、ＬＤ１１に駆動電流Ｉ_ＬＤが過剰に供給される。その結果、光出力Ｐｏｕｔが増加し、過発光となる。

このように、光送信回路１００では、第１電源ＶＣＣ１が第２電源ＶＣＣ２よりも遅くオン状態になる場合、及び、第１電源ＶＣＣ１が第２電源ＶＣＣ２よりも早くオフ状態になる場合に、ＬＤ１１に駆動電流Ｉ_ＬＤが供給されているにもかかわらず、ゲートバイアス電圧Ｖｇが０Ｖとなる期間が生じる。このため、ＬＤ１１に駆動電流Ｉ_ＬＤが過剰に供給され、光出力Ｐｏｕｔが増加して過発光となる。

一方、光送信回路１０においても、電圧生成回路１４は、第１電源ＶＣＣ１から電圧を受けて動作し、バイアス電流Ｉｂｉａｓを生成する第１電流源１２は、第２電源ＶＣＣ２から電圧を受けて動作する。このため、光送信回路１００と同様に、光送信器の電源オン時において第１電源ＶＣＣ１が第２電源ＶＣＣ２よりも遅くオン状態になる場合、及び、光送信器の電源オフ時において第１電源ＶＣＣ１が第２電源ＶＣＣ２よりも早くオフ状態になる場合に、第１電流源１２によってバイアス電流Ｉｂｉａｓが生成されてＬＤ１１に駆動電流Ｉ_ＬＤが供給されるが、電圧生成回路１４によってゲートバイアス電圧Ｖｇが生成されない期間が生じる。すなわち、第１電源ＶＣＣ１がオフ状態でかつ第２電源ＶＣＣ２がオン状態の場合には、第１トランジスタ３１はバイアス電流Ｉｂｉａｓから第１バイパス電流Ｉｂｐ１を分流しない。

ところが、光送信回路１０では、駆動回路１３は、ＬＤ１１の順方向電圧Ｖｆに応じて、第２バイパス電流Ｉｂｐ２をバイアス電流Ｉｂｉａｓから分流する第２トランジスタ３３を有している。第２電源ＶＣＣ２がオン状態の場合には、駆動電流Ｉ_ＬＤがＬＤ１１に供給され、ＬＤ１１には順方向電圧Ｖｆが生じるので、第２トランジスタ３３がバイアス電流Ｉｂｉａｓから第２バイパス電流Ｉｂｐ２を分流する。このため、第１電源ＶＣＣ１がオフ状態でかつ第２電源ＶＣＣ２がオン状態の場合においても、バイアス電流Ｉｂｉａｓを分流してＬＤ１１に駆動電流Ｉ_ＬＤを供給することができ、ＬＤ１１に駆動電流Ｉ_ＬＤが過剰に供給されることを防止できる。その結果、電源オン時及び電源オフ時において、ＬＤ１１の過発光を防止することが可能となる。

また、駆動回路１３は、第２トランジスタ３３のゲート端子３３ｇとドレイン端子３３ｄとの間に接続された抵抗器３４と、第１電源ＶＣＣ１から電圧を受けて動作し、抵抗器３４にシャットオフ電流Ｉｇｐを供給する第２電流源３５と、から構成されるシャットオフ電圧生成回路をさらに有する。また、第２トランジスタ３３のソース端子３３ｓはＬＤ１１のアノード端子に接続され、第２トランジスタ３３のドレイン端子３３ｄは、ＬＤ１１のカソード端子に接続されている。このため、第２電源ＶＣＣ２がオン状態の場合、ＬＤ１１の順方向電圧Ｖｆがソース端子３３ｓとドレイン端子３３ｄとの間に生じる。また、第１電源ＶＣＣ１がオン状態である場合、第２電流源３５によって抵抗器３４にシャットオフ電流Ｉｇｐが供給され、シャットオフ電圧Ｖｇｐが第２トランジスタ３３のゲート端子３３ｇに供給される。このため、第１電源ＶＣＣ１がオフ状態でかつ第２電源ＶＣＣ２がオン状態の場合に、第２トランジスタ３３はオン状態となり、バイアス電流Ｉｂｉａｓから第２バイパス電流Ｉｂｐ２を分流してＬＤ１１に駆動電流Ｉ_ＬＤを供給する。

以上のように、光送信回路１０では、第１電源ＶＣＣ１がオン状態である場合には、第１トランジスタ３１によって第１バイパス電流Ｉｂｐ１がバイアス電流Ｉｂｉａｓから分流され、第１電源ＶＣＣ１がオフ状態でかつ第２電源ＶＣＣ２がオン状態の場合には、第２トランジスタ３３によって第２バイパス電流Ｉｂｐ２がバイアス電流Ｉｂｉａｓから分流される。したがって、第１電源ＶＣＣ１がオン状態の場合に、第２トランジスタ３３をシャットオフすることによって、不要な電流の消費を低減することが可能となる。

［第２実施形態］
図４は、第２実施形態に係る光送信回路を示す回路図である。図４に示されるように、光送信回路１０Ａは、駆動回路１３に代えて駆動回路１３Ａを備える点、及び、チョークコイル１７をさらに備える点において、上述した第１実施形態の光送信回路１０と相違している。

チョークコイル１７は、第１電流源１２とＬＤ１１との間に直列に接続されている。駆動回路１３Ａは、シャント駆動方式でＬＤ１１を駆動するための回路であって、シンク端子１３ｅをさらに有する点において駆動回路１３と相違している。すなわち、駆動回路１３では、第２トランジスタ３３のソース端子３３ｓは出力端子１３ｂに接続されているのに対して、駆動回路１３Ａでは、第２トランジスタ３３のソース端子３３ｓはシンク端子１３ｅに接続されている。駆動回路１３Ａの出力端子１３ｂは、チョークコイル１７の一端及びＬＤ１１のアノード端子に接続されている。また、駆動回路１３Ａのシンク端子１３ｅは、第１電流源１２の出力端子及びチョークコイル１７の他端に接続されている。

光送信回路１０Ａの動作は、光送信回路１０の動作と略同じである。第１バイパス電流Ｉｂｐ１は出力端子１３ｂを介して第１トランジスタ３１のドレイン端子３１ｄに流れ込み、第２バイパス電流Ｉｂｐ２は出力端子１３ｂではなくシンク端子１３ｅを介して第２トランジスタ３３のソース端子３３ｓに流れ込む。すなわち、第１トランジスタ３１は、チョークコイル１７の一端側から第１バイパス電流Ｉｂｐ１を分流し、第２トランジスタ３３は、チョークコイル１７の他端側から第２バイパス電流Ｉｂｐ２を分流する。また、第２トランジスタ３３のドレイン−ソース間電圧Ｖ_ＳＤは、ＬＤ１１の順方向電圧Ｖｆにチョークコイル１７のＤＣ抵抗値によって発生する電圧を加えた電圧値となる。

以上の光送信回路１０Ａによっても、上述した光送信回路１０と同様の効果が奏される。ところで、第２トランジスタ３３のゲート幅に応じて第２トランジスタ３３の寄生容量（ゲート−ドレイン間寄生容量Ｃｇｄ、ゲート−ソース間寄生容量Ｃｇｓ、ドレイン−ボディ（シリコン基板）間寄生容量Ｃｄｂ）が大きくなる。第１トランジスタ３１のドレイン端子３１ｄと第２トランジスタ３３のソース端子３３ｓとが接続されている場合、第２トランジスタ３３の寄生容量によって、例えば１０Ｇｂ／ｓ以上の伝送速度でのＬＤ１１の高速変調動作を妨げるおそれがある。これに対して、光送信回路１０Ａでは、駆動回路１３Ａは、シンク端子１３ｅをさらに備えている。そして、第２トランジスタ３３のソース端子３３ｓは、出力端子１３ｂではなくシンク端子１３ｅに接続されている。また、光送信回路１０Ａでは、出力端子１３ｂとシンク端子１３ｅとの間にチョークコイル１７が設けられている。このように接続することによって、第１トランジスタと第２トランジスタとを分離して、第２トランジスタ３３の寄生容量を、駆動電流Ｉ_ＬＤを変調するための第１バイパス電流Ｉｂｐ１が流れる出力端子１３ｂから分離することができる。その結果、高速変調動作への影響を低減することが可能となる。

なお、本発明に係る光送信回路は上記実施形態に記載したものに限定されない。例えば、第１トランジスタ３１は、Ｎ型トランジスタであればよく、ＮＭＯＳトランジスタに代えてＮＰＮ型トランジスタ、ＮＦＥＴ（Field Effect Transistor）などであってもよい。また、第２トランジスタ３３は、Ｐ型トランジスタであればよく、ＰＭＯＳトランジスタに代えてＰＮＰ型トランジスタ、ＰＦＥＴなどであってもよい。また、第１電流源１２は、インダクタから構成されてもよい。

１０，１０Ａ…光送信回路、１１…ＬＤ（半導体レーザ素子）、１２…第１電流源、１３，１３Ａ…駆動回路、１４…電圧生成回路、１７…チョークコイル、３１…第１トランジスタ、３３…第２トランジスタ、３３ｄ…ドレイン端子（他方の電流端子）、３３ｇ…ゲート端子（制御端子）、３３ｓ…ソース端子（一方の電流端子）、３４…抵抗器、３５…第２電流源、Ｉｂｉａｓ…バイアス電流、Ｉｂｐ１…第１バイパス電流、Ｉｂｐ２…第２バイパス電流、Ｉｇｐ…シャットオフ電流、Ｉ_ＬＤ…駆動電流、ＶＣＣ１…第１電源、ＶＣＣ２…第２電源、Ｖｆ…順方向電圧、Ｖｇ…ゲートバイアス電圧（バイアス電圧）、Ｖｇｐ…シャットオフ電圧、Ｖｉｎ…入力電圧。

Claims (6)

1. 駆動電流に応じて光信号を出力する半導体レーザ素子と、
   第１電源から電圧を受けて動作し、バイアス電圧を生成する電圧生成回路と、
   第２電源から電圧を受けて動作し、バイアス電流を生成する第１電流源と、
   前記バイアス電流を分流して前記駆動電流を変調する駆動回路と、
   を備え、
   前記駆動回路は、
   印加された電圧に応じて、第１バイパス電流を前記バイアス電流から分流する第１トランジスタと、
   前記半導体レーザ素子の順方向電圧に応じて、第２バイパス電流を前記バイアス電流から分流する第２トランジスタと、
   を有し、
   前記バイアス電圧は前記第１トランジスタに印加されることを特徴とする光送信回路。
2. 前記駆動回路は、前記第１電源から電圧を受けて動作し、前記第２トランジスタをシャットオフするためのシャットオフ電圧を生成するシャットオフ電圧生成回路をさらに有することを特徴とする請求項１に記載の光送信回路。
3. 前記第２トランジスタは制御端子及び一対の電流端子を有し、
   前記一対の電流端子は前記半導体レーザ素子と並列に接続され、
   前記第２バイパス電流は、前記一対の電流端子のうちの一方の電流端子から他方の電流端子に流れ、
   前記シャットオフ電圧生成回路は、前記制御端子に前記シャットオフ電圧を供給することにより、前記第２トランジスタをシャットオフすることを特徴とする請求項２に記載の光送信回路。
4. 前記シャットオフ電圧生成回路は、
   抵抗器と、
   前記第１電源から電圧を受けて動作し、前記抵抗器に電流を供給する第２電流源と、
   を有し、
   前記抵抗器の一端は前記制御端子に接続され、前記抵抗器の他端は前記他方の電流端子に接続されていることを特徴とする請求項３に記載の光送信回路。
5. 前記第１電流源と前記半導体レーザ素子との間に直列に接続されたチョークコイルをさらに備え、
   前記第１トランジスタは、前記チョークコイルの一端側から前記第１バイパス電流を分流し、
   前記第２トランジスタは、前記チョークコイルの他端側から前記第２バイパス電流を分流することを特徴とする請求項１〜請求項４のいずれか一項に記載の光送信回路。
6. 前記第１トランジスタはＮＭＯＳトランジスタであり、
   前記第２トランジスタはＰＭＯＳトランジスタであることを特徴とする請求項１〜請求項５のいずれか一項に記載の光送信回路。

Images