JP5252822B2

JP5252822B2 - 発光素子駆動回路

Info

Publication number: JP5252822B2
Application number: JP2007092134A
Authority: JP
Inventors: 隆武藤; 昌伸大村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2007-03-30
Filing date: 2007-03-30
Publication date: 2013-07-31
Anticipated expiration: 2027-03-30
Also published as: US7642724B2; US20080238330A1; JP2008251886A

Description

本発明は、レーザプリンタ等の画像形成装置等に用いられる発光素子の出力光量を低電源電圧においても安定に制御することが可能な発光素子駆動回路に関する。

画像形成装置は、電気信号を光信号に変換し、光により画像を書き込む装置である。画像形成装置では、電気信号を光信号に変換する発光素子、例えばレーザダイオードを駆動するために、画像信号に応じて発光素子に電流を流す発光素子駆動回路が用いられる。

図７に従来の発光素子駆動回路の構成例を示す。この発光素子駆動回路では、発光素子であるレーザダイオード１０１の光量を一定にするために、レーザダイオード１０１の光量を光検出素子であるフォトダイオード１０２によりモニタする自動光量調整機能（ＡＰＣ）を備えている。フォトダイオード１０２は、発光素子１０１の光量をモニタし、第１の電流Ｉ１１に光電流変換する。

所望の発光素子駆動電流が得られるように、駆動電流調整回路１０３は制御信号Ｖ１１に応じて前記第１の電流Ｉ１１に相関のある電圧で駆動電流決定用のＮＭＯＳトランジスタ１０４のゲート電圧を制御する。前記ＮＭＯＳトランジスタ１０４のドレインには、前記第１の駆動電流Ｉ１１に相関のある第２の電流Ｉ１２が流れる。ＮＭＯＳトランジスタ１０５及びＮＭＯＳトランジスタ１０６により構成される差動スイッチ回路は、画像信号Ｖ１２、Ｖ１３により制御され、前記電流Ｉ１２をレーザダイオード１０１と抵抗１０７に切り替えてレーザダイオード１０１の駆動電流を変調する。

近年、システムの電源電圧は５Ｖから３Ｖへと低電圧化しており、電源ＩＣの削減によるシステムの単純化及び低コスト化のために、発光素子駆動回路の電源電圧もシステムと同じ３Ｖにすることが求められる。

しかし、図７の発光素子駆動回路では、図８に示すように、電源電圧Ｖｃｃは、以下の電圧を供給しなければならない。すなわち、電源電圧Ｖｃｃは、前記レーザダイオード１０１の順方向電圧Ｖｌｄと、前記ＮＭＯＳトランジスタ１０４を駆動するソース−ドレイン間電圧Ｖｄｓ１と、ＮＭＯＳトランジスタ１０５と１０６を駆動するソース−ドレイン間電圧Ｖｄｓ２とを供給する。ＮＭＯＳトランジスタ１０５と１０６は、前記差動スイッチ回路を構成する。

例えば、電源電圧Ｖｃｃが３Ｖ、順方向電圧Ｖｌｄが２．３Ｖであるとすると、ＮＭＯＳトランジスタ２個のソース−ドレイン間電圧Ｖｄｓに割り振ることが可能な電圧は電源電圧Ｖｃｃと順方向電圧Ｖｌｄの差分電圧である０．７Ｖである。十分大きなゲート幅（Ｗ）／ゲート長（Ｌ）のＮＭＯＳトランジスタを用いないと、ＮＭＯＳトランジスタを飽和領域にて動作させることができない。そのため、十分大きなＷ／ＬのＮＭＯＳトランジスタを用いないと、ドレイン電流が不安定となり、ＡＰＣ動作の乱れや発光素子駆動電流波形の歪みを引き起こす。従って、図７の回路構成において従来の一般的な電圧５Ｖより低い３Ｖ程度の電源電圧では安定な光量を得ることが困難であり、安定な光量を得るためにはＷ／Ｌを大きくする必要がある。

この課題を解決する回路例として図９、図１０に示す回路がある。図９に示す回路は、図７に示した回路と同様に、駆動電流調整回路１０３の出力電圧により駆動電流決定用のＰＭＯＳトランジスタ１０８のゲート電圧を制御する。該ＰＭＯＳトランジスタ１０８のドレインには、フォトダイオード１０２から前記駆動電流調整回路１０３に入力された第１の電流Ｉ１に相関のある第２の電流Ｉ２が流れる。ＰＭＯＳトランジスタ１０９及びＰＭＯＳトランジスタ１１０から構成される差動スイッチ回路は、画像信号Ｖ１４、Ｖ１５により制御され、前記第２の電流Ｉ２をスイッチングする。これにより、前記第２の電流Ｉ２が前記ＰＭＯＳトランジスタ１０９に流れるとき、ＮＭＯＳトランジスタ１１１及びＮＭＯＳトランジスタ１１２から構成されるカレントミラー回路を介してレーザダイオード１０１は駆動される。前記第２の電流Ｉ２が前記ＰＭＯＳトランジスタ１１０に流れるとき、ＮＭＯＳトランジスタ１１３を介して前記第２の電流Ｉ２を接地電位へ流すことにより、レーザダイオード１０１の駆動電流を変調する。

この回路構成では、電源と接地電位の間に発光素子と直列に接続される素子はＮＭＯＳトランジスタ１１２のみとなる。３Ｖ程度の電源電圧においても該ＮＭＯＳトランジスタ１０９を飽和領域において動作させるのに十分なソース−ドレイン電圧を供給することが可能であるため、安定な光量を得ることができる。

図１０に示す回路は、ＮＭＯＳトランジスタ１１４とＮＭＯＳトランジスタ１１５から構成されるカレントミラーのゲートと接地電位の間に電圧リセット用単相スイッチとしてＮＭＯＳトランジスタ１１６を接続する。図９に示す回路と同様に決定された第２の電流Ｉ２を前記カレントミラーのゲートに入力し、画像信号Ｖ１６により前記ＮＭＯＳトランジスタ１１６のゲート電圧を制御する。これにより、前記カレントミラーのゲート電位を制御し、レーザダイオード１０１の駆動電流を変調する。

この回路構成では、図９に示す回路と同様に、電源と接地電位の間にレーザダイオード１０１と直列に接続される素子をＮＭＯＳトランジスタ１１５のみとすることで、３Ｖ程度の電源電圧において安定な光量を得ることができる（特許文献１参照）。

特開平１１−１２６９３５号公報

しかし、図９に示す発光素子駆動回路では、前記ＮＭＯＳトランジスタ１１１と前記ＮＭＯＳトランジスタ１１２から構成されるカレントミラー回路を介してスイッチングされた電流をレーザダイオード１０１に供給する。そのため、発光素子１０１への駆動電流を停止する際に、前記カレントミラー回路のゲート電圧がＮＭＯＳトランジスタ１１１の閾値電圧より低くなると、前記ＮＭＯＳトランジスタ１１１は非導通状態となる。すると、前記カレントミラー回路のゲートから接地電位へ電荷が流れる経路がなくなり、前記カレントミラーのゲート端子の放電が遅くなる。そのため、レーザダイオード１０１に供給される電流の立ち上がり時間が直前のオフ時間に依存し、正確な高速スイッチング駆動制御が困難となる。

一方、図１０に示す発光素子駆動回路では、レーザダイオード１０１への駆動電流を停止するとき、ＮＭＯＳトランジスタ１１６は導通状態となり、電流Ｉ２はＮＭＯＳトランジスタ１１６に流れる。そのため、ＮＭＯＳトランジスタ１１５のゲート電圧は、ＮＭＯＳトランジスタ１１６のオン抵抗により決まる。このとき、ＮＭＯＳトランジスタ１１５のゲート電圧が閾値電圧を越えると、ＮＭＯＳトランジスタ１１５からレーザダイオード１０１に電流が供給される。近年、レーザダイオードの閾値電流は数ｍＡまで低電流化しており、レーザダイオードオフ時にレーザダイオード１０１が発光しないようにＮＭＯＳトランジスタ１１６のオン抵抗を低くする必要がある。特に、ＮＭＯＳトランジスタ１１５の閾値電圧が低くてソース−ドレイン間のリーク電流が大きく、かつ電流Ｉ２が大きいときには、ＮＭＯＳトランジスタ１１６は大きなＷ／Ｌサイズを必要とする。

本発明は、低電源電圧においても正確な高速動作が可能である発光素子駆動回路を提供することを目的とする。

本発明の発光素子駆動回路は、第１の電源及び第２の電源間において発光素子に対して直列に接続され、制御端子の電圧に応じて前記発光素子に駆動電流を供給する駆動電流供給回路と、前記発光素子の出力光量に応じて電流を決定して出力する電流決定回路と、制御信号が第１の状態のときには前記電流決定回路により決定された電流を電圧に変換して前記駆動電流供給回路の制御端子に出力し、前記制御信号が第２の状態のときにはその出力電圧端子を前記駆動電流供給回路の制御端子から切断する電流電圧変換回路と、前記制御信号が第２の状態のときには、前記駆動電流供給回路の制御端子を前記第２の電源に接続するリセット回路とを有し、前記電流電圧変換回路は、ドレインが前記電流決定回路の出力端子に接続され、ソースが前記第２の電源に接続され、ゲートが前記駆動電流供給回路の制御端子に接続される第１の電界効果トランジスタと、前記第１の電界効果トランジスタのドレイン及び前記駆動電流供給回路の制御端子間に接続され、前記制御信号が第１の状態のときには導通状態となり、前記制御信号が第２の状態のときには非導通状態となる第１のスイッチとを有し、前記リセット回路は、前記駆動電流供給回路の制御端子及び前記第２の電源間に接続され、前記制御信号が第１の状態のときには非導通状態となり、前記制御信号が第２の状態のときには導通状態となる第２のスイッチを有することを特徴とする。

低電源電圧においても、正確かつ高速に発光素子を駆動することができる。また、リセット回路にトランジスタを用いる場合には、そのトランジスタのゲート幅（Ｗ）／ゲート長（Ｌ）サイズを大きくする必要がなくなるため、低コスト化することができる。

（第１の実施形態）
図１は、本発明の第１の実施形態による発光素子駆動回路の構成例を示すブロック図である。１は発光素子であるレーザダイオード、２は第１の電圧制御電流源、３は光検出素子であるフォトダイオード、４は駆動電流調整回路、５は第２の電圧制御電流源、６は電流電圧変換回路、７はリセット回路である。駆動電流調整回路４と第２の電圧制御電流源５は駆動電流決定回路８を構成し、電流電圧変換回路６とリセット回路７は駆動電流変調回路９を構成する。

レーザダイオード１のアノードは電源に、カソードは第１の電圧制御電流源２に接続され、前記第１の電圧制御電流源２の他端は接地電位に接続され、前記第１の電圧制御電流源２からレーザダイオード１に発光素子駆動電流が供給される。前記レーザダイオード１の光量はフォトダイオード３によりモニタされ、光電流変換されることで、フォトダイオード３は前記レーザダイオード１の出力光量に相関した第１の電流Ｉ１を出力する。第１の電流Ｉ１は駆動電流決定回路８を構成する駆動電流調整回路４に入力され、前記駆動電流調整回路４の出力は制御信号Ｖ１に応じて第２の電圧制御電流源５を制御する。電圧制御電流源５は、前記第１の電流Ｉ１と相関のある第２の電流Ｉ２を出力する。前記第２の電流Ｉ２は駆動電流変調回路９に入力される。前記駆動電流変調回路９は、画像信号Ｖ３に応じて前記第２の電流Ｉ２を電流電圧変換することで、電圧信号Ｖ２に変換し、該電圧信号Ｖ２により前記電圧制御電流源２を制御することで、前記レーザダイオード１の駆動電流を変調する。

前記駆動電流変調回路９は電流電圧変換回路６とリセット回路７から構成され、前記電流電圧変換回路６には前記第２の電流Ｉ２が入力され、前記電流電圧変換回路６の出力端にはリセット回路７が接続され、該接続部が前記駆動電流変調回路９の出力端となる。前記レーザダイオード１に駆動電流を供給するとき、前記電流電圧変換回路６は前記第２の電流Ｉ２を電圧に変換し、前記リセット回路７は前記電流電圧変換回路６の出力端と接地電位を遮断する。前記駆動電流変調回路９は、前記電圧信号Ｖ２として前記電流電圧変換回路６において電流電圧変換された電圧を出力し、前記第１の電圧制御電流源２を制御する。前記レーザダイオード１への駆動電流を停止するとき、前記電流電圧変換回路６は前記第２の電流Ｉ２を電圧に変換せず、前記リセット回路７は前記電流電圧変換回路６の出力端を接地電位と短絡する。前記駆動電流変調回路９は、前記電圧信号Ｖ２として接地電位と同等の電圧を出力し、前記第１の電圧制御電流源２を制御する。

前記電圧制御電流源２と前記電流電圧変換回路６と前記リセット回路７との詳細な構成例を図２に示す。以下、ＮチャネルＭＯＳ電界効果トランジスタをＮＭＯＳトランジスタ、ＰチャネルＭＯＳ電界効果トランジスタをＰＭＯＳトランジスタという。前記電圧制御電流源２はＮＭＯＳトランジスタＮ１から構成され、前記電流電圧変換回路６はＮＭＯＳトランジスタＮ１１とＰＭＯＳトランジスタＰ１１から構成され、前記リセット回路７はＮＭＯＳトランジスタＮ２から構成される。ＮＭＯＳトランジスタＮ１１のドレインはＰＭＯＳトランジスタＰ１１のソースに接続され、該接続部は前記電流電圧変換回路６の入力端となり電流Ｉ２が入力される。前記ＮＭＯＳトランジスタＮ１１のソースは接地電位に接続され、前記ＮＭＯＳトランジスタＮ１１のゲートは前記ＰＭＯＳトランジスタＰ１１のドレインに接続され、前記電流電圧変換回路６の出力端となる。前記電流電圧変換回路６の出力端には前記リセット回路７を構成するＮＭＯＳトランジスタＮ２のドレインが接続され、前記ＮＭＯＳトランジスタＮ２のソースは接地電位に接続される。前記電流電圧変換回路６の出力端にはさらにソースを接地電位に接続したＮＭＯＳトランジスタＮ１のゲートが接続され、前記ＮＭＯＳトランジスタＮ１のドレインは前記レーザダイオード１のカソードに接続される。また、前記ＰＭＯＳトランジスタＰ１１のゲートと前記ＮＭＯＳトランジスタＮ２のゲートには画像信号Ｖ３が入力される。

従来の発光素子駆動回路と構成を異にする駆動電流変調回路９の動作について説明する。前記レーザダイオード１に駆動電流を供給するとき、前記ＰＭＯＳトランジスタＰ１１は導通状態となる。前記電流電圧変換回路６は入力された前記第２の電流Ｉ２を電圧に変換した電圧を出力し、前記リセット回路７を構成する前記ＮＭＯＳトランジスタＮ２は非導通状態となる。前記駆動電流変調回路９は、前記電圧信号Ｖ２として前記電流電圧変換回路６において電流電圧変換された電圧を出力し、前記ＮＭＯＳトランジスタＮ１のゲート電圧を制御する。レーザダイオード１への駆動電流を停止するとき、前記ＰＭＯＳトランジスタＰ１１は非導通状態となる。前記電流電圧変換回路６は入力された前記第２の電流Ｉ２を電圧に変換せず、前記リセット回路７を構成する前記ＮＭＯＳトランジスタＮ２は導通状態となる。前記駆動電流変調回路９は、前記電圧信号Ｖ２として接地電位と同等の電圧を出力し、前記ＮＭＯＳトランジスタＮ１のゲート電圧を制御する。このとき、前記ＰＭＯＳトランジスタＰ１１は非導通状態にあるため、前記第２の電流Ｉ２は前記ＮＭＯＳトランジスタＮ２に流れない。従って、前記ＮＭＯＳトランジスタＮ２のソース−ドレイン間に電位差は発生せず、前記ＮＭＯＳトランジスタＮ１のゲート電位は前記ＮＭＯＳトランジスタＮ２を介して放電されて接地電位と同等の電位となる。そのため、前記ＮＭＯＳトランジスタＮ２のＷ／Ｌを大きくする必要がなく、レーザダイオード１を従来より正確に高速スイッチング駆動制御することが可能となる。

図１において、本実施形態の発光素子駆動回路は、駆動電流供給回路２と、電流決定回路８と、電流電圧変換回路６と、リセット回路７とを有する。駆動電流供給回路２は、第１の電源及び第２の電源間において発光素子１に対して直列に接続され、制御端子の電圧に応じて前記発光素子１に駆動電流を供給する。前記第２の電源は、例えば接地電位である。電流決定回路８は、前記発光素子１の出力光量に応じて電流を決定して出力する。電流電圧変換回路６は、制御信号（画像信号）Ｖ３が第１の状態のときには前記電流決定回路８により決定された電流を電圧に変換して前記駆動電流供給回路２の制御端子に出力する。また、電流電圧変換回路６は、前記制御信号Ｖ３が第２の状態のときにはその出力電圧端子を前記駆動電流供給回路２の制御端子から切断する。リセット回路７は、前記制御信号Ｖ３が第２の状態のときには、前記駆動電流供給回路２の制御端子を前記第２の電源に接続する。

図２において、電流電圧変換回路６は、第１の電界効果トランジスタＮ１１と第１のスイッチ（ＰＭＯＳトランジスタ）Ｐ１１とを有する。第１の電界効果トランジスタＮ１１は、ドレインが電流決定回路８の出力端子に接続され、ソースが前記第２の電源（例えば接地電位）に接続され、ゲートが駆動電流供給回路２の制御端子に接続される。第１のスイッチＰ１１は、例えばＰＭＯＳトランジスタであり、前記第１の電界効果トランジスタＮ１１のドレイン及び前記駆動電流供給回路２の制御端子間に接続される。また、第１のスイッチＰ１１は、制御信号（画像信号）Ｖ３が第１の状態（ローレベル）のときには導通状態となり、前記制御信号Ｖ３が第２の状態（ハイレベル）のときには非導通状態となる。

リセット回路７は、第２のスイッチ（ＮＭＯＳトランジスタ）Ｎ２を有する。第２のスイッチＮ２は、例えばＮＭＯＳトランジスタであり、前記駆動電流供給回路２の制御端子及び前記第２の電源（例えば接地電位）間に接続される。また、第２のスイッチＮ２は、前記制御信号Ｖ３が第１の状態（ローレベル）のときには非導通状態となり、前記制御信号Ｖ３が第２の状態（ハイレベル）のときには導通状態となる。

（第２の実施形態）
図３は、本発明の第２の実施形態による発光素子駆動回路の構成例を示す回路図である。第２の実施形態は、前記第１の実施形態と電流電圧変換回路６のみを異にする回路構成である。

第２の実施形態における電流電圧変換回路６について説明する。電流電圧変換回路６はＮＭＯＳトランジスタＮ２１とＮＭＯＳトランジスタＮ２２から構成される。ＮＭＯＳトランジスタＮ２１のドレインはＮＭＯＳトランジスタＮ２２のドレインに接続され、該接続部は前記電流電圧変換回路６の入力端となり電流Ｉ２が入力される。前記ＮＭＯＳトランジスタＮ２１のソースは接地電位に接続され、前記ＮＭＯＳトランジスタＮ２１のゲートは前記ＮＭＯＳトランジスタＮ２２のソースに接続され、前記電流電圧変換回路６の出力端となる。前記ＮＭＯＳトランジスタＮ２２のソースは前記ＮＭＯＳトランジスタＮ２１のゲートに接続される。前記ＮＭＯＳトランジスタＮ２２のゲートには前記リセット回路７を構成するＮＭＯＳトランジスタＮ２のゲートに入力される画像信号Ｖ３と反転関係にある画像信号Ｖ４が入力される。

第２の実施形態の動作は、第１の実施形態と同様に、レーザダイオード１に駆動電流を供給するとき、前記ＮＭＯＳトランジスタＮ２２は導通状態となる。前記電流電圧変換回路６は入力された前記第２の電流Ｉ２を電圧に変換して出力し、前記ＮＭＯＳトランジスタＮ２は非導通状態となる。前記駆動電流変調回路９は、前記電圧信号Ｖ２として前記電流電圧変換回路６において電流電圧変換された電圧を出力し、前記ＮＭＯＳトランジスタＮ１のゲート電圧を制御する。レーザダイオード１への駆動電流を停止するとき、前記ＮＭＯＳトランジスタＮ２２は非導通状態となり、前記電流電圧変換回路６は入力された電流Ｉ２を電圧に変換せず、前記ＮＭＯＳトランジスタＮ２は導通状態となる。前記駆動電流変調回路９は、前記電圧信号Ｖ２として接地電位と同等の電圧を出力し、前記ＮＭＯＳトランジスタＮ１のゲート電圧を制御する。従って、前記ＮＭＯＳトランジスタＮ２のＷ／Ｌを大きくする必要がなく、レーザダイオード１を従来より正確な高速スイッチング駆動制御することが可能となる。

しかし、第１及び第２の実施形態では、レーザダイオード１への駆動電流を停止するとき、ＮＭＯＳトランジスタＮ２１及びＮ２２が非導通状態となるため、入力された電流Ｉ２の流れる経路がなくなり、前記ＮＭＯＳトランジスタＮ２１のドレイン電圧は上昇する。そのため、レーザダイオード１への駆動電流の供給を開始するとき、ＮＭＯＳトランジスタＮ２１のドレイン電圧が不安定となり、レーザダイオード１の駆動電流の供給を安定に開始することができない。

（第３の実施形態）
図４は、本発明の第３の実施形態による発光素子駆動回路の構成例を示す回路図である。第３の実施形態は、前記第１の実施形態の電流電圧変換回路６に抵抗Ｒ３１とＮＭＯＳトランジスタＮ３２を付加した構成であり、第１の実施形態より正確な高速スイッチング駆動制御をすることができる。

ＮＭＯＳトランジスタＮ３１及びＰＭＯＳトランジスタＰ３１は第１の実施形態におけるＮＭＯＳトランジスタＮ１１及びＰＭＯＳトランジスタＰ１１と同様に接続される。抵抗Ｒ３１の一端はＮＭＯＳトランジスタＮ３１のドレインに接続され、前記抵抗Ｒ３１の他端はＮＭＯＳトランジスタＮ３２のドレインに接続される。前記ＮＭＯＳトランジスタＮ３２のソースは接地電位に接続され、前記ＮＭＯＳトランジスタＮ３２のゲートには前記ＮＭＯＳトランジスタＮ２のゲートに入力される画像信号Ｖ３が入力される。前記抵抗Ｒ３１の抵抗値は前記ＮＭＯＳトランジスタＮ３２のオン抵抗と前記抵抗Ｒ３１との合成抵抗が前記ＮＭＯＳトランジスタＮ３１の合成抵抗と同等になるように設定する。

前記レーザダイオード１に駆動電流を供給するとき、第３の実施形態では第１の実施形態と同様の動作をし、前記レーザダイオード１への駆動電流を停止するとき、前記ＰＭＯＳトランジスタＰ３１は非導通状態となる。前記ＮＭＯＳトランジスタＮ３２は導通状態となり、前記第２の電流Ｉ２は前記抵抗Ｒ３１と前記ＮＭＯＳトランジスタＮ３２に流れる。このとき、前記ＮＭＯＳトランジスタＮ３２のオン抵抗と前記抵抗Ｒ３１との合成抵抗は前記ＮＭＯＳトランジスタＮ３１のオン抵抗と同等になるように設定されている。そのため、前記ＮＭＯＳトランジスタＮ３１のドレイン電圧は、レーザダイオード１に駆動電流を供給するときの該ＮＭＯＳトランジスタＮ３１のドレイン電圧と同じ電圧に保たれる。従って、第１の実施形態より正確な高速スイッチング駆動制御をすることが可能となる。

また、第２の実施形態についても同様に、前記抵抗Ｒ３１と前記ＮＭＯＳトランジスタＮ３２を付加することで、レーザダイオード１をより正確な高速スイッチング駆動制御することが可能となる。

本実施形態は、第１の実施形態（図２）に対して、抵抗Ｒ３１及びスイッチ（ＮＭＯＳトランジスタ）Ｎ３２を追加したものである。電流電圧変換回路６は、さらに、第１の電界効果トランジスタＮ３１のドレイン及び前記第２の電源（例えば接地電位）間に直列に接続される抵抗Ｒ３１及びスイッチＮ３２を有する。スイッチＮ３２は、例えばＮＭＯＳトランジスタであり、前記制御信号（画像信号）Ｖ３が第１の状態（ローレベル）のときには非導通状態となり、前記制御信号Ｖ３が第２の状態（ハイレベル）のときには導通状態となる。

（第４の実施形態）
図５は、本発明の第４の実施形態による発光素子駆動回路の構成例を示す回路図である。第４の実施形態は、前記第１の実施形態と電流電圧変換回路６のみを異にする回路構成である。

電流電圧変換回路６はＮＭＯＳトランジスタＮ４１とＰＭＯＳトランジスタＰ４１から構成される。前記ＮＭＯＳトランジスタＮ４１のソースは接地電位に接続され、前記ＮＭＯＳトランジスタＮ４１のドレインは該ＮＭＯＳトランジスタＮ４１のゲートと前記ＰＭＯＳトランジスタＰ４１のソースに接続される。該接続部は前記電流電圧変換回路６の入力端となり入力電流Ｉ２が入力され、前記ＰＭＯＳトランジスタＰ４１のドレインは電流電圧変換回路６の出力端となる。前記ＰＭＯＳトランジスタＰ４１のゲートにはリセット回路７を構成するＮＭＯＳトランジスタＮ２に入力される画像信号Ｖ３が入力される。

レーザダイオード１に駆動電流を供給するとき、前記ＰＭＯＳトランジスタＰ４１は導通状態となる。前記電流電圧変換回路６は入力された電流Ｉ２を電圧に変換して出力し、前記ＮＭＯＳトランジスタＮ２は非導通状態となる。前記駆動電流変調回路９は、前記電圧信号Ｖ２として前記電流電圧変換回路６において電流電圧変換された電圧を出力する。

レーザダイオード１への駆動電流を停止するとき、前記ＰＭＯＳトランジスタＰ４１は非導通状態となる。前記電流電圧変換回路６は入力された電流Ｉ２を電圧に変換せず、前記ＮＭＯＳトランジスタＮ２は導通状態となる。前記駆動電流変調回路９は、前記電圧信号Ｖ２として接地電位と同等の電圧を出力し、ＮＭＯＳトランジスタＮ１のゲート電圧を制御する。このとき、前記第２の電流Ｉ２は前記ＮＭＯＳトランジスタＮ４１を介して接地電位へと流れる。

従って、第３の実施形態と同様に、前記ＮＭＯＳトランジスタＮ４１のドレイン電圧はレーザダイオード１に駆動電流を供給するときとレーザダイオード１への駆動電流を停止するときとにおいて同等の電圧となる。そのため、前記ＮＭＯＳトランジスタＮ２のＷ／Ｌを大きくする必要がなく、レーザダイオード１を正確な高速スイッチング駆動制御することが可能となる。

電流電圧変換回路６は、第１の電界効果トランジスタＮ４１と第１のスイッチ（ＰＭＯＳトランジスタ）Ｐ４１とを有する。第１の電界効果トランジスタＮ４１は、ドレインが電流決定回路８の出力端子に接続され、ソースが前記第２の電源（例えば接地電位）に接続され、ゲートが自己のドレインに接続される。第１のスイッチＰ４１は、例えばＰＭＯＳトランジスタであり、前記第１の電界効果トランジスタＮ４１のドレイン及び前記駆動電流供給回路２の制御端子間に接続される。また、第１のスイッチＰ４１は、前記制御信号（画像信号）Ｖ３が第１の状態（ローレベル）のときには導通状態となり、前記制御信号Ｖ３が第２の状態（ハイレベル）のときには非導通状態となる。

（第５の実施形態）
図６は、本発明の第５の実施形態による発光素子駆動回路の構成例を示す回路図である。第５の実施形態は、第１の実施形態と電流電圧変換回路６のみを異にする回路構成である。

電流電圧変換回路６はＮＭＯＳトランジスタＮ５１とＮＭＯＳトランジスタＮ５２とＰＭＯＳトランジスタＰ５１とＰＭＯＳトランジスタＰ５２とから構成される。ＰＭＯＳトランジスタＰ５１のソースとＰＭＯＳトランジスタＰ５２のソースは接続され、該接続部は前記電流電圧変換回路６の入力端となり第２の電流Ｉ２が入力される。前記ＰＭＯＳトランジスタＰ５１のゲートには前記リセット回路７を構成するＮＭＯＳトランジスタＮ２のゲートに入力される画像信号Ｖ３が入力され、前記ＰＭＯＳトランジスタＰ５２のゲートには前記画像信号Ｖ３と反転関係にある画像信号Ｖ４が入力される。前記ＰＭＯＳトランジスタＰ５１と前記ＰＭＯＳトランジスタＰ５２は前記画像信号Ｖ３及びＶ４により制御される差動スイッチ回路を構成する。前記ＰＭＯＳトランジスタＰ５１のドレインはソースを接地電位に接続したＮＭＯＳトランジスタＮ５１のドレイン及びゲートに接続され、該接続部は電流電圧変換回路６の出力端となる。前記ＰＭＯＳトランジスタＰ５２のドレインはソースを接地電位に接続したＮＭＯＳトランジスタＮ５２のドレイン及びゲートに接続される。

レーザダイオード１に駆動電流を供給するとき、前記第２の電流Ｉ２は前記ＰＭＯＳトランジスタＰ５１に流れる。前記電流電圧変換回路６は前記ＮＭＯＳトランジスタＮ５１により入力された電流Ｉ２を電圧に変換して出力し、前記ＮＭＯＳトランジスタＮ２は非導通状態となる。前記駆動電流変調回路９は、前記電圧信号Ｖ２として前記電流電圧変換回路６において電流電圧変換された電圧を出力する。

レーザダイオード１への駆動電流を停止するとき、前記電流電圧変換回路６へ入力された前記電流Ｉ２は前記ＰＭＯＳトランジスタＰ５２に流れる。前記電流電圧変換回路６は入力された前記電流Ｉ２を電圧に変換せず、前記ＮＭＯＳトランジスタＮ２は導通状態となる。前記第２の電流Ｉ２は電圧に変換されず、前記駆動電流変調回路９は前記電圧信号Ｖ２として接地電位と同等の電圧を出力する。

そのため、第１の実施形態と同様に、レーザダイオード１への駆動電流を停止するとき、前記リセット回路７を構成するＮＭＯＳトランジスタＮ２に第２の電流Ｉ２は流れない。そのため、前記ＮＭＯＳトランジスタＮ２のＷ／Ｌを大きくする必要がなく、レーザダイオード１を正確な高速スイッチング駆動制御することが可能となる。

電流電圧変換回路６は、第１の電界効果トランジスタＮ５２と、第１のスイッチ（ＰＭＯＳトランジスタ）Ｐ５２と、第２の電界効果トランジスタＮ５１と、第２のスイッチ（ＰＭＯＳトランジスタ）Ｐ５１とを有する。

第１の電界効果トランジスタＮ５２は、ドレインが前記電流決定回路８の出力端子に接続され、ソースが前記第２の電源（例えば接地電位）に接続され、ゲートが自己のドレインに接続される。第１のスイッチＰ５２は、例えばＰＭＯＳトランジスタであり、前記電流決定回路８の出力端子及び前記第２の電源（例えば接地電位）間において前記第１の電界効果トランジスタＮ５２に対して直列に接続される。また、第１のスイッチＰ５２は、前記制御信号（画像信号）Ｖ３が第１の状態（ローレベル）のときには非導通状態となり、前記制御信号Ｖ３が第２の状態（ハイレベル）のときには導通状態となる。

第２の電界効果トランジスタＮ５１は、ドレインが前記電流決定回路８の出力端子に接続され、ソースが前記第２の電源（例えば接地電位）に接続され、ゲートが自己のドレイン及び前記電流供給回路２の制御端子に接続される。第２のスイッチＰ５１は、例えばＰＭＯＳトランジスタであり、前記電流決定回路８の出力端子及び前記第２の電源（例えば接地電位）間において前記第２の電界効果トランジスタＮ５１に対して直列に接続される。また、第２のスイッチＰ５１は、前記制御信号Ｖ３が第１の状態（ローレベル）のときには導通状態となり、前記制御信号Ｖ３が第２の状態（ハイレベル）のときには非導通状態となる。

リセット回路７は、第３のスイッチ（ＮＭＯＳトランジスタ）Ｎ２を有する。第３のスイッチＮ２は、例えばＮＭＯＳトランジスタであり、前記駆動電流供給回路２の制御端子及び前記第２の電源（例えば接地電位）間に接続される。また、第３のスイッチＮ２は、前記制御信号Ｖ３が第１の状態（ローレベル）のときには非導通状態となり、前記制御信号Ｖ３が第２の状態（ハイレベル）のときには導通状態となる。

以上の第１〜第５の実施形態では、アノードを電源に接続した発光素子１を駆動する発光素子駆動回路について記述したが、これに限定されない。カソードを電源に接続した発光素子１を駆動する発光素子駆動回路においても、ＮＭＯＳトランジスタをＰＭＯＳトランジスタに、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換えることで同じ効果を得ることができる。

上記実施形態の発光素子駆動回路では、発光素子１と前記発光素子１に駆動電流を供給する駆動電流供給回路２が直列に接続され、前記発光素子１の他端は第１の電源に接続され、前記駆動電流供給回路２の他端は第２の電源に接続される。発光素子駆動回路は、前記発光素子１の出力光量に比例した第１の信号を出力する光検出素子３と、前記第１の信号より所望の出力光量が得られるように前記発光素子１の駆動電流を決定する駆動電流決定回路８と、駆動電流変調回路９とを有する。前記駆動電流変調回路９は、前記駆動電流決定回路８の出力信号を画像信号Ｖ３に基づいて前記駆動電流を変調する。前記駆動電流供給回路２は電圧制御電流源であって、該電圧制御電流源２が前記駆動電流変調回路９の出力信号によって制御される。前記駆動電流決定回路８の出力信号は電流信号である。前記駆動電流変調回路９は、電流電圧変換回路６とリセット回路７で構成され、前記発光素子１に駆動電流を供給するとき、前記電流電圧変換回路６は前記電流信号を電圧信号に変換した信号を出力する。また、前記駆動電流変調回路９は、前記発光素子１への駆動電流を停止するとき、前記電流電圧変換回路６は前記電流信号を電圧信号に変換せず、前記リセット回路７により前記第２の電源と同等の電圧を出力する。

３V程度の低電源電圧においても、画像形成装置の発光素子駆動回路を正確かつ高速に動作させることが可能である。さらに駆動電流変調回路９におけるリセット回路７用のＭＯＳトランジスタのＷ／Ｌサイズを大きくする必要がなくなるため低コスト化に有効である。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の第１の実施形態による発光素子駆動回路の構成例を示すブロック図である。本発明の第１の実施形態による発光素子駆動回路の構成例を示す回路図である。本発明の第２の実施形態による発光素子駆動回路の構成例を示す回路図である。本発明の第３の実施形態による発光素子駆動回路の構成例を示す回路図である。本発明の第４の実施形態による発光素子駆動回路の構成例を示す回路図である。本発明の第５の実施形態による発光素子駆動回路の構成例を示す回路図である。従来の発光素子駆動回路の回路図である。従来の発光素子駆動回路の電圧を示す図である。従来の発光素子駆動回路の回路図である。従来の発光素子駆動回路の回路図である。

符号の説明

１発光素子（レーザダイオード）
２第１の電圧制御電流源
３光検出素子（フォトダイオード）
４駆動電流調整回路
５第２の電圧制御電流源
６電流電圧変換回路
７リセット回路
８駆動電流決定回路
９駆動電流変調回路

Claims

第１の電源及び第２の電源間において発光素子に対して直列に接続され、制御端子の電圧に応じて前記発光素子に駆動電流を供給する駆動電流供給回路と、
前記発光素子の出力光量に応じて電流を決定して出力する電流決定回路と、
制御信号が第１の状態のときには前記電流決定回路により決定された電流を電圧に変換して前記駆動電流供給回路の制御端子に出力し、前記制御信号が第２の状態のときにはその出力電圧端子を前記駆動電流供給回路の制御端子から切断する電流電圧変換回路と、
前記制御信号が第２の状態のときには、前記駆動電流供給回路の制御端子を前記第２の電源に接続するリセット回路とを有し、
前記電流電圧変換回路は、
ドレインが前記電流決定回路の出力端子に接続され、ソースが前記第２の電源に接続され、ゲートが前記駆動電流供給回路の制御端子に接続される第１の電界効果トランジスタと、
前記第１の電界効果トランジスタのドレイン及び前記駆動電流供給回路の制御端子間に接続され、前記制御信号が第１の状態のときには導通状態となり、前記制御信号が第２の状態のときには非導通状態となる第１のスイッチとを有し、
前記リセット回路は、
前記駆動電流供給回路の制御端子及び前記第２の電源間に接続され、前記制御信号が第１の状態のときには非導通状態となり、前記制御信号が第２の状態のときには導通状態となる第２のスイッチを有することを特徴とする発光素子駆動回路。
前記第１及び第２のスイッチは、電界効果トランジスタであることを特徴とする請求項１記載の発光素子駆動回路。
前記電流電圧変換回路は、
さらに、前記第１の電界効果トランジスタのドレイン及び前記第２の電源間に直列に接続される抵抗及び第３のスイッチを有し、
前記第３のスイッチは、前記制御信号が第１の状態のときには非導通状態となり、前記制御信号が第２の状態のときには導通状態となることを特徴とする請求項１記載の発光素子駆動回路。
前記第１、第２及び第３のスイッチは、電界効果トランジスタであることを特徴とする請求項３記載の発光素子駆動回路。