KR101982904B1 - 출력 드라이버 회로 - Google Patents

출력 드라이버 회로 Download PDF

Info

Publication number
KR101982904B1
KR101982904B1 KR1020147029953A KR20147029953A KR101982904B1 KR 101982904 B1 KR101982904 B1 KR 101982904B1 KR 1020147029953 A KR1020147029953 A KR 1020147029953A KR 20147029953 A KR20147029953 A KR 20147029953A KR 101982904 B1 KR101982904 B1 KR 101982904B1
Authority
KR
South Korea
Prior art keywords
circuit
mos transistor
output
constant current
current mirror
Prior art date
Application number
KR1020147029953A
Other languages
English (en)
Other versions
KR20150015449A (ko
Inventor
마사히로 미타니
미노루 아리야마
다이스케 무라오카
도모키 히키치
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20150015449A publication Critical patent/KR20150015449A/ko
Application granted granted Critical
Publication of KR101982904B1 publication Critical patent/KR101982904B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

(과제) 간단한 회로 구성으로, 과전류 보호 기능을 구비한 출력 드라이버 회로를 제공한다.
(해결 수단) 정전류 회로와 정전류 미러용 MOS 트랜지스터와 셀렉터 회로를 구비하고, 정전류 미러용 MOS 트랜지스터와 출력 MOS 트랜지스터는 커런트 미러 회로를 구성하고, 정전류 미러용 MOS 트랜지스터가 발생하는 정전류에 기초하는 전압에 의해 출력 MOS 트랜지스터의 게이트를 제어하여, 출력 MOS 트랜지스터의 소스-드레인 사이에 흐르는 전류를 제한하는 구성으로 하였다.

Description

출력 드라이버 회로{OUTPUT DRIVER CIRCUIT}
본 발명은 과전류 보호 기능을 구비한 출력 드라이버 회로에 관한 것이다.
종래의 과전류 보호 기능이 장착된 출력 드라이버 회로에 대해 설명한다. 도 5 는, 종래의 출력 드라이버 회로를 나타내는 회로도이다.
종래의 과전류 보호 기능이 장착된 출력 드라이버 회로 (50) 는, 출력 단자 (57) 에 접속된 출력 드라이버인 NMOS 트랜지스터 (55) 와, 출력 드라이버의 전류 경로에 접속된 출력 전류를 모니터하기 위한 센스 저항 (58) 과, 레퍼런스 전압을 출력하는 레퍼런스 전압 회로 (51) 와, 센스 저항 (58) 에서 발생하는 전압과 레퍼런스 전압을 비교하는 콤퍼레이터 (52) 와, 콤퍼레이터 (52) 의 출력 신호와 입력 단자 (53) 의 신호에 의해 NMOS 트랜지스터 (55) 의 게이트를 제어하는 NOR 회로 (54) 를 구비한다.
NMOS 트랜지스터 (55) 가 온으로 된 상태에서, 출력 단자 (57) 와 전원이 쇼트된 경우, NMOS 트랜지스터 (55) 의 드레인-소스 사이에 대전류가 흐른다. 이 때, 센스 저항 (58) 에 발생하는 전압이 레퍼런스 전압보다 높아지면, 콤퍼레이터 (52) 의 출력 신호가“H”레벨이 되어, NMOS 트랜지스터 (55) 가 오프로 되도록 제어된다. 이로써, NMOS 트랜지스터 (55) 의 소스-드레인 사이의 전류는 흐르지 않게 되어, 과전류에 의한 IC 의 파괴를 방지할 수 있다.
또, 센스 저항 (58) 대신에 NMOS 트랜지스터를 접속함으로써, 동일한 보호를 실시할 수 있다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 평6-38363호
그러나, 종래의 과전류 보호 기능이 장착된 출력 드라이버 회로는 콤퍼레이터와 레퍼런스 전압 회로가 필요하기 때문에, 회로 규모가 커져 버린다는 과제가 있었다.
또, 출력 드라이버인 NMOS 트랜지스터의 소스에 센스 저항을 접속하기 때문에, 통상 동작시에 있어서의 출력 드라이버의 구동 능력이 저하된다는 과제도 있었다.
본 발명의 출력 드라이버 회로는 상기 과제를 감안하여 이루어진 것으로, 간단한 회로 구성으로, 또한 출력 드라이버의 구동 능력을 저하시키지 않는, 과전류 보호 기능을 구비한 출력 드라이버 회로를 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위해, 정전류를 공급하는 정전류 회로와, 정전류에 기초하는 전압을 발생시키는 정전류 미러용 MOS 트랜지스터와, 정전류 미러용 MOS 트랜지스터의 전압과 제 1 전원 단자의 전압이 입력되고, 출력 드라이버 회로의 입력 단자에 입력된 신호에 따라 입력된 어느 전압을 출력하는 셀렉터 회로와, 게이트가 셀렉터 회로의 출력 단자에 접속되고, 드레인이 출력 드라이버 회로의 출력 단자에 접속되고, 소스가 제 1 전원 단자에 접속된 출력 MOS 트랜지스터를 구비하고, 정전류에 기초하는 전압에 의해, 출력 MOS 트랜지스터의 소스-드레인 사이에 흐르는 전류가 제한되는 과전류 보호 기능을 구비한 오픈 드레인 출력의 출력 드라이버 회로를 제공한다.
본 발명의 출력 드라이버 회로는, 커런트 미러 회로에 의해 출력 MOS 트랜지스터의 전류를 제어하도록 구성하여, 과전류 보호 기능을 실현하였다. 따라서, 출력 MOS 트랜지스터의 소스에 센스 저항을 필요로 하지 않고, 콤퍼레이터와 레퍼런스 전압 회로를 필요로 하지 않기 때문에, 간단한 구성으로, 또한 통상 동작시의 구동 능력도 저하되지 않는, 과전류 보호 기능이 장착된 출력 드라이버 회로를 제공할 수 있다.
도 1 은, 본 실시형태의 출력 드라이버 회로를 나타내는 회로도이다.
도 2 는, 본 실시형태의 출력 드라이버 회로의 다른 예를 나타내는 회로도이다.
도 3 은, 본 실시형태의 출력 드라이버 회로의 다른 예를 나타내는 회로도이다.
도 4 는, 본 실시형태의 출력 드라이버 회로의 다른 예를 나타내는 회로도이다.
도 5 는, 종래의 출력 드라이버 회로를 나타내는 회로도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도 1 은, 본 실시형태의 출력 드라이버 회로를 나타내는 회로도이다.
출력 드라이버 회로 (10) 는, 정전류 회로 (11) 와, 정전류 미러용 MOS 트랜지스터 (12) 와, 입력 단자 (13) 와, 셀렉터 회로 (14) 와, NMOS 트랜지스터 (15) 를 구비한다.
NMOS 트랜지스터 (15) 는, 게이트가 셀렉터 회로 (14) 의 출력에 접속되고, 소스가 접지 단자 (2) 에 접속되고, 드레인이 출력 단자 (17) 에 접속된다. NMOS 트랜지스터 (15) 는 오픈 드레인 형식의 출력 드라이버이고, 출력 단자 (17) 는, 외부의 풀업 저항 (16) 을 통하여 후단 회로의 전원 단자 (3) 에 접속된다.
셀렉터 회로 (14) 는, 정전류 미러용 MOS 트랜지스터 (12) 의 출력 전압과, 접지 전압 (VSS) 의 어느 쪽을 입력 단자 (13) 의 전압에 따라 선택하여 출력하도록, 정전류 미러용 MOS 트랜지스터 (12) 와 NMOS 트랜지스터 (15) 사이에 형성된다.
정전류 미러용 MOS 트랜지스터 (12) 는, 접지 단자 (2) 에 접속된 정전류 회로 (11) 에서 발생하는 전류를 수용하여, NMOS 트랜지스터 (15) 의 소스-드레인 사이 전류를 제한하기 위한 전압을 출력한다. 즉, 정전류 미러용 MOS 트랜지스터 (12) 는, NMOS 트랜지스터 (15) 와 커런트 미러 회로를 구성한다.
다음으로, 본 실시형태의 출력 드라이버 회로 (10) 의 동작에 대해 설명한다.
입력 단자 (13) 의 전압이“L”레벨인 경우, 셀렉터 회로 (14) 는 접지 전압 (VSS) 을 출력한다. 따라서, NMOS 트랜지스터 (15) 는 오프로 되고, 출력 드라이버 회로 (10) 의 출력 단자 (17) 는 하이 임피던스 상태가 된다. 따라서, 출력 드라이버 회로 (10) 의 출력 단자 (17) 는, 그것을 입력 단자에 접속하는 후단 회로의 전원 전압 (VCC) 으로 풀업된다. 즉, 출력 드라이버 회로 (10) 는, 출력 단자 (17) 에“H”레벨을 출력한다.
입력 단자 (13) 의 전압이“H”레벨인 경우, 셀렉터 회로 (14) 는 정전류 미러용 MOS 트랜지스터 (12) 의 게이트 전압을 출력한다. NMOS 트랜지스터 (15) 는 ON 으로 되고, 소스-드레인 사이에 전원 전압 (VCC) 과 풀업 저항 (16) 의 저항값에 의해 결정되는 전류가 흐른다. 즉, 출력 드라이버 회로 (10) 는, 출력 단자 (17) 에“L”레벨을 출력한다.
여기서, 출력 드라이버 회로 (10) 의 출력 단자 (17) 와 후단 회로의 전원 전압 (VCC) 이 어떠한 이유에 의해 쇼트된 경우를 고려한다. NMOS 트랜지스터 (15) 가 ON 으로 되어 있으면, 전원 전압 (VCC) 과 접지 전압 (VSS) 이 쇼트되게 되므로, NMOS 트랜지스터 (15) 의 소스-드레인 사이에 과전류가 흐른다.
NMOS 트랜지스터 (15) 의 소스-드레인 사이에 흐르는 전류의 전류 제한값 (Ilimit) 은, 정전류 회로 (11) 에서 발생하는 전류 (Iconst) 와 커런트 미러 회로의 커런트 미러비에 의해 결정된다. 따라서, NMOS 트랜지스터 (15) 는, 후단의 전원 전압 (VCC) 이나 풀업 저항 (16) 의 저항값에 관계 없이, 소스-드레인 사이에 흐르는 전류가 전류 제한값 (Ilimit) 으로 제한된다. 전류 제한값 (Ilimit) 은, 과전류를 제한하기 위한 값으로, 통상 동작시에 NMOS 트랜지스터 (15) 가 ON 으로 된 경우에 흐르는 전류보다 충분히 큰 값으로 설정된다.
이상 설명한 바와 같이, 본 실시형태의 출력 드라이버 회로에 의하면, 정전류 미러용 MOS 트랜지스터 (12) 와 셀렉터 회로 (14) 를 형성하고, NMOS 트랜지스터 (15) 의 게이트 전압을 제어하는 구성으로 하였으므로, 간단한 회로 구성으로, 출력 단자 (17) 의 과전류 보호 기능을 실현할 수 있다.
또한, 도 2 에 나타내는 바와 같이, 정전류 미러용 MOS 트랜지스터 (12) 는, 커런트 미러비를 조정할 수 있도록 전류 조정용 NMOS 트랜지스터 및 휴즈를 구비해도 된다. 정전류 미러용 MOS 트랜지스터 (12) 를 이와 같은 구성으로 함으로써, 정전류 (Iconst) 의 편차나 커런트 미러비의 편차를 억제할 수 있다. 따라서, 전류 제한값 (Ilimit) 의 정밀도를 높일 수 있다.
또, 도시하지 않지만, 정전류 회로 (11) 를 휴즈 트리밍 등의 수단에 의해 조정함으로써, 전류 제한값 (Ilimit) 의 편차를 억제해도 된다.
또, 도 3 에 나타내는 바와 같이, 정전류 미러용 MOS 트랜지스터 (12) 는, 접지 단자 (2) 측에 접속된 정전류 회로 (11) 에서 발생하는 전류를 수용하는 PMOS 커런트 미러 회로를 구비한 구성으로 해도 된다. PMOS 커런트 미러 회로는, 정전류 회로 (11) 의 전류를 커런트 미러비의 배로 하여, 포화 결선된 NMOS 트랜지스터에 흘려 넣는다. 정전류 미러용 MOS 트랜지스터 (12) 를 이와 같은 구성으로 함으로써, PMOS 커런트 미러 회로와 NMOS 커런트 미러 회로의 2 단 구성으로 함으로써 회로 면적의 축소가 가능해진다. 또한, 커런트 미러의 단수는 몇단으로 해도 되고, 또, 휴즈 트리밍 등의 수단을 사용하여 커런트 미러비를 조정할 수 있도록 해도 된다.
또, 도 4 에 나타내는 바와 같이, Pch 오픈 드레인 형식의 출력 드라이버 회로라도, 정전류 미러용 MOS 트랜지스터 (12) 와 셀렉터 회로 (44) 와 출력 MOS 트랜지스터 (45) 를 사용하여, 동일하게 과전류 보호 기능을 실현할 수 있다. 이 경우에는, 출력 단자 (17) 는 외부의 풀업 저항 (16) 을 통하여 후단 회로의 접지 단자 (4) 에 접속된다. 또, 휴즈 트리밍 등의 수단을 사용하여, 전류 제한값 (Ilimit) 의 편차를 억제하는 기능을 부가해도 된다.
10, 40 : 출력 드라이버 회로
11 : 정전류 회로
12 : 정전류 미러용 MOS 트랜지스터
13, 53 : 입력 단자
14, 44 : 셀렉터 회로
15, 45 : 출력 MOS 트랜지스터
17 : 출력 단자
51 : 레퍼런스 전압 회로
52 : 콤퍼레이터

Claims (3)

  1. 오픈 드레인 출력의 출력 드라이버 회로로서,
    정전류를 공급하는 정전류 회로와,
    상기 정전류에 기초하는 전압을 발생시키는 정전류 미러용 MOS 트랜지스터와,
    상기 정전류 미러용 MOS 트랜지스터가 발생하는 상기 정전류에 기초하는 전압과 제 1 전원 단자의 전압이 입력되고, 상기 출력 드라이버 회로의 입력 단자에 입력된 신호에 따라 입력된 어느 전압을 출력하는 셀렉터 회로와,
    게이트가 상기 셀렉터 회로의 출력 단자에 접속되고, 드레인이 상기 출력 드라이버 회로의 출력 단자에 접속되고, 소스가 상기 제 1 전원 단자에 접속된 출력 MOS 트랜지스터를 구비하고,
    상기 정전류 미러용 MOS 트랜지스터와 상기 출력 MOS 트랜지스터는 커런트 미러 회로를 구성하고, 상기 셀렉터 회로는 상기 정전류 미러용 MOS 트랜지스터와 상기 출력 MOS 트랜지스터 사이에 형성되며,
    상기 정전류에 기초하는 전압에 의해, 상기 출력 MOS 트랜지스터의 소스-드레인 사이에 흐르는 전류가 제한되는 것을 특징으로 하는 출력 드라이버 회로.
  2. 제 1 항에 있어서,
    상기 커런트 미러 회로는, 커런트 미러비를 조정하는 수단을 갖고, 상기 출력 MOS 트랜지스터의 전류 제한값을 조정하는 것을 특징으로 하는 출력 드라이버 회로.
  3. 제 1 항에 있어서,
    상기 정전류 회로는, 전류값을 조정하는 수단을 갖고, 상기 출력 MOS 트랜지스터의 전류 제한값을 조정할 수 있는 것을 특징으로 하는 출력 드라이버 회로.
KR1020147029953A 2012-04-27 2013-03-26 출력 드라이버 회로 KR101982904B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012103218A JP5806972B2 (ja) 2012-04-27 2012-04-27 出力ドライバ回路
JPJP-P-2012-103218 2012-04-27
PCT/JP2013/058681 WO2013161483A1 (ja) 2012-04-27 2013-03-26 出力ドライバ回路

Publications (2)

Publication Number Publication Date
KR20150015449A KR20150015449A (ko) 2015-02-10
KR101982904B1 true KR101982904B1 (ko) 2019-05-27

Family

ID=49482817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147029953A KR101982904B1 (ko) 2012-04-27 2013-03-26 출력 드라이버 회로

Country Status (7)

Country Link
US (1) US10379565B2 (ko)
EP (1) EP2846467B1 (ko)
JP (1) JP5806972B2 (ko)
KR (1) KR101982904B1 (ko)
CN (2) CN104247267A (ko)
TW (1) TW201405276A (ko)
WO (1) WO2013161483A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016103620A1 (ja) * 2014-12-26 2017-10-05 パナソニックＩｐマネジメント株式会社 表示装置及びスタンド
US20160239091A1 (en) * 2015-02-12 2016-08-18 Qualcomm Incorporated Controlled display of content on wearable displays
US9680474B1 (en) * 2016-03-17 2017-06-13 Xilinx, Inc. System and method to reduce footprint and improve yield of fabric muxes in programmable logic devices
US9871514B1 (en) * 2016-06-29 2018-01-16 Texas Instruments Incorporated Methods and apparatus for continuous current limiting for FETS in high inductive load systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164813A1 (en) 2006-01-13 2007-07-19 Nec Electronics Corporation Laser diode driver
US20070268643A1 (en) 2006-05-22 2007-11-22 Mediatek Singapore Pte Ltd Current limiter system, circuit and method for limiting current
US20090085532A1 (en) 2007-10-02 2009-04-02 Mediatek Inc. Dc-dc converter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343967A (ja) * 1992-06-09 1993-12-24 Toyota Autom Loom Works Ltd 保護回路
JPH0638363A (ja) 1992-07-20 1994-02-10 Mitsubishi Electric Corp 出力ドライバ回路
JPH06113443A (ja) * 1992-09-25 1994-04-22 Nec Kansai Ltd 過電流検出保護回路
US7740371B1 (en) * 1998-03-19 2010-06-22 Charles A. Lemaire Method and apparatus for pulsed L.E.D. illumination for a camera
US6343024B1 (en) * 2000-06-20 2002-01-29 Stmicroelectronics, Inc. Self-adjustable impedance line driver with hybrid
US7119611B2 (en) * 2003-04-11 2006-10-10 Vitesse Semiconductor Corporation On-chip calibrated source termination for voltage mode driver and method of calibration thereof
WO2010126491A1 (en) * 2009-04-28 2010-11-04 Semiconductor Components Industries, Llc Method for providing over current protection and circuit
JP5533345B2 (ja) * 2009-12-25 2014-06-25 ミツミ電機株式会社 電流源回路及びそれを用いた遅延回路及び発振回路
JP2011171854A (ja) * 2010-02-16 2011-09-01 Canon Inc バッファリング回路および増幅回路
CN102474231A (zh) * 2010-03-10 2012-05-23 松下电器产业株式会社 可变增益放大器
US8106710B2 (en) * 2010-03-18 2012-01-31 Analog Devices, Inc. Apparatus and method for variable gain transconductance
TWI413361B (zh) * 2010-07-20 2013-10-21 Ind Tech Res Inst 電流式放大器
KR101419806B1 (ko) * 2010-11-19 2014-07-17 한국전자통신연구원 고정 대역폭을 갖는 가변 이득 증폭기
CN202085343U (zh) * 2011-01-25 2011-12-21 武汉光华芯科技有限公司 一种宽电源电压范围的高性能led恒流驱动电路
JP5938852B2 (ja) * 2011-05-25 2016-06-22 富士電機株式会社 電圧制御型スイッチング素子のゲート駆動回路
KR20150129155A (ko) * 2014-05-08 2015-11-19 에스케이하이닉스 주식회사 바이어스 샘플링 장치 및 그에 따른 씨모스 이미지 센서

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164813A1 (en) 2006-01-13 2007-07-19 Nec Electronics Corporation Laser diode driver
US20070268643A1 (en) 2006-05-22 2007-11-22 Mediatek Singapore Pte Ltd Current limiter system, circuit and method for limiting current
US20090085532A1 (en) 2007-10-02 2009-04-02 Mediatek Inc. Dc-dc converter

Also Published As

Publication number Publication date
TWI561956B (ko) 2016-12-11
CN111585552B (zh) 2023-08-15
CN111585552A (zh) 2020-08-25
EP2846467A4 (en) 2016-09-21
WO2013161483A1 (ja) 2013-10-31
US20150035567A1 (en) 2015-02-05
EP2846467B1 (en) 2019-03-06
KR20150015449A (ko) 2015-02-10
US10379565B2 (en) 2019-08-13
JP2013232760A (ja) 2013-11-14
CN104247267A (zh) 2014-12-24
JP5806972B2 (ja) 2015-11-10
EP2846467A1 (en) 2015-03-11
TW201405276A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
KR101435238B1 (ko) 볼티지 레귤레이터
KR101586525B1 (ko) 전압 조정기
KR102252365B1 (ko) 과열 보호 회로 및 전압 레귤레이터
KR102348895B1 (ko) 볼티지 레귤레이터
US20140070778A1 (en) Voltage regulator
KR102262374B1 (ko) 전압 레귤레이터
JP2008052516A (ja) 定電圧回路
KR101944540B1 (ko) 트리밍 회로 및 반도체 장치
US10338617B2 (en) Regulator circuit
KR20100076760A (ko) 반도체 장치의 출력 드라이버
US9692394B1 (en) Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
CN106066419B (zh) 电流检测电路
KR20180048326A (ko) 볼티지 레귤레이터
KR101982904B1 (ko) 출력 드라이버 회로
US10141924B2 (en) Semiconductor circuit, voltage detection circuit, and voltage determination circuit
KR102230318B1 (ko) 볼티지 레귤레이터 및 반도체 장치
JP2013206381A (ja) 過電流保護回路、および、電力供給装置
KR20140104352A (ko) 레벨 시프트 회로
US5889415A (en) Internal voltage referenced output driver
JP6514946B2 (ja) 電流ドライバ回路
JP4855959B2 (ja) 定電流回路
US9798346B2 (en) Voltage reference circuit with reduced current consumption
US8686763B2 (en) Receiver circuit
KR20160043833A (ko) 리셋 신호 발생기 및 이를 갖는 집적 회로
JP2005176514A (ja) 保護回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant