TWI413361B - 電流式放大器 - Google Patents

電流式放大器 Download PDF

Info

Publication number
TWI413361B
TWI413361B TW099123838A TW99123838A TWI413361B TW I413361 B TWI413361 B TW I413361B TW 099123838 A TW099123838 A TW 099123838A TW 99123838 A TW99123838 A TW 99123838A TW I413361 B TWI413361 B TW I413361B
Authority
TW
Taiwan
Prior art keywords
transistor
input
output
current
transistors
Prior art date
Application number
TW099123838A
Other languages
English (en)
Other versions
TW201206055A (en
Inventor
Horng Yuan Shih
Wei Hsien Chen
Kai Cheung Juang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW099123838A priority Critical patent/TWI413361B/zh
Priority to US12/855,713 priority patent/US8289080B2/en
Priority to US12/855,710 priority patent/US20120019325A1/en
Publication of TW201206055A publication Critical patent/TW201206055A/zh
Application granted granted Critical
Publication of TWI413361B publication Critical patent/TWI413361B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

電流式放大器
本發明是有關於一種放大器，且特別是有關於一種電流式放大器。
在超寬頻(ultra-wide band,UWB)無線收發機系統中，訊號資料是以正交分頻多工(Orthogonal Frequency Division Multiplexing,OFDM)傳輸。為了可以在收發端解開訊號資訊，在從射頻(Radio Frequency,RF)降到基頻(baseband，0~250MHz)並經過類比數位轉換器(Analog to Digital Converter,ADC)的操作過程中，基頻頻帶內的增益必須是一致。但是在現今的電路設計中，電壓式放大器(voltage-mode amplifier)無法操作在100MHz以上。在超寬頻系統接收端中，由於在從射頻降到基頻(baseband)時，干擾訊號常常會把電路操作在非線性區，所以在線性度考量上極為重要。可變增益放大器(variable gain amplifier,VGA)是基頻的重要組成元件。在超寬頻系統中，可變增益放大器必須擁有好的線性度、最佳化的直流偏移(DC offset)與可接受的抗雜訊功能。
在傳統低中頻(IF down-conversion)設計裡，可變增益放大器與濾波器(filter)的設計困難度與功率消耗會隨著頻寬增加而增加。雖然低中頻可以解決直流偏移問題，但是會衍生其他問題，例如線性度與功率消耗。所以超寬頻系統還是以直接降頻方式(Direction-converter)最為廣泛使用。無論如何，目前超寬頻系統中是以電壓式放大器實現可變增益放大器。電壓式放大器的輸入阻抗越大越好(最好趨近於無限大)，而輸出阻抗則越小越好(最好趨近於0)。
與電壓式放大器相反，電流式放大器的輸入阻抗越小越好(最好趨近於0)，而輸出阻抗則越大越好(最好趨近於無限大)。目前超寬頻系統中並沒有以電流式放大器實現可變增益放大器。
本發明提供一種電流式放大器，可以應用於超寬頻(UWB)系統之可變增益放大器。
本發明實施例提出一種電流式放大器，包括輸入級、回授電路以及輸出級。輸入級具有輸入端以接收該電流式放大器的輸入電流。輸入級依據輸入電流與回授電路的回授電流而產生對應的內部電流。回授電路連接至輸入級。依據輸入級的內部電流，回授電路產生對應的回授電流。輸出級的輸入端連接至輸入級的輸出端。輸出級的輸出端做為電流式放大器的輸出端。
基於上述，本發明實施例提出一個電流式放大器，其可以應用於超寬頻無線收發機系統中的可變增益放大器。根據電流式放大器的寬頻特性放大基頻訊號，克服電壓式放大器無法操作在100MHz以上的限制。在實施例中，電流式放大器的增益控制/改變是藉由控制電流鏡(current mirror)的方式達成，因此可解決因製程變異所影響的增益誤差。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以互補金屬氧化物導體(Complementary Metal-Oxide Semiconductor,CMOS)製程所製作的放大器擁有很高的電壓增益。對於固定電流消耗的放大器而言，增益G與頻寬W的乘積為一常數C(即G×W=C)，所以如果要有較高的頻寬W與較高的增益G就必須付出高功率消耗的代價。
然而，再大的功率消耗也無法達到超寬頻(UWB)的基頻要求，因此大多數採取在放大器上加上零極點(Zero pole)以增加增益頻寬乘積。不過，當頻寬更大(>250MHz)時，此方法是行不通。
傳統類比基頻電路架構大多是以電壓訊號為傳遞方式，但是卻沒有使用電流為傳遞訊號方式。就寬頻系統而言，負載電阻越小就會有越寬的操作頻寬，而且負載電阻越小就越有利電流傳輸。此一特性利於將電流式放大器應用在現今或未來的超寬頻系統中。
圖1是依照本發明實施例說明一種電流式放大器100的功能方塊示意圖。如圖1所示，電流式放大器100包括回授電路110、輸入級120以及輸出級130。輸入級120具有輸入端，以接收電流式放大器100的輸入電流Iin 。輸入級120依據輸入電流Iin 與回授電路110的回授電流而產生對應的內部電流。輸入級120可由共閘極互補金屬氧化物導體(Complementary Metal-Oxide Semiconductor,CMOS)放大器搭配回授電路110以達到降低輸入阻抗之目的。在其他實施例中，輸入級120可由共基極雙極性接面電晶體(bipolar junction transistor,BJT)放大器搭配回授電路110以達到降低輸入阻抗之目的。
回授電路110連接至輸入級120。回授電路110依據輸入級120的內部電流而產生對應的回授電流。在一些實施例中，回授電路110可以是轉阻放大器(trans-impedance amplifier,TIA)。上述內部電流、輸入電流Iin與回授電流的關係需是依據設計需求而定。例如，內部電流為輸入電流Iin與回授電流之加總。回授電路110可降低輸入級120的輸入阻抗，以達到寬頻的目的。
輸出級130的輸入端連接至輸入級120的輸出端。輸出級130的輸出端做為電流式放大器100的輸出端。輸出級130依據輸入級120的內部電流而產生對應的輸出電流Iout。輸出級130具有一個或多個增益電路，例如圖1所繪示K個增益電路130-1、130-2、...、130-K。依據增益需求，每個增益電路130-1~130-K分別可以藉由控制其偏壓電壓來致能(enable)部份的增益電路，而使其他增益電路失能(disable)。藉由增益電路130-1~130-K的開啟或關閉來調整電流式放大器100的增益，達到增益可變之目的。
圖2是依照本發明的一個實施例說明圖1所示電流式放大器100的電路示意圖。於此實施例中，上述輸入電流Iin包含第一輸入電流Iin+ 與第二輸入電流Iin- ，而上述輸出電流Iout包含第一輸出電流Iout+ 與第二輸出電流Iout- 。圖2所示實施例是以兩個相互並聯的增益電路130-1與130-2實現輸出級130，然而增益電路的數量可以依據設計需求而決定。例如，省去增益電路130-2。又例如，配置更多個增益電路130-2。
輸入級120的輸入端包括接收第一輸入電流Iin+ 的第一輸入端與接收第二輸入電流Iin- 的第二輸入端，而輸入級120的輸出端包括供應第一內部信號101的第一輸出端與供應第二內部信號102的第二輸出端。藉由電流鏡(current mirror)架構210，輸入級120可以將第一內部電流Iinner+ 與第二內部電流Iinner- 分別轉換為對應的第一內部信號101與第二內部信號102。依據第一內部信號101與第二內部信號102，輸出級130可以將輸入級120的內部電流Iinner+ 與Iinner- 分別鏡射至自己內部。
輸入級120包括第一電流源121、第二電流源122、第一電晶體M1、第二電晶體M1b、第三電晶體M2以及第四電晶體M2b。第一電流源121的第一端連接至第一電晶體M1的第一端(例如源極)，第一電流源121的第二端連接至第一參考電壓(例如電源電壓VDD)。第一電晶體M1的第一端更連接至輸入級120的第一輸入端，因此第一電晶體M1的第一端可以接收第一電流源121的電流Iss與輸入級120的第一輸入電流Iin+ 。第二電流源122的第一端連接至第二電晶體M1b的第一端(例如源極)，第二電流源122的第二端連接至第一參考電壓。第二電晶體M1b的第一端更連接至輸入級120的第二輸入端，因此第二電晶體M1b的第一端可以接收第二電流源122的電流Iss與輸入級120的第二輸入電流Iin- 。
第一電晶體M1與第二電晶體M1b的控制端(例如閘極)受控於回授電路110。第一電晶體M1的第二端(例如汲極)連接至第三電晶體M2的第一端(例如汲極)。第三電晶體M2的控制端(例如閘極)連接至第三電晶體M2的第一端。第三電晶體M2與第一電晶體M1的共同連接端連接至輸入級120的第一輸出端以提供第一內部信號101。第二電晶體M1b的第二端(例如汲極)連接至第四電晶體M2b的第一端(例如汲極)。第四電晶體M2b的控制端(例如閘極)連接至第四電晶體M2b的第一端。第四電晶體M2b與第二電晶體M1b的共同連接端連接至輸入級120的第二輸出端以提供第二內部信號102。第三電晶體M2與第四電晶體M2b的第二端(例如源極)連接至第二參考電壓(例如接地電壓)。
於本實施例中，第一電晶體M1與第二電晶體M1b為P通道金屬氧化半導體(P-channel metal oxide semiconductor，以下稱PMOS)電晶體，而第三電晶體M2與第四電晶體M2b為N通道金屬氧化半導體(N-channel metal oxide semiconductor，以下稱NMOS)電晶體。
回授電路110包括第一阻抗111、第二阻抗112、第五電晶體M3以及第六電晶體M3b。第一阻抗111與第二阻抗112可以是電阻、電晶體、二極體、...等阻抗性元件。於本實施例中，第一阻抗111包括第七電晶體M4，第二阻抗112包括第八電晶體M4b。於本實施例中，上述第五電晶體M3、第六電晶體M3b、第七電晶體M4與第八電晶體M4b為NMOS電晶體。
第七電晶體M4的第一端(例如汲極)連接至第一參考電壓，第七電晶體M4的第二端(例如源極)連接至第一電晶體M1的控制端。第五電晶體M3的第一端(例如汲極)連接至第七電晶體M4的第二端，第五電晶體M3的第二端(例如源極)連接至第二參考電壓，第五電晶體M3的控制端(例如閘極)連接至第三電晶體M2的第一端。第三電晶體M2與第五電晶體M3形成一個電流鏡，因此回授電路110可以依據輸入級120的內部電流Iinner+ 而產生對應的回授電流Ifb+ 。第七電晶體M4可以將回授電流Ifb+ 轉換為對應的控制電壓以控制第一電晶體M1，進而降低輸入級120的輸入阻抗，以達到寬頻的目的。藉由調整偏壓VBn1 ，可以改變回授電流Ifb+ 的增益。於本實施例中，內部電流Iinner+ 、輸入電流Iin+ 與回授電流Ifb+ 的關係可以表示為Iinner+ =Iin+ +Ifb+ 。
第八電晶體M4b的第一端(例如汲極)連接至第一參考電壓，第八電晶體M4b的第二端(例如源極)連接至第二電晶體M1b的控制端。第六電晶體M3b的第一端(例如汲極)連接至第八電晶體M4b的第二端，第六電晶體M3b的第二端(例如源極)連接至第二參考電壓，第六電晶體M3b的控制端(例如閘極)連接至第四電晶體M2b的第一端。第四電晶體M2b與第六電晶體M3b形成一個電流鏡，因此回授電路110可以依據輸入級120的內部電流Iinner- 而產生對應的回授電流Ifb- 。第八電晶體M4b可以將回授電流Ifb- 轉換為對應的控制電壓以控制第二電晶體M1b，進而降低輸入級120的輸入阻抗，以達到寬頻的目的。藉由調整偏壓VBn1 ，可以改變回授電流Ifb- 的增益。於本實施例中，內部電流Iinner- 、輸入電流Iin- 與回授電流Ifb- 的關係可以表示為Iinner- =Iin- +Ifb- 。
輸出級130的輸入端包括接收第一內部信號101的第一輸入端與接收第二內部信號102的第二輸入端，而輸出級130的輸出端包括供應第一輸出電流Iout+ 的第一輸出端與供應第二輸出電流Iout- 的第二輸出端。輸出級130的增益電路130-1包括第九電晶體M9、第十電晶體M10、第十一電晶體M11以及第十二電晶體M12。於本實施例中，第九電晶體M9與第十電晶體M10為PMOS電晶體，第十一電晶體M11與第十二電晶體M12為NMOS電晶體。第九電晶體M9的第一端(例如汲極)連接至輸出級130的第一輸出端，第九電晶體M9的控制端(例如閘極)接收第一偏壓VB。第十電晶體M10的第一端(例如汲極)連接至輸出級130的第二輸出端，第十電晶體M10的控制端(例如閘極)接收第一偏壓VB。電晶體M9與M10的第二端(例如源極)連接至第一參考電壓(例如電源電壓VDD)。
第十一電晶體M11的第一端(例如汲極)連接至第九電晶體M9的第一端，第十一電晶體M11的控制端(例如閘極)連接至輸出級130的第一輸入端以接收第一內部信號101。第十二電晶體M12的第一端(例如汲極)連接至第十電晶體M10的第一端，第十二電晶體M12的控制端(例如閘極)連接至輸出級130的第二輸入端以接收第二內部信號102。電晶體M11與M12的第二端(例如源極)連接至第二參考電壓(例如接地電壓)。
輸出級130的增益電路130-2包括第一開關SWp、第十三電晶體M13、第十四電晶體M14、第十五電晶體M15以及第十六電晶體M16。於本實施例中，電晶體M13與M14為PMOS電晶體，而電晶體M15與M16為NMOS電晶體。第十三電晶體M13的第一端(例如汲極)連接至該輸出級130的第一輸出端。第十四電晶體M14的第一端(例如汲極)連接至輸出級130的第二輸出端。電晶體M13與M14的第二端(例如源極)連接至第一參考電壓(例如電源電壓VDD)。
第十五電晶體M15的第一端(例如汲極)連接至該第十三電晶體M13的第一端，第十五電晶體M15的控制端(例如閘極)連接至輸出級130的第一輸入端以接收第一內部信號101。第十六電晶體M16的第一端(例如汲極)連接至第十四電晶體M14的第一端，第十六電晶體M16的控制端(例如閘極)連接至輸出級130的第二輸入端以接收第二內部信號102。電晶體M15與M16的第二端(例如源極)連接至第二參考電壓(例如接地電壓)。
第一開關SWp可以選擇將第一偏壓VB或第一參考電壓(例如電源電壓VDD)傳送至第十三電晶體M13與第十四電晶體M14的控制端(例如閘極)。當第一開關SWp選擇將第一偏壓VB傳送至電晶體M13與M14的控制端時，增益電路130-2的電路架構相似於增益電路130-1。電晶體M2、M2b、M11、M12、M15與M16形成電流鏡架構210。電晶體M2、M11與M15形成一個電流鏡，其中電晶體M2、M11與M15的通道外觀比(或通道長寬比值W/L的比例)為1:M:N。依據第一內部信號101，增益電路130-1與130-2可以分別以M倍與N倍的倍率將輸入級120的內部電流Iinner+ 鏡射至自己內部。電晶體M2b、M12與M16形成另一個電流鏡，其中電晶體M2b、M12與M16的通道外觀比(或通道長寬比值W/L的比例)亦為1:M:N。依據第二內部信號102，增益電路130-1與130-2可以分別以M倍與N倍的倍率將輸入級120的內部電流Iinner- 鏡射至自己內部。藉由決定前述1:M:N的比例關係，可以設定增益電路130-1與130-2的電流增益。此時，增益電路130-1與130-2共同提供第一輸出電流Iout+ 與第二輸出電流Iout- 。
當第一開關SWp選擇將電源電壓VDD傳送至電晶體M13與M14的控制端時，電晶體M13與M14為截止(turn off)，相當於增益電路130-2被禁能(disable)。此時，第一輸出電流Iout+ 與第二輸出電流Iout- 是由增益電路130-1單獨提供。因此，藉由控制第一開關SWp，可以改變電流式放大器100的增益，實現了可變增益放大器(VGA)的功能。
上述第一偏壓VB是依照設計需求來決定的。例如，第一偏壓VB可以是能隙參考電壓(band-gap reference voltage)或是共模回授(common-mode feedback,CMFB)電壓。圖3是依照本發明實施例說明一種共模回授放大器300的電路示意圖。共模回授放大器300包括PMOS電晶體M21、PMOS電晶體M22、NMOS電晶體M23、NMOS電晶體M24、NMOS電晶體M25與電容C1。電晶體M21與M22的源極連接至電源電壓VDD。電晶體M21與M22的閘極連接至電晶體M22的汲極、電晶體M24的汲極與電容C1的第一端。電晶體M21的汲極連接至電晶體M23的汲極與電容C1的第二端，並且輸出第一偏壓VB給輸出級130。電晶體M25的汲極連接至電晶體M23與M24的源極。電晶體M25的源極接地。電晶體M23與M24的閘極分別接收系統的共模電壓與回授電壓。電晶體M25的閘極連接至偏壓VBn3 。此偏壓VBn3 可以是能隙參考電壓或是其他固定電壓。
上述實施例說明一種寬頻增益可變之電流式放大器架構。此架構可廣泛地適用於各種無線/有線之寬頻系統，可用來實現寬頻系統中之類比基頻電路，用以調整接收訊號之強度。
圖4所示為本發明另一實施例所提出電流式放大器100的電路示意圖。圖4所示電流式放大器100可以參照圖2所示電流式放大器100的相關說明。不同於圖2所示電流式放大器100之處，在於圖4所示輸出級130更增加了第二開關SWn、第十七電晶體M17、第十八電晶體M18、第十九電晶體M19與第二十電晶體M20。於本實施例中，電晶體M17、M18、M19與M20為NMOS電晶體。
第九電晶體M9的第一端連接至輸出級130的第一輸出端與第十七電晶體M17的第一端(例如汲極)。第十電晶體M10的第一端連接至輸出級130的第二輸出端與第十八電晶體M18的第一端(例如汲極)。第十七電晶體M17的第二端(例如源極)連接至第十一電晶體M11的第一端。第十八電晶體M18的第二端(例如源極)連接至第十二電晶體M12的第一端。電晶體M17與M18的控制端(例如閘極)接收第二偏壓VBn2 。此第二偏壓VBn2 可以是能隙參考電壓或是其他固定電壓。
第十三電晶體M13的第一端連接至輸出級130的第一輸出端與第十九電晶體M19的第一端(例如汲極)。第十四電晶體M14的第一端連接至輸出級130的第二輸出端與第二十電晶體M20的第一端(例如汲極)。第十九電晶體M19的第二端(例如源極)連接至第十五電晶體M15的第一端。第二十電晶體M20的第二端(例如源極)連接至第十六電晶體M16的第一端。第二開關SWn選擇將第二偏壓VBn2 或第二參考電壓(例如接地電壓)傳送至電晶體M19與M20的控制端(例如閘極)。
當第一開關SWp選擇將第一偏壓VB傳送至電晶體M13與M14的控制端，而第二開關SWn選擇將第二偏壓VBn2 傳送至電晶體M19與M20的控制端時，增益電路130-2的電路架構相似於增益電路130-1。此時，增益電路130-1與130-2共同提供第一輸出電流Iout+ 與第二輸出電流Iout- ，也就是電流式放大器100具有較大的輸出增益。
當第一開關SWp選擇將電源電壓VDD傳送至電晶體M13與M14的控制端，而第二開關SWn選擇將接地電壓傳送至電晶體M19與M20的控制端時，電晶體M13、M14、M19與M20為截止(turn off)，因此確保被禁能(disable)的增益電路130-2不會影響電流式放大器100的輸出Iout+ 與Iout- 。此時，第一輸出電流Iout+ 與第二輸出電流Iout- 是由增益電路130-1單獨提供，也就是電流式放大器100具有較小的輸出增益。
綜上所述，回授電路110以自我回授(local feedback)的方式使得電晶體M1、M2、M1b與M2b實現了低阻抗輸入級(low impedance input stage)。利用電流鏡架構210分別將輸入級120的內部電流Iinner+ 與Iinner- 以預設倍率傳輸(鏡射)至輸出級130的多個增益電路。藉由致能/禁能這些增益電路，輸出級130實現了可調電流增益級(tunable current gain stage)。圖4所示電流式放大器100於s域(s domain)的輸入阻抗Z in 可以表示為：
其中，g m1 、g m2 、g m3 、g m4 分別表示電晶體M1、M2、M3、M4的電導值。C in 表示輸入級120的第一輸入端的寄生電容。寄生電容C 1 =C gs 4 +C ds 4 +C ds 3 ，其中C gs 4 表示電晶體M4閘極至源極的寄生電容，C ds 4 表示電晶體M4汲極至源極的寄生電容，而C ds 3 表示電晶體M3汲極至源極的寄生電容。寄生電容C 2 =C gs 2 +C ds 2 +C gs 3 ，其中C gs 2 表示電晶體M2閘極至源極的寄生電容，C ds 2 表示電晶體M2汲極至源極的寄生電容，而C gs 3 表示電晶體M3閘極至源極的寄生電容。在低頻時，方程式(1)可簡化並表示成：
因此透過回授電路110，可降低輸入阻抗以達到寬頻的目的。
圖5是說明圖4所示回授電路110的輸入阻抗模擬結果。由圖5中可看出回授電路110的輸入頻寬可達1GHz。圖6是說明圖4所示電流式放大器100的增益頻率響應圖。圖6縱軸表示增益，即輸出Iout除以輸入Iin的比值。由圖6可看出在不同的增益調變下，此放大器100仍可維持1GHz的頻寬。
圖7是依照本發明又一實施例說明圖1所示電流式放大器100的電路示意圖。圖7所示電流式放大器100可以參照圖2所示電流式放大器100的相關說明。不同於圖2所示電流式放大器100之處，在於圖7所示電晶體M2、M2b、M3、M3b、M11、M12、M15、M16為PMOS電晶體，而圖7所示電晶體M1、M1b、M4、M4b、M9、M10、M13、M14為NMOS電晶體。於此實施例中，電晶體M1、M1b、M4、M4b、M9、M10、M13、M14與開關SWp所連接的第一參考電壓是接地電壓，而電晶體M2、M2b、M3、M3b、M11、M12、M15、M16所連接的第二參考電壓是電源電壓VDD。
圖8是依照本發明又一實施例說明共模回授放大器800的電路示意圖。圖8所示共模回授放大器800可以參照圖3所示共模回授放大器300的相關說明。不同於共模回授放大器300之處，在於共模回授放大器800的電晶體M23、M24、M25為PMOS電晶體，而共模回授放大器800的電晶體M21、M22為NMOS電晶體。於此實施例中，電晶體M21、M22所連接的第一參考電壓是接地電壓，而電晶體M25所連接的第二參考電壓是電源電壓VDD。共模回授放大器800可以產生第一偏壓VB給圖7所示輸出級130。
圖9是依照本發明再一實施例說明圖1所示電流式放大器100的電路示意圖。圖9所示電流式放大器100可以參照圖4與圖7所示電流式放大器100的相關說明。
綜上所述，上述諸實施例提出一個可以應用於超寬頻(UWB)無線收發機系統的可變增益放大器。根據電流式放大器100的寬頻特性放大基頻範圍(0~250MHz)以內的訊號，克服了電壓式放大器無法操作在100MHz以上的技術問題。另外，上述諸實施例所揭露電流式放大器100的增益控制是以控制電流鏡的方式，可解決因製程變異而影響增益誤差的技術問題。電流式放大器100可用頻寬可到上GHz的頻寬，在未來超寬頻使用上將非常具備競爭力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電流式放大器
101、102‧‧‧內部信號
110‧‧‧回授電路
111、112‧‧‧阻抗
120‧‧‧輸入級
121、122‧‧‧電流源
130‧‧‧輸出級
130-1、130-2、130-K‧‧‧增益電路
210‧‧‧電流鏡架構
C1‧‧‧電容
Ifb+ 、Ifb- ‧‧‧回授電流
Iin 、Iin+ 、Iin- ‧‧‧輸入電流
Iinner+ 、Iinner- ‧‧‧內部電流
Iout、Iout+ 、Iout- ‧‧‧輸出電流
M1~M4、M9~M25、M1b、M2b、M3b、M4b‧‧‧電晶體
SWp、SWn‧‧‧開關
VB、VBn1 、VBn2 、VBn3 ‧‧‧偏壓
圖1是依照本發明實施例說明一種電流式放大器的功能方塊示意圖。
圖2是依照本發明的一個實施例說明圖1所示電流式放大器的電路示意圖。
圖3是依照本發明實施例說明一種共模回授放大器的電路示意圖。
圖4所示為本發明另一實施例說明圖1所示電流式放大器的電路示意圖。
圖5是說明圖4所示回授電路110的輸入阻抗模擬結果。
圖6是說明圖4所示電流式放大器的增益頻率響應圖。
圖7是依照本發明又一實施例說明圖1所示電流式放大器的電路示意圖。
圖8是依照本發明又一實施例說明共模回授放大器的電路示意圖。
圖9是依照本發明再一實施例說明圖1所示電流式放大器的電路示意圖。
100．．．電流式放大器
101、102．．．內部信號
110．．．回授電路
111、112．．．阻抗
120．．．輸入級
121、122．．．電流源
130．．．輸出級
130-1、130-2．．．增益電路
210．．．電流鏡架構
Ifb+ 、Ifb- ．．．回授電流
Iin+ 、Iin- ．．．輸入電流
Iinner+ 、Iinner- ．．．內部電流
Iout+ 、Iout- ．．．輸出電流
M1~M20、M1b、M2b、M3b、M4b．．．電晶體
SWp、SWn．．．開關
VB、VBn1 、VBn2 ．．．偏壓

Claims (19)

  1. 一種電流式放大器，包括：一輸入級，具有一輸入端以接收該電流式放大器的一輸入電流，其中該輸入級依據該輸入電流與一回授電流而產生對應的一內部電流；一輸出級，該輸出級的一輸入端連接至該輸入級的一輸出端，該輸出級的一輸出端做為該電流式放大器的一輸出端；以及一回授電路，連接至該輸入級，依據該輸入級的該內部電流而產生對應的該回授電流，其中該輸入級的輸入端包括一第一輸入端與一第二輸入端，該輸入級的輸出端包括一第一輸出端與一第二輸出端，該輸入級包括：一第一電流源；一第二電流源；一第一電晶體，該第一電晶體的第一端連接至該第一電流源的第一端與該輸入級的第一輸入端，該第一電晶體的控制端受控於該回授電路；一第二電晶體，該第二電晶體的第一端連接至該第二電流源的第一端與該輸入級的第二輸入端，該第二電晶體的控制端受控於該回授電路；一第三電晶體，該第三電晶體的第一端連接至該第一電晶體的第二端，該第三電晶體的控制端連接至該第三電 晶體的第一端，其中該第三電晶體與該第一電晶體的共同連接端連接至該輸入級的第一輸出端；以及一第四電晶體，該第四電晶體的第一端連接至該第二電晶體的第二端，該第四電晶體的控制端連接至該第四電晶體的第一端，其中該第四電晶體與該第二電晶體的共同連接端連接至該輸入級的第二輸出端。
  2. 如申請專利範圍第1項所述之電流式放大器，其中該內部電流為該輸入電流與該回授電流之加總。
  3. 如申請專利範圍第1項所述之電流式放大器，其中該第一電晶體與該第二電晶體為P通道金屬氧化半導體(以下稱PMOS)電晶體，而該第三電晶體與該第四電晶體為N通道金屬氧化半導體(以下稱NMOS)電晶體。
  4. 如申請專利範圍第1項所述之電流式放大器，其中該第一電晶體與該第二電晶體為NMOS電晶體，而該第三電晶體與該第四電晶體為PMOS電晶體。
  5. 如申請專利範圍第1項所述之電流式放大器，其中該第一電流源與該第二電流源的第二端連接至一第一參考電壓，而該第三電晶體與該第四電晶體的第二端連接至一第二參考電壓。
  6. 如申請專利範圍第1項所述之電流式放大器，其中該回授電路包括：一第一阻抗，該第一阻抗的第一端連接至一第一參考電壓，該第一阻抗的第二端連接至該第一電晶體的控制端； 一第二阻抗，該第二阻抗的第一端連接至該第一參考電壓，該第二阻抗的第二端連接至該第二電晶體的控制端；一第五電晶體，該第五電晶體的第一端連接至該第一阻抗的第二端，該第五電晶體的第二端連接至一第二參考電壓，該第五電晶體的控制端連接至該第三電晶體的第一端；以及一第六電晶體，該第六電晶體的第一端連接至該第二阻抗的第二端，該第六電晶體的第二端連接至該第二參考電壓，該第六電晶體的控制端連接至該第四電晶體的第一端。
  7. 如申請專利範圍第6項所述之電流式放大器，其中該第一阻抗包括第七電晶體，該第二阻抗包括第八電晶體。
  8. 如申請專利範圍第7項所述之電流式放大器，其中所述第五、第六、第七與第八電晶體為NMOS電晶體。
  9. 如申請專利範圍第7項所述之電流式放大器，其中所述第五、第六、第七與第八電晶體為PMOS電晶體。
  10. 如申請專利範圍第1項所述之電流式放大器，其中該輸出級的輸入端包括一第一輸入端與一第二輸入端，該輸出級的輸出端包括一第一輸出端與一第二輸出端，該輸出級包括：一第九電晶體，該第九電晶體的第一端連接至該輸出級的第一輸出端，該第九電晶體的控制端接收一第一偏壓；一第十電晶體，該第十電晶體的第一端連接至該輸出級的第二輸出端，該第十電晶體的控制端接收該第一偏壓； 一第十一電晶體，該第十一電晶體的第一端連接至該第九電晶體的第一端，該第十一電晶體的控制端連接至該輸出級的第一輸入端；以及一第十二電晶體，該第十二電晶體的第一端連接至該第十電晶體的第一端，該第十二電晶體的控制端連接至該輸出級的第二輸入端。
  11. 如申請專利範圍第10項所述之電流式放大器，其中該輸出級更包括：一第十三電晶體，該第十三電晶體的第一端連接至該輸出級的第一輸出端；一第十四電晶體，該第十四電晶體的第一端連接至該輸出級的第二輸出端；一第一開關，該第一開關選擇將該第一偏壓或一第一參考電壓傳送至該第十三電晶體與該第十四電晶體的控制端；一第十五電晶體，該第十五電晶體的第一端連接至該第十三電晶體的第一端，該第十五電晶體的控制端連接至該輸出級的第一輸入端；以及一第十六電晶體，該第十六電晶體的第一端連接至該第十四電晶體的第一端，該第十六電晶體的控制端連接至該輸出級的第二輸入端。
  12. 如申請專利範圍第11項所述之電流式放大器，其中所述第九、第十、第十三與第十四電晶體為PMOS電晶 體，而所述第十一、第十二、第十五與第十六電晶體為NMOS電晶體。
  13. 如申請專利範圍第11項所述之電流式放大器，其中所述第九、第十、第十三與第十四電晶體為NMOS電晶體，而所述第十一、第十二、第十五與第十六電晶體為PMOS電晶體。
  14. 如申請專利範圍第11項所述之電流式放大器，其中所述第九、第十、第十三與第十四電晶體的第二端連接至該第一參考電壓，而所述第十一、第十二、第十五與第十六電晶體的第二端連接至一第二參考電壓。
  15. 如申請專利範圍第1項所述之電流式放大器，其中該輸出級的輸入端包括一第一輸入端與一第二輸入端，該輸出級的輸出端包括一第一輸出端與一第二輸出端，該輸出級包括：一第九電晶體，該第九電晶體的第一端連接至該輸出級的第一輸出端，該第九電晶體的控制端接收一第一偏壓；一第十電晶體，該第十電晶體的第一端連接至該輸出級的第二輸出端，該第十電晶體的控制端接收該第一偏壓；一第十一電晶體，該第十一電晶體的控制端連接至該輸出級的第一輸入端；一第十二電晶體，該第十二電晶體的控制端連接至該輸出級的第二輸入端；一第十七電晶體，該第十七電晶體的第一端連接至該第九電晶體的第一端，該第十七電晶體的第二端連接至該 第十一電晶體的第一端，該第十七電晶體的控制端接收一第二偏壓；以及一第十八電晶體，該第十八電晶體的第一端連接至該第十電晶體的第一端，該第十八電晶體的第二端連接至該第十二電晶體的第一端，該第十八電晶體的控制端接收該第二偏壓。
  16. 如申請專利範圍第15項所述之電流式放大器，其中該輸出級更包括：一第十三電晶體，該第十三電晶體的第一端連接至該輸出級的第一輸出端；一第十四電晶體，該第十四電晶體的第一端連接至該輸出級的第二輸出端；一第一開關，該第一開關選擇將該第一偏壓或一第一參考電壓傳送至該第十三電晶體與該第十四電晶體的控制端；一第十五電晶體，該第十五電晶體的控制端連接至該輸出級的第一輸入端；一第十六電晶體，該第十六電晶體的控制端連接至該輸出級的第二輸入端；一第十九電晶體，該第十九電晶體的第一端連接至該第十三電晶體的第一端，該第十九電晶體的第二端連接至該第十五電晶體的第一端； 一第二十電晶體，該第二十電晶體的第一端連接至該第十四電晶體的第一端，該第二十電晶體的第二端連接至該第十六電晶體的第一端；以及一第二開關，該第二開關選擇將該第二偏壓或一第二參考電壓傳送至該第十九電晶體與該第二十電晶體的控制端。
  17. 如申請專利範圍第16項所述之電流式放大器，其中所述第九、第十、第十三與第十四電晶體為PMOS電晶體，而所述第十一、第十二、第十五、第十六、第十七、第十八、第十九與第二十電晶體為NMOS電晶體。
  18. 如申請專利範圍第16項所述之電流式放大器，其中所述第九、第十、第十三與第十四電晶體為NMOS電晶體，而所述第十一、第十二、第十五、第十六、第十七、第十八、第十九與第二十電晶體為PMOS電晶體。
  19. 如申請專利範圍第16項所述之電流式放大器，其中所述第九、第十、第十三與第十四電晶體的第二端連接至該第一參考電壓，而所述第十一、第十二、第十五與第十六電晶體的第二端連接至該第二參考電壓。
TW099123838A 2010-07-20 2010-07-20 電流式放大器 TWI413361B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099123838A TWI413361B (zh) 2010-07-20 2010-07-20 電流式放大器
US12/855,713 US8289080B2 (en) 2010-07-20 2010-08-13 Current-mode amplifier
US12/855,710 US20120019325A1 (en) 2010-07-20 2010-08-13 Current-mode amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099123838A TWI413361B (zh) 2010-07-20 2010-07-20 電流式放大器

Publications (2)

Publication Number Publication Date
TW201206055A TW201206055A (en) 2012-02-01
TWI413361B true TWI413361B (zh) 2013-10-21

Family

ID=45493130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123838A TWI413361B (zh) 2010-07-20 2010-07-20 電流式放大器

Country Status (2)

Country Link
US (2) US8289080B2 (zh)
TW (1) TWI413361B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427984B (zh) * 2010-07-20 2014-02-21 Ind Tech Res Inst 電流式類比基頻裝置
JP5806972B2 (ja) * 2012-04-27 2015-11-10 セイコーインスツル株式会社 出力ドライバ回路
KR20200092558A (ko) * 2019-01-25 2020-08-04 삼성전자주식회사 신호를 증폭하기 위한 전자 회로를 포함하는 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4232271A (en) * 1979-02-05 1980-11-04 National Semiconductor Corporation Instrumentation amplifier with extended common mode range
US5581212A (en) * 1993-10-18 1996-12-03 Industrial Technology Research Institute Fully differential CMOS transconductance-transimpedance wide-band amplifier
US5900779A (en) * 1996-06-13 1999-05-04 Vtc, Inc. Differential transimpedance amplifier
US20070159247A1 (en) * 2006-01-09 2007-07-12 Samsung Electronics Co., Ltd. CMOS amplifier of filter for ultra wideband application and method of the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670850B1 (en) 2002-06-13 2003-12-30 Linear Technology Corp. Ultra-wideband constant gain CMOS amplifier
US7409198B2 (en) 2005-08-30 2008-08-05 Freescale Semiconductor, Inc. Wideband variable gain amplifier in an ultra wideband receiver
US7504889B2 (en) * 2006-09-27 2009-03-17 Finisar Corporaton Circuit for providing a signal boost
US7728667B2 (en) * 2007-08-31 2010-06-01 Yokogawa Electric Corporation Differential amplifier
TWI355829B (en) 2007-12-26 2012-01-01 Ind Tech Res Inst Circuit and method for calibrating direct current

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4232271A (en) * 1979-02-05 1980-11-04 National Semiconductor Corporation Instrumentation amplifier with extended common mode range
US5581212A (en) * 1993-10-18 1996-12-03 Industrial Technology Research Institute Fully differential CMOS transconductance-transimpedance wide-band amplifier
US5900779A (en) * 1996-06-13 1999-05-04 Vtc, Inc. Differential transimpedance amplifier
US20070159247A1 (en) * 2006-01-09 2007-07-12 Samsung Electronics Co., Ltd. CMOS amplifier of filter for ultra wideband application and method of the same

Also Published As

Publication number Publication date
TW201206055A (en) 2012-02-01
US20120019325A1 (en) 2012-01-26
US8289080B2 (en) 2012-10-16
US20120019323A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
EP3104523B1 (en) Wideband highly-linear low output impedance d2s buffer circuit
JP5355366B2 (ja) 差動増幅回路および無線受信機
US7737783B2 (en) Differential amplifier
US7812641B2 (en) Wireline transmission circuit
TWI427984B (zh) 電流式類比基頻裝置
TWI487262B (zh) 電壓／電流轉換電路
TWI548205B (zh) Balanced upscale mixer
JP5239451B2 (ja) 差動単相変換回路
US20110133837A1 (en) Variable gain amplifier
CN104124923B (zh) 一种低噪声混频器电路
US20190068148A1 (en) Amplifier circuit and filter
TWI413361B (zh) 電流式放大器
CN108494368B (zh) 一种无源混频器
US9391563B2 (en) Current controlled transconducting inverting amplifiers
JP5433614B2 (ja) 半導体集積回路および受信装置
Kawai et al. A temperature variation tolerant 60 GHz low noise amplifier with current compensated bias circuit
KR20130068126A (ko) 정류기, 이를 이용한 수신 신호 강도 표시기 및 수신기
KR101552896B1 (ko) 광대역 증폭기
KR20110038327A (ko) 피드백 구조를 갖는 광대역 능동 회로
JP5139963B2 (ja) 差動増幅器
JP5205403B2 (ja) 半導体集積回路装置
JP2014225852A (ja) アクティブバラン回路
Zhu et al. A Compact High-Performance Programmable-Gain Analog Front End for HomePlug AV2 Communication in 0.18-$\mu\text {m} $ CMOS
CN115913263B (zh) 一种无线接收机结构
CN111293984B (zh) 混频模组

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees