JPH05343967A - 保護回路 - Google Patents
保護回路Info
- Publication number
- JPH05343967A JPH05343967A JP14930792A JP14930792A JPH05343967A JP H05343967 A JPH05343967 A JP H05343967A JP 14930792 A JP14930792 A JP 14930792A JP 14930792 A JP14930792 A JP 14930792A JP H05343967 A JPH05343967 A JP H05343967A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- circuit
- short
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 本発明は、トランジスタの過電流に起因する
損傷を防止するための保護回路に関し、負荷が短絡状態
になったときでも、熱破壊等の支障を来さない程度の電
流をトランジスタに流し続け、負荷の短絡状態が解消し
たときに速やかに本来のスイッチング動作に移れること
が可能となる保護回路を提供することを目的とする。 【構成】 負荷２をスイッチングするトランジスタ１
と、このトランジスタのコレクタ・エミッタ間電圧と予
め定められた参照電圧Ｖref とを比較するコンパレータ
４と、このコンパレータ４の出力に基づいて前記負荷２
が短絡状態となったときに前記トランジスタ１が熱破壊
しない程度のほぼ一定のコレクタ電流を前記トランジス
タに流すよう制御回路１０の制御信号により電子スイッ
チ５及び電子スイッチ８の状態を選択し、その結果、前
記トランジスタ１とトランジスタ７との協同でカーレン
トミラー回路が構成されて保護回路が形成される。
損傷を防止するための保護回路に関し、負荷が短絡状態
になったときでも、熱破壊等の支障を来さない程度の電
流をトランジスタに流し続け、負荷の短絡状態が解消し
たときに速やかに本来のスイッチング動作に移れること
が可能となる保護回路を提供することを目的とする。 【構成】 負荷２をスイッチングするトランジスタ１
と、このトランジスタのコレクタ・エミッタ間電圧と予
め定められた参照電圧Ｖref とを比較するコンパレータ
４と、このコンパレータ４の出力に基づいて前記負荷２
が短絡状態となったときに前記トランジスタ１が熱破壊
しない程度のほぼ一定のコレクタ電流を前記トランジス
タに流すよう制御回路１０の制御信号により電子スイッ
チ５及び電子スイッチ８の状態を選択し、その結果、前
記トランジスタ１とトランジスタ７との協同でカーレン
トミラー回路が構成されて保護回路が形成される。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ、例えば、
パワートランジスタの過電流に起因する損傷を防止する
ための保護回路に関する。
パワートランジスタの過電流に起因する損傷を防止する
ための保護回路に関する。
【０００２】
【従来の技術】トランジスタのスイッチング回路では、
トランジスタがオン状態になっているときにはベース電
流がベースに供給されているため、このような状況のも
とで、負荷が何らかの原因で短絡状態になると、そのト
ランジスタのコレクタ・エミッタ間電圧が高くなり、そ
のベース電流に相応した大きなコレクタ電流が前記トラ
ンジスタに流れる。このとき、前記トランジスタでの消
費電力はコレクタ・エミッタ間電圧とコレクタ電流との
積で求まる電力であり、前記トランジスタは熱破壊され
るおそれがある。そのため、負荷のショート時にトラン
ジスタを熱破壊から保護する必要がある。
トランジスタがオン状態になっているときにはベース電
流がベースに供給されているため、このような状況のも
とで、負荷が何らかの原因で短絡状態になると、そのト
ランジスタのコレクタ・エミッタ間電圧が高くなり、そ
のベース電流に相応した大きなコレクタ電流が前記トラ
ンジスタに流れる。このとき、前記トランジスタでの消
費電力はコレクタ・エミッタ間電圧とコレクタ電流との
積で求まる電力であり、前記トランジスタは熱破壊され
るおそれがある。そのため、負荷のショート時にトラン
ジスタを熱破壊から保護する必要がある。
【０００３】それで、従来からトランジスタのスイッチ
ング回路では、負荷が短絡状態になった場合、トランジ
タをオフさせてトランジタが熱破壊されないようにする
ために、保護回路が付設されることが多い。
ング回路では、負荷が短絡状態になった場合、トランジ
タをオフさせてトランジタが熱破壊されないようにする
ために、保護回路が付設されることが多い。
【０００４】一方、例えば、電気自動車のモータを制御
する場合には、スイッチング用のトランジスタを完全に
オフさせると、特別な配慮を払わない限り、再度オンさ
せるときの応答性が鈍くなったり、電気自動車の走行時
に衝撃があると云った理由から、負荷が短絡状態である
ときにはトランジスタを完全にオフさせるのではなく、
熱破壊等の支障を来さない程度の電流を流し続けるよう
にするスイッチング回路の実現が要望されている。
する場合には、スイッチング用のトランジスタを完全に
オフさせると、特別な配慮を払わない限り、再度オンさ
せるときの応答性が鈍くなったり、電気自動車の走行時
に衝撃があると云った理由から、負荷が短絡状態である
ときにはトランジスタを完全にオフさせるのではなく、
熱破壊等の支障を来さない程度の電流を流し続けるよう
にするスイッチング回路の実現が要望されている。
【０００５】図３は保護回路を含む従来のスイッチング
回路の概略構成を示す回路構成図である。同図におい
て、トランジスタはインダクティブ負荷をスイッチング
できるよう構成されており、トランジスタのコレクタ・
エミッタ間電圧と基準電圧Ｖref とはコンパレータで比
較されている。このコンパレータの出力は制御回路に入
力しており、この制御回路の出力によって前記トランジ
スタのベースに接続されるスイッチが制御されるように
なっている。なお、前記トランジスタのベースにはベー
ス電流源から前記トランジスタが飽和可能なベース電流
が供給され、前記インダクティブ負荷には並列に回生用
のダイオードが接続されている。
回路の概略構成を示す回路構成図である。同図におい
て、トランジスタはインダクティブ負荷をスイッチング
できるよう構成されており、トランジスタのコレクタ・
エミッタ間電圧と基準電圧Ｖref とはコンパレータで比
較されている。このコンパレータの出力は制御回路に入
力しており、この制御回路の出力によって前記トランジ
スタのベースに接続されるスイッチが制御されるように
なっている。なお、前記トランジスタのベースにはベー
ス電流源から前記トランジスタが飽和可能なベース電流
が供給され、前記インダクティブ負荷には並列に回生用
のダイオードが接続されている。
【０００６】この回路において、前記トランジスタがオ
ンしているときに、前記インダクティブ負荷が何らかの
原因で短絡状態になると、前記トランジスタのコレクタ
・エミッタ間電圧が前記基準電圧Ｖref よりも高くな
る。それに伴い前記トランジスタのベースに接続されて
いるスイッチが閉成されて、前記トランジスタがオフす
る。
ンしているときに、前記インダクティブ負荷が何らかの
原因で短絡状態になると、前記トランジスタのコレクタ
・エミッタ間電圧が前記基準電圧Ｖref よりも高くな
る。それに伴い前記トランジスタのベースに接続されて
いるスイッチが閉成されて、前記トランジスタがオフす
る。
【０００７】
【発明が解決しようとする課題】しかしながら、図３に
示すスイッチング回路に採用されている保護回路は、負
荷が短絡状態になってトランジスタをオフさせたとき
に、コレクタ電流は完全に流されない状態であるので、
負荷の応答性を向上させ得るよう負荷が短絡状態である
ときに、破壊等の支障を来さない程度の電流をトランジ
スタに流し続けるようにするには不向きである。
示すスイッチング回路に採用されている保護回路は、負
荷が短絡状態になってトランジスタをオフさせたとき
に、コレクタ電流は完全に流されない状態であるので、
負荷の応答性を向上させ得るよう負荷が短絡状態である
ときに、破壊等の支障を来さない程度の電流をトランジ
スタに流し続けるようにするには不向きである。
【０００８】そこで、本発明は、負荷が短絡状態になっ
たときでも、破壊等の支障を来さない程度の電流をトラ
ンジスタに流し続け、負荷の短絡状態が解消したときに
速やかに本来のスイッチング動作に移れることが可能と
なる保護回路を提供することを目的とする。
たときでも、破壊等の支障を来さない程度の電流をトラ
ンジスタに流し続け、負荷の短絡状態が解消したときに
速やかに本来のスイッチング動作に移れることが可能と
なる保護回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、負荷電流をス
イッチングするトランジスタと該トランジスタのコレク
タ・エミッタ間電圧と予め定められた参照電圧とを比較
する電圧比較手段と該電圧比較手段の出力に基づいて前
記負荷が短絡状態となったときに前記負荷が非短絡状態
にあったときのコレクタ電流よりも小さいコレクタ電流
を前記トランジスタに流すよう制御する電流制限手段と
を具備する保護回路を構成する。
イッチングするトランジスタと該トランジスタのコレク
タ・エミッタ間電圧と予め定められた参照電圧とを比較
する電圧比較手段と該電圧比較手段の出力に基づいて前
記負荷が短絡状態となったときに前記負荷が非短絡状態
にあったときのコレクタ電流よりも小さいコレクタ電流
を前記トランジスタに流すよう制御する電流制限手段と
を具備する保護回路を構成する。
【００１０】
【作用】トランジスタのコレクタ・エミッタ間電圧と予
め定められた参照電圧とは電圧比較手段により比較され
ており、前記トランジスタがオン状態になっているとき
に、負荷が短絡状態になると、前記参照電圧よりも前記
トランジスタのコレクタ・エミッタ間電圧の方が高くな
る。その結果、前記トランジスタのベースへスイッチン
グ動作時の電流供給状態から電流制限手段による電流供
給状態に変更され、前記トランジスタは熱破壊等の支障
を来さない程度のコレクタ電流を流した状態に維持され
る。そして、前記負荷の短絡状態が解消すると速やかに
元のスイッチング動作に復帰する。
め定められた参照電圧とは電圧比較手段により比較され
ており、前記トランジスタがオン状態になっているとき
に、負荷が短絡状態になると、前記参照電圧よりも前記
トランジスタのコレクタ・エミッタ間電圧の方が高くな
る。その結果、前記トランジスタのベースへスイッチン
グ動作時の電流供給状態から電流制限手段による電流供
給状態に変更され、前記トランジスタは熱破壊等の支障
を来さない程度のコレクタ電流を流した状態に維持され
る。そして、前記負荷の短絡状態が解消すると速やかに
元のスイッチング動作に復帰する。
【００１１】
【実施例】以下、図面を参照しながら本発明の一実施例
について詳細に説明する。図１は本発明の保護回路をを
含むインダクティブ負荷（例えば、モータであるが、以
下、単に負荷という）をスイッチングするスイッチング
回路の概略構成を示す回路構成図である。同図におい
て、負荷をスイッチングするトランジスタ１のコレクタ
は負荷２と回生用のダイオード３を介してプラス電源ラ
インＶccに接続されると共にコンパレータ４の反転入力
端子に接続されている。また、前記トランジスタ１のベ
ースは電子スイッチ５とベース電流源６を介して前記プ
ラス電源ラインＶccに接続されている。更に、前記トラ
ンジスタ１のベースはトランジスタ７のベース及びコレ
クタに接続すると共に電子スイッチ８を介してグランド
に接続されている。そして、トランジスタ７のエミッタ
はグランドに接続されている。
について詳細に説明する。図１は本発明の保護回路をを
含むインダクティブ負荷（例えば、モータであるが、以
下、単に負荷という）をスイッチングするスイッチング
回路の概略構成を示す回路構成図である。同図におい
て、負荷をスイッチングするトランジスタ１のコレクタ
は負荷２と回生用のダイオード３を介してプラス電源ラ
インＶccに接続されると共にコンパレータ４の反転入力
端子に接続されている。また、前記トランジスタ１のベ
ースは電子スイッチ５とベース電流源６を介して前記プ
ラス電源ラインＶccに接続されている。更に、前記トラ
ンジスタ１のベースはトランジスタ７のベース及びコレ
クタに接続すると共に電子スイッチ８を介してグランド
に接続されている。そして、トランジスタ７のエミッタ
はグランドに接続されている。
【００１２】前記トランジスタ７のコレクタは抵抗９を
介して前記電源ラインＶccに接続されており、前記トラ
ンジスタ７のエミッタはグランドに接続されている。前
記コンパレータ４の非反転入力端子とグランド間には参
照電圧Ｖref を得るための電圧源を接続しており、前記
コンパレータ４の出力は制御回路１０に入力している。
また、この制御回路１０には前記電子スイッチ５と前記
電子スイッチ８を制御する制御出力があり、それぞれは
前記電子スイッチ５と前記電子スイッチ８の制御信号入
力端子に入力している。なお、前記制御回路１０の入力
端子１１は前記トランジスタ１を駆動するパルス信号を
入力する端子である。また、図１に示す回路構成は負荷
２を除き、全体をＩＣ化して一つのパッケージ内に収納
して半導体装置を形成することができる。そして、トラ
ンジスタはＰＮＰトランジスタより構成することもでき
る。
介して前記電源ラインＶccに接続されており、前記トラ
ンジスタ７のエミッタはグランドに接続されている。前
記コンパレータ４の非反転入力端子とグランド間には参
照電圧Ｖref を得るための電圧源を接続しており、前記
コンパレータ４の出力は制御回路１０に入力している。
また、この制御回路１０には前記電子スイッチ５と前記
電子スイッチ８を制御する制御出力があり、それぞれは
前記電子スイッチ５と前記電子スイッチ８の制御信号入
力端子に入力している。なお、前記制御回路１０の入力
端子１１は前記トランジスタ１を駆動するパルス信号を
入力する端子である。また、図１に示す回路構成は負荷
２を除き、全体をＩＣ化して一つのパッケージ内に収納
して半導体装置を形成することができる。そして、トラ
ンジスタはＰＮＰトランジスタより構成することもでき
る。
【００１３】而して、前記トランジスタ１にスイッチン
グ動作を行わせる際には、前記電子スイッチ５をオンと
し、前記入力端子１１へ入力する入力パルス信号に対応
する前記制御回路１０の出力によって前記電子スイッチ
８をオン、オフする。即ち、前記電子スイッチ５がオン
の状態で前記電子スイッチ８がオンのとき前記トランジ
スタ１はオフとなり、逆に、前記電子スイッチ８がオフ
のとき前記トランジスタ１はオンとなる。このように、
通常時は前記入力パルス信号の変化に追随して前記メイ
ントランジスタ１はスイッチング動作を行う。
グ動作を行わせる際には、前記電子スイッチ５をオンと
し、前記入力端子１１へ入力する入力パルス信号に対応
する前記制御回路１０の出力によって前記電子スイッチ
８をオン、オフする。即ち、前記電子スイッチ５がオン
の状態で前記電子スイッチ８がオンのとき前記トランジ
スタ１はオフとなり、逆に、前記電子スイッチ８がオフ
のとき前記トランジスタ１はオンとなる。このように、
通常時は前記入力パルス信号の変化に追随して前記メイ
ントランジスタ１はスイッチング動作を行う。
【００１４】何らかの原因で前記負荷２が短絡状態にな
ると前記トランジスタ１のコレクタ・エミッタ間電圧Ｖ
ceが高くなる。そのため、前記コンパレータ４の反転入
力端子への印加電圧が前記参照電圧Ｖref よりも高くな
り、前記コンパレータ４の出力状態が逆転する。それに
伴い、前記制御回路１０は前記電子スイッチ８と前記電
子スイッチ５を共にオフさせるよう制御する。その結
果、前記トランジスタ１は前記トランジスタ７との協同
によりカーレントミラー回路が構成され、前記トランジ
スタ１のベースには前記抵抗９の抵抗値で定まる一定電
流が流されるようになる。即ち、この回路構成は前記負
荷２の短絡状態における前記トランジスタ１のコレクタ
電流を制限する電流制限手段として機能する。前記負荷
２の短絡状態が解消すると前記コンパレータ４の出力状
態が元に戻され、通常のスイッチング動作に戻る。な
お、前記電子スイッチ５と前記電子スイッチ８は図にお
いてはリレーの接点の如く示しているが、実際にはトラ
ンジスタやＦＥＴその他の半導体スイッチング素子で構
成される。
ると前記トランジスタ１のコレクタ・エミッタ間電圧Ｖ
ceが高くなる。そのため、前記コンパレータ４の反転入
力端子への印加電圧が前記参照電圧Ｖref よりも高くな
り、前記コンパレータ４の出力状態が逆転する。それに
伴い、前記制御回路１０は前記電子スイッチ８と前記電
子スイッチ５を共にオフさせるよう制御する。その結
果、前記トランジスタ１は前記トランジスタ７との協同
によりカーレントミラー回路が構成され、前記トランジ
スタ１のベースには前記抵抗９の抵抗値で定まる一定電
流が流されるようになる。即ち、この回路構成は前記負
荷２の短絡状態における前記トランジスタ１のコレクタ
電流を制限する電流制限手段として機能する。前記負荷
２の短絡状態が解消すると前記コンパレータ４の出力状
態が元に戻され、通常のスイッチング動作に戻る。な
お、前記電子スイッチ５と前記電子スイッチ８は図にお
いてはリレーの接点の如く示しているが、実際にはトラ
ンジスタやＦＥＴその他の半導体スイッチング素子で構
成される。
【００１５】図２はスイッチング動作時に負荷２が短絡
状態になったときとのコレクタ電流対コレクタ・エミッ
タ間電圧と負荷２が短絡状態の下でコレクタ電流が制限
されたときのコレクタ電流対コレクタ・エミッタ間電圧
の関係を示す変移特性曲線図である。同図において、曲
線αは前記ベース電流源６からベース電流が供給された
状態での変移特性であり、曲線βは電流制限手段により
決定されたベース電流が供給された状態での変移特性で
ある。
状態になったときとのコレクタ電流対コレクタ・エミッ
タ間電圧と負荷２が短絡状態の下でコレクタ電流が制限
されたときのコレクタ電流対コレクタ・エミッタ間電圧
の関係を示す変移特性曲線図である。同図において、曲
線αは前記ベース電流源６からベース電流が供給された
状態での変移特性であり、曲線βは電流制限手段により
決定されたベース電流が供給された状態での変移特性で
ある。
【００１６】
【発明の効果】以上、詳細に説明したように本発明によ
れば、負荷が短絡状態になったときでも、熱破壊等の支
障を来さない程度の電流をトランジスタに流し続けるよ
うにしたので、負荷の短絡状態が解消したときに速やか
にスイッチング動作に移れることが可能となり、電気自
動車のモータ制御に適用した場合には、負荷への電流を
遮断してしまう場合に比べ、その変化に伴い受けること
のある衝撃を緩和させることができる。
れば、負荷が短絡状態になったときでも、熱破壊等の支
障を来さない程度の電流をトランジスタに流し続けるよ
うにしたので、負荷の短絡状態が解消したときに速やか
にスイッチング動作に移れることが可能となり、電気自
動車のモータ制御に適用した場合には、負荷への電流を
遮断してしまう場合に比べ、その変化に伴い受けること
のある衝撃を緩和させることができる。
【図１】本発明の保護回路を含む負荷をスイッチングす
るスイッチング回路の概略構成を示す回路構成図であ
る。
るスイッチング回路の概略構成を示す回路構成図であ
る。
【図２】スイッチング動作時に負荷が短絡状態になった
とき（保護回路がない場合）のコレクタ電流対コレクタ
・エミッタ間電圧と、負荷が短絡状態の下でコレクタ電
流が制限されたときのコレクタ電流対コレクタ・エミッ
タ間電圧の関係を示す変移特性曲線図である。
とき（保護回路がない場合）のコレクタ電流対コレクタ
・エミッタ間電圧と、負荷が短絡状態の下でコレクタ電
流が制限されたときのコレクタ電流対コレクタ・エミッ
タ間電圧の関係を示す変移特性曲線図である。
【図３】保護回路を含む従来のスイッチング回路の概略
構成を示す回路構成図である。
構成を示す回路構成図である。
１ トランジスタ ２ 負荷 ４ コンパレータ ５ 電子スイッチ ６ ベース電流源 ７ トランジスタ ８ 電子スイッチ ９ 抵抗 １０ 制御回路
Claims (1)
- 【請求項１】 負荷電流をスイッチングするトランジス
タと該トランジスタのコレクタ・エミッタ間電圧と予め
定められた参照電圧とを比較する電圧比較手段と該電圧
比較手段の出力に基づいて前記負荷が短絡状態となった
ときに前記トランジスタが破壊しない程度のコレクタ電
流を前記トランジスタに流すよう制御する電流制限手段
とを具備することを特徴とする保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14930792A JPH05343967A (ja) | 1992-06-09 | 1992-06-09 | 保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14930792A JPH05343967A (ja) | 1992-06-09 | 1992-06-09 | 保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343967A true JPH05343967A (ja) | 1993-12-24 |
Family
ID=15472274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14930792A Withdrawn JPH05343967A (ja) | 1992-06-09 | 1992-06-09 | 保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343967A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2384632A (en) * | 2002-01-25 | 2003-07-30 | Zetex Plc | A power MOSFET with integrated short-circuit protection |
| WO2013161483A1 (ja) * | 2012-04-27 | 2013-10-31 | セイコーインスツル株式会社 | 出力ドライバ回路 |
| JP2020144089A (ja) * | 2019-03-08 | 2020-09-10 | 新日本無線株式会社 | 異常検出回路 |
-
1992
- 1992-06-09 JP JP14930792A patent/JPH05343967A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2384632A (en) * | 2002-01-25 | 2003-07-30 | Zetex Plc | A power MOSFET with integrated short-circuit protection |
| US6778366B2 (en) | 2002-01-25 | 2004-08-17 | Zetex Plc | Current limiting protection circuit |
| GB2384632B (en) * | 2002-01-25 | 2005-11-16 | Zetex Plc | Current limiting protection circuit |
| WO2013161483A1 (ja) * | 2012-04-27 | 2013-10-31 | セイコーインスツル株式会社 | 出力ドライバ回路 |
| CN104247267A (zh) * | 2012-04-27 | 2014-12-24 | 精工电子有限公司 | 输出驱动器电路 |
| JP2020144089A (ja) * | 2019-03-08 | 2020-09-10 | 新日本無線株式会社 | 異常検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0373694B1 (en) | Diagnostic circuit for units providing current control and protection against excessive heat dissipation for semiconductor power devices | |
| US3819986A (en) | Excess voltage protecting circuit | |
| JP2000060191A (ja) | 発電機の励磁巻線の蓄積された磁気エネルギ低減のための回路装置 | |
| US5173848A (en) | Motor controller with bi-modal turnoff circuits | |
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| JPH05343967A (ja) | 保護回路 | |
| JP3095102B2 (ja) | 突入電流防止回路 | |
| JPH08279736A (ja) | 電子スイッチ用制御回路及びこれを適用する電子スイッチ | |
| JPS6040219B2 (ja) | 集積回路 | |
| JPH10107605A (ja) | トランジスタの過電流保護回路 | |
| JP3475643B2 (ja) | 降圧チョッパ回路による過電圧防止方法 | |
| JP2004248452A (ja) | 過電流保護回路 | |
| KR900009468Y1 (ko) | 과부하시 전원 차단회로 | |
| KR930001255Y1 (ko) | 과전류 검출 및 보호회로 | |
| JPH11299223A (ja) | スイッチング電源装置 | |
| JPH06331203A (ja) | 負荷駆動回路 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPS6331413Y2 (ja) | ||
| JPS6245475Y2 (ja) | ||
| JPH06283986A (ja) | パワートランジスタ保護回路 | |
| KR100244850B1 (ko) | 과전류 제어장치 | |
| KR930000600B1 (ko) | IC 보호용 과열방지(Thermal Shut-Down : TSD)회로 | |
| KR200178094Y1 (ko) | 서지 진압으로부터의 파워 트랜지스터 보호 장치 | |
| JPH042503Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |