JP3094653B2 - 過電流防止回路 - Google Patents
過電流防止回路Info
- Publication number
- JP3094653B2 JP3094653B2 JP04124685A JP12468592A JP3094653B2 JP 3094653 B2 JP3094653 B2 JP 3094653B2 JP 04124685 A JP04124685 A JP 04124685A JP 12468592 A JP12468592 A JP 12468592A JP 3094653 B2 JP3094653 B2 JP 3094653B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current
- reference voltage
- main transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明はメイントランジスタ、例
えば、パワートランジスタの過電流に起因する損傷を防
止するため前記メイントランジスタの臨界許容電流を確
実に検出できるようにした過電流防止回路に関する。
えば、パワートランジスタの過電流に起因する損傷を防
止するため前記メイントランジスタの臨界許容電流を確
実に検出できるようにした過電流防止回路に関する。
【０００２】
【従来の技術】一般にトランジスタのコレクタからエミ
ッタに流れる電流を検出する場合、図５に示すようにト
ランジスタのエミッタと電源の共通電極（グランド）間
に抵抗Ｒを接続し、この抵抗Ｒの両端に生じる電圧降下
（ＲＩc ）に基づいてトランジスタに流れる電流（Ｉ
ｃ）が検出される。なお、Ｉｃは一般にコレクタ電流で
あり、正確にはエミッタ電流の方がコレクタ電流よりも
若干大きいがベース電流Ｉb はＩｃ≫Ｉb であるので、
トランジスタに流れる電流をＩｃとして扱うことができ
る。
ッタに流れる電流を検出する場合、図５に示すようにト
ランジスタのエミッタと電源の共通電極（グランド）間
に抵抗Ｒを接続し、この抵抗Ｒの両端に生じる電圧降下
（ＲＩc ）に基づいてトランジスタに流れる電流（Ｉ
ｃ）が検出される。なお、Ｉｃは一般にコレクタ電流で
あり、正確にはエミッタ電流の方がコレクタ電流よりも
若干大きいがベース電流Ｉb はＩｃ≫Ｉb であるので、
トランジスタに流れる電流をＩｃとして扱うことができ
る。
【０００３】また、図６に示すように、トランジスタの
コレクタ電流（Ｉc ）が増加するにつれてコレクタ・エ
ミッタ間電圧Ｖceが増加することに着目し、この電圧Ｖ
ceと或る基準電圧Ｖref とをコンパレータで比較し、コ
レクタ・エミッタ間電圧Ｖceが前記基準電圧Ｖref を超
えたときのコンパレータの出力状態の変化に基づいてト
ランジスタに流れる臨界許容電流を検出するようにした
トランジスタの過電流防止回路が知られている。
コレクタ電流（Ｉc ）が増加するにつれてコレクタ・エ
ミッタ間電圧Ｖceが増加することに着目し、この電圧Ｖ
ceと或る基準電圧Ｖref とをコンパレータで比較し、コ
レクタ・エミッタ間電圧Ｖceが前記基準電圧Ｖref を超
えたときのコンパレータの出力状態の変化に基づいてト
ランジスタに流れる臨界許容電流を検出するようにした
トランジスタの過電流防止回路が知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、図５に
示すものでは、大電流を扱う場合に、前記抵抗Ｒとして
耐電力の大きい抵抗が必要となり、また、負荷の両端に
印加される電圧が前記抵抗Ｒの両端に生ずる電圧の分だ
け差し引かれて低くなってしまうという欠点がある。
示すものでは、大電流を扱う場合に、前記抵抗Ｒとして
耐電力の大きい抵抗が必要となり、また、負荷の両端に
印加される電圧が前記抵抗Ｒの両端に生ずる電圧の分だ
け差し引かれて低くなってしまうという欠点がある。
【０００５】また、こうした欠点を除くために考え出さ
れた図６に示す回路にあってはコレクタ電流に対するコ
レクタ・エミッタ間電圧の変移特性（Ｉc −Ｖce特性）
が温度の影響等により変わってしまい、この変化が検出
結果に直接影響するため、正確な電流検出ができないと
いった問題があった。
れた図６に示す回路にあってはコレクタ電流に対するコ
レクタ・エミッタ間電圧の変移特性（Ｉc −Ｖce特性）
が温度の影響等により変わってしまい、この変化が検出
結果に直接影響するため、正確な電流検出ができないと
いった問題があった。
【０００６】そこで、本発明は前記従来の問題点を考慮
して、負荷への印加電圧を低下させる原因となる電圧降
下が生ずることなく、且つ、温度変化の影響を殆ど受け
ることなく確実にトランジスタの過電流を防止すること
ができる過電流防止回路を得ることを目的とする。
して、負荷への印加電圧を低下させる原因となる電圧降
下が生ずることなく、且つ、温度変化の影響を殆ど受け
ることなく確実にトランジスタの過電流を防止すること
ができる過電流防止回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、メイントラン
ジスタの動作特性にほぼ相似な動作特性を有する基準電
圧設定用トランジスタを内蔵する半導体装置を備え、前
記メイントランジスタのコレクタ・エミッタ間電圧と前
記基準電圧設定用トランジスタのコレクタ・エミッタ間
電圧とを比較する比較手段を設け、該比較手段の出力に
基づいて前記メイントランジスタを制御できるように過
電流防止回路を構成する。
ジスタの動作特性にほぼ相似な動作特性を有する基準電
圧設定用トランジスタを内蔵する半導体装置を備え、前
記メイントランジスタのコレクタ・エミッタ間電圧と前
記基準電圧設定用トランジスタのコレクタ・エミッタ間
電圧とを比較する比較手段を設け、該比較手段の出力に
基づいて前記メイントランジスタを制御できるように過
電流防止回路を構成する。
【０００８】
【作用】本発明の過電流防止回路は、基準電圧設定用ト
ランジスタのコレクタ・エミッタ間電圧と前記メイント
ランジスタのコレクタ・エミッタ間電圧とを比較するこ
とで、負荷へ供給する電圧を低下させる原因となる電圧
降下を生じさせずに、メイントランジスタを過電流から
保護できる。また、基準電圧設定用トランジスタをメイ
ントランジスタと同一の半導体装置に形成した場合、基
準電圧設定用トランジスタの温度の変化に対する特性の
変化はメイントランジスタの温度の変化に対する特性の
変化と同一の傾向で変化する。そのため、予め定められ
ている両トランジスタの規模の比に対応する電流に対
し、両トランジスタのコレクタ・エミッタ間電圧が広い
温度範囲にわたってほぼ一定に保たれる。従って、温度
変化の影響を殆ど受けることなく確実に所定の大きさの
電流を検出できる。
ランジスタのコレクタ・エミッタ間電圧と前記メイント
ランジスタのコレクタ・エミッタ間電圧とを比較するこ
とで、負荷へ供給する電圧を低下させる原因となる電圧
降下を生じさせずに、メイントランジスタを過電流から
保護できる。また、基準電圧設定用トランジスタをメイ
ントランジスタと同一の半導体装置に形成した場合、基
準電圧設定用トランジスタの温度の変化に対する特性の
変化はメイントランジスタの温度の変化に対する特性の
変化と同一の傾向で変化する。そのため、予め定められ
ている両トランジスタの規模の比に対応する電流に対
し、両トランジスタのコレクタ・エミッタ間電圧が広い
温度範囲にわたってほぼ一定に保たれる。従って、温度
変化の影響を殆ど受けることなく確実に所定の大きさの
電流を検出できる。
【０００９】
【実施例】以下、図面を参照しながら本発明の一実施例
について詳細に説明する。図１は本発明の過電流防止回
路を含むインダクティブ負荷（例えば、モータ）をスイ
ッチングするスイッチング回路の概略構成を示す回路構
成図である。同図において、メイントランジスタ１のコ
レクタはインダクティブ負荷２と回生用のダイオード３
を介してプラス電源ラインＶｃｃに接続されると共にコ
ンパレータ４の非反転入力端子に接続されている。ま
た、メイントランジスタ１のベースはベース電流源５を
介して前記プラス電源ラインＶｃｃに接続され、且つ、
制御回路６の出力を入力している。また、前記メイント
ランジスタ１のエミッタはグランドに接続されている。
について詳細に説明する。図１は本発明の過電流防止回
路を含むインダクティブ負荷（例えば、モータ）をスイ
ッチングするスイッチング回路の概略構成を示す回路構
成図である。同図において、メイントランジスタ１のコ
レクタはインダクティブ負荷２と回生用のダイオード３
を介してプラス電源ラインＶｃｃに接続されると共にコ
ンパレータ４の非反転入力端子に接続されている。ま
た、メイントランジスタ１のベースはベース電流源５を
介して前記プラス電源ラインＶｃｃに接続され、且つ、
制御回路６の出力を入力している。また、前記メイント
ランジスタ１のエミッタはグランドに接続されている。
【００１０】前記コンパレータ４の反転入力端子は基準
電圧設定用トランジスタ７のコレクタに接続しており、
このコレクタはコレクタ電流源８を介して前記プラス電
源ラインＶｃｃに接続されている。前記基準電圧設定用
トランジスタ７のベースはベース電流源９を介して前記
プラス電源ラインＶｃｃに接続されており、前記基準電
圧設定用トランジスタ７のエミッタはグランドに接続さ
れている。そして、前記コンパレータ４の出力は前記制
御回路６へ入力している。なお、入力端子１０は前記メ
イントランジスタ１を駆動するパルス信号を入力する端
子である。
電圧設定用トランジスタ７のコレクタに接続しており、
このコレクタはコレクタ電流源８を介して前記プラス電
源ラインＶｃｃに接続されている。前記基準電圧設定用
トランジスタ７のベースはベース電流源９を介して前記
プラス電源ラインＶｃｃに接続されており、前記基準電
圧設定用トランジスタ７のエミッタはグランドに接続さ
れている。そして、前記コンパレータ４の出力は前記制
御回路６へ入力している。なお、入力端子１０は前記メ
イントランジスタ１を駆動するパルス信号を入力する端
子である。
【００１１】図示を省略しているが、前記基準電圧設定
用トランジスタ７は前記メイントランジスタ１と同一の
半導体チップ内に形成され、双方の電気的特性が相似と
なるように作られている。即ち、前記メイントランジス
タ１のエミッタの面積を１とすると、前記基準電圧設定
用トランジスタ７のエミッタの面積は１／Ｎに形成され
る。そのため、前記メイントランジスタ１と前記基準電
圧設定用トランジスタ７のベース電流比をＮＩb ：Ｉb
（Ｉb は前記基準電圧設定用トランジスタ７のベース電
流である）に設定すると、前記メイントランジスタ１に
前記基準電圧設定用トランジスタ７のコレクタ電流Ｉc
のＮ倍のコレクタ電流ＮＩc を流したときに両トランジ
スタのコレクタ・エミッタ間電圧が等しくなる。即ち、
図２(a)、(b) に示す如くＶce1 となる。なお、図２(a)
、(b) において、縦軸は前記メイントランジスタ１と
前記基準電圧設定用トランジスタ７のコレクタ電流であ
り、横軸は前記メイントランジスタ１と前記基準電圧設
定用トランジスタ７のコレクタ・エミッタ間電圧を表し
ている。そして、図２(b) の縦軸の尺度は図２(a)の縦
軸の尺度の１／Ｎに縮尺してある。また、前記制御回路
６は、例えば、フォトカプラ、ダイオード及び抵抗を用
いて図３に示すような回路に構成することができる。
用トランジスタ７は前記メイントランジスタ１と同一の
半導体チップ内に形成され、双方の電気的特性が相似と
なるように作られている。即ち、前記メイントランジス
タ１のエミッタの面積を１とすると、前記基準電圧設定
用トランジスタ７のエミッタの面積は１／Ｎに形成され
る。そのため、前記メイントランジスタ１と前記基準電
圧設定用トランジスタ７のベース電流比をＮＩb ：Ｉb
（Ｉb は前記基準電圧設定用トランジスタ７のベース電
流である）に設定すると、前記メイントランジスタ１に
前記基準電圧設定用トランジスタ７のコレクタ電流Ｉc
のＮ倍のコレクタ電流ＮＩc を流したときに両トランジ
スタのコレクタ・エミッタ間電圧が等しくなる。即ち、
図２(a)、(b) に示す如くＶce1 となる。なお、図２(a)
、(b) において、縦軸は前記メイントランジスタ１と
前記基準電圧設定用トランジスタ７のコレクタ電流であ
り、横軸は前記メイントランジスタ１と前記基準電圧設
定用トランジスタ７のコレクタ・エミッタ間電圧を表し
ている。そして、図２(b) の縦軸の尺度は図２(a)の縦
軸の尺度の１／Ｎに縮尺してある。また、前記制御回路
６は、例えば、フォトカプラ、ダイオード及び抵抗を用
いて図３に示すような回路に構成することができる。
【００１２】而して、前記メイントランジスタ１を駆動
する入力パルス信号が前記入力端子１０を介して前記制
御回路６へ印加され、例えば、入力パルス信号のオン期
間には図３に示すフォトカプラの発光素子（ＬＥＤ）が
発光状態になる。このとき、前記ベース電流源５の電流
はフォトカプラの受光素子側へ流れ、その結果、前記メ
イントランジスタ１のベースにはベース電流が流れ込ま
なくなるので、前記メイントランジスタ１はオフする。
また、前記入力パルス信号の極性が変わりオフ期間にな
ると、前記発光素子は発光しない状態になる。そのた
め、前記メイントランジスタ１のベースにベース電流Ｎ
Ｉb が供給され、前記メイントランジスタ１はオンす
る。このように、前記メイントランジスタ１のコレクタ
電流が前記基準電圧設定用トランジスタ７に流されてい
るコレクタ電流Ｉc のＮ倍のコレクタ電流ＮＩc よりも
小さいうちは、前記メイントランジスタ１は前記入力パ
ルス信号の変化に追随してスイッチング動作を続行す
る。
する入力パルス信号が前記入力端子１０を介して前記制
御回路６へ印加され、例えば、入力パルス信号のオン期
間には図３に示すフォトカプラの発光素子（ＬＥＤ）が
発光状態になる。このとき、前記ベース電流源５の電流
はフォトカプラの受光素子側へ流れ、その結果、前記メ
イントランジスタ１のベースにはベース電流が流れ込ま
なくなるので、前記メイントランジスタ１はオフする。
また、前記入力パルス信号の極性が変わりオフ期間にな
ると、前記発光素子は発光しない状態になる。そのた
め、前記メイントランジスタ１のベースにベース電流Ｎ
Ｉb が供給され、前記メイントランジスタ１はオンす
る。このように、前記メイントランジスタ１のコレクタ
電流が前記基準電圧設定用トランジスタ７に流されてい
るコレクタ電流Ｉc のＮ倍のコレクタ電流ＮＩc よりも
小さいうちは、前記メイントランジスタ１は前記入力パ
ルス信号の変化に追随してスイッチング動作を続行す
る。
【００１３】前記インダクティブ負荷２のショート等に
起因して前記メイントランジスタ１のコレクタ電流が前
記コレクタ電流ＮＩc を超えると、前記メイントランジ
スタ１のコレクタ・エミッタ間電圧が前記基準電圧設定
用トランジスタ７のコレクタ・エミッタ間電圧よりも高
くなるため、前記コンパレータ４の出力の状態が変わ
り、即ち、その出力端子が正電位となり、前記フォトカ
プラの発光素子が発光したままの状態となる。従って、
前記メイントランジスタ１のベースには電流が流れ込ま
なくなり、前記メイントランジスタ１はオフの状態のま
まになる。
起因して前記メイントランジスタ１のコレクタ電流が前
記コレクタ電流ＮＩc を超えると、前記メイントランジ
スタ１のコレクタ・エミッタ間電圧が前記基準電圧設定
用トランジスタ７のコレクタ・エミッタ間電圧よりも高
くなるため、前記コンパレータ４の出力の状態が変わ
り、即ち、その出力端子が正電位となり、前記フォトカ
プラの発光素子が発光したままの状態となる。従って、
前記メイントランジスタ１のベースには電流が流れ込ま
なくなり、前記メイントランジスタ１はオフの状態のま
まになる。
【００１４】温度や素子自体の変化があっても、前記メ
イントランジスタ１と前記基準電圧設定用トランジスタ
７とは同じ条件でその特性が変化するので、そのような
状況での動作も前述の動作とほぼ同様に行われる。
イントランジスタ１と前記基準電圧設定用トランジスタ
７とは同じ条件でその特性が変化するので、そのような
状況での動作も前述の動作とほぼ同様に行われる。
【００１５】本発明は図４に示す構成によっても実現す
ることができる。図４に示すものはＮＰＮトランジスタ
をＰＮＰトランジスタに置き換え、その他必要な部分を
ＰＮＰトランジスタに適応するよう構成している。な
お、図１及び図４に示す回路構成はインダクティブ負荷
を除き、全体をＩＣ化して一つの半導体チップ内に収納
して半導体装置を形成することもできる。なお、図１に
示す回路において、前記メイントランジスタ１自体の故
障あるいはベース電流源５の異常に起因する過電流は他
の手法により検出し対処する必要がある。
ることができる。図４に示すものはＮＰＮトランジスタ
をＰＮＰトランジスタに置き換え、その他必要な部分を
ＰＮＰトランジスタに適応するよう構成している。な
お、図１及び図４に示す回路構成はインダクティブ負荷
を除き、全体をＩＣ化して一つの半導体チップ内に収納
して半導体装置を形成することもできる。なお、図１に
示す回路において、前記メイントランジスタ１自体の故
障あるいはベース電流源５の異常に起因する過電流は他
の手法により検出し対処する必要がある。
【００１６】
【発明の効果】以上、詳細に説明したように本発明によ
れば、温度等の変化に対し、基準電圧設定用トランジス
タとメイントランジスタとが同一の傾向で特性が変化す
るように構成し、両トランジスタの規模の比に対応する
電流に対する両トランジスタのコレクタ・エミッタ間電
圧を比較するようにしたので、負荷への印加電圧を低下
させる原因となる電圧降下が生ずることなく、且つ、温
度変化等の影響を殆ど受けることなく、省電力的に確実
に所定の大きさの電流を検出してメイントランジスタの
過電流を防止することができる。
れば、温度等の変化に対し、基準電圧設定用トランジス
タとメイントランジスタとが同一の傾向で特性が変化す
るように構成し、両トランジスタの規模の比に対応する
電流に対する両トランジスタのコレクタ・エミッタ間電
圧を比較するようにしたので、負荷への印加電圧を低下
させる原因となる電圧降下が生ずることなく、且つ、温
度変化等の影響を殆ど受けることなく、省電力的に確実
に所定の大きさの電流を検出してメイントランジスタの
過電流を防止することができる。
【図１】本発明の過電流防止回路を含むインダクティブ
負荷をスイッチングするスイッチング回路の概略構成を
示す回路構成図である。
負荷をスイッチングするスイッチング回路の概略構成を
示す回路構成図である。
【図２】(a) は基準電圧設定用トランジスタのコレクタ
電流に対するコレクタ・エミッタ間電圧の変移特性曲線
図である。(b) はメイントランジスタのコレクタ電流に
対するコレクタ・エミッタ間電圧の変移特性曲線図であ
る。
電流に対するコレクタ・エミッタ間電圧の変移特性曲線
図である。(b) はメイントランジスタのコレクタ電流に
対するコレクタ・エミッタ間電圧の変移特性曲線図であ
る。
【図３】制御回路の一例を示す回路構成図である。
【図４】本発明の他の実施例を説明するスイッチング回
路の概略構成を示す回路構成図である。
路の概略構成を示す回路構成図である。
【図５】従来の過電流防止回路を説明するスイッチング
回路の概略構成を示す回路構成図である。
回路の概略構成を示す回路構成図である。
【図６】従来の他の過電流防止回路を説明するスイッチ
ング回路の概略構成を示す回路構成図である。
ング回路の概略構成を示す回路構成図である。
１ メイントランジスタ ２ インダクティブ負荷 ４ コンパレータ ５ メイントランジスタのベース電流源 ６ 制御回路 ７ 基準電圧設定用トランジスタ ８ 基準電圧設定用トランジスタのコレクタ電流源 ９ 基準電圧設定用トランジスタのベース電流源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70
Claims (2)
- 【請求項１】メイントランジスタの動作特性にほぼ相似
な動作特性を有し、前記メイントランジスタから負荷に
供給される電流とは異なる、基準電圧設定のための電流
が流れる基準電圧設定用トランジスタを備え、前記メイ
ントランジスタのコレクタ・エミッタ間電圧と前記基準
電圧設定用トランジスタのコレクタ・エミッタ間電圧と
を比較する比較手段を設け、該比較手段の出力に基づい
て前記メイントランジスタを制御可能にすることを特徴
とする過電流防止回路。 - 【請求項２】前記基準電圧設定用トランジスタは、前記
メイントランジスタに流れる電流の１／Ｎ（Ｎは１以上
の所定の値）の電流が流れるように、前記メイントラン
ジスタと同じ半導体装置内に形成されることを特徴とす
る請求項１記載の過電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04124685A JP3094653B2 (ja) | 1992-05-18 | 1992-05-18 | 過電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04124685A JP3094653B2 (ja) | 1992-05-18 | 1992-05-18 | 過電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327441A JPH05327441A (ja) | 1993-12-10 |
| JP3094653B2 true JP3094653B2 (ja) | 2000-10-03 |
Family
ID=14891546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04124685A Expired - Fee Related JP3094653B2 (ja) | 1992-05-18 | 1992-05-18 | 過電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094653B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5986839B2 (ja) * | 2012-07-27 | 2016-09-06 | ローム株式会社 | Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器 |
-
1992
- 1992-05-18 JP JP04124685A patent/JP3094653B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327441A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08111524A (ja) | 電流検出回路 | |
| KR0171713B1 (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| CA1122663A (en) | Protection circuit for transistorized switch | |
| US4547740A (en) | Monitoring device for integrated drive amplifiers | |
| US4675547A (en) | High power transistor base drive circuit | |
| US4926283A (en) | Temperature protected transistor circuit and method of temperature protecting a transistor | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| KR930008424B1 (ko) | 반도체소자 구동회로 | |
| JP3959924B2 (ja) | 負荷駆動回路 | |
| JP3401827B2 (ja) | ２極性出力回路 | |
| JPH09321598A (ja) | 検出スイッチ | |
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH0431613Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2604403Y2 (ja) | 電流制限トランジスタ回路 | |
| JPH04317217A (ja) | 電流検出回路 | |
| JP2000078742A (ja) | 地絡保護回路 | |
| JPH0513064Y2 (ja) | ||
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH0449585Y2 (ja) | ||
| JPH0553085B2 (ja) | ||
| KR20010002825A (ko) | 전력스위칭소자 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
| LAPS | Cancellation because of no payment of annual fees |