JP2604403Y2 - 電流制限トランジスタ回路 - Google Patents
電流制限トランジスタ回路Info
- Publication number
- JP2604403Y2 JP2604403Y2 JP1991104123U JP10412391U JP2604403Y2 JP 2604403 Y2 JP2604403 Y2 JP 2604403Y2 JP 1991104123 U JP1991104123 U JP 1991104123U JP 10412391 U JP10412391 U JP 10412391U JP 2604403 Y2 JP2604403 Y2 JP 2604403Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、直流電源ラインにおけ
る過電流を防止するための電流制限トランジスタ回路に
関する。
る過電流を防止するための電流制限トランジスタ回路に
関する。
【０００２】
【従来の技術及び考案が解決しようとする課題】電源ラ
インに流れる電流が過大になることを制限するために、
電流ラインに直列にトランジスタと電流検出抵抗とを接
続し、電流検出抵抗によって過電流が検出されたらトラ
ンジスタをオフ又はオフに近い状態に制御する方式があ
る。しかし、この方式では電源ラインに直列に電流検出
抵抗が接続されるので、電力損失が大きくなる。この欠
点を解決するために、トランジスタのベース電流に基づ
いてトランジスタのコレクタ電流即ち電源ラインの電流
を検出し、トランジスタのコレクタ電流が所定値以上に
増大することを制限する方式が提案されている。しか
し、この方式では過電流が制限された状態においても比
較的に大きなコレクタ電流が流れ続けるので、トランジ
スタが破壊に至る可能性がある。また、過電流時に電源
ラインのスイッチをオフにして過電流を遮断する回路が
あるが、負荷が正常に戻った時に自動復帰することがで
きない。
インに流れる電流が過大になることを制限するために、
電流ラインに直列にトランジスタと電流検出抵抗とを接
続し、電流検出抵抗によって過電流が検出されたらトラ
ンジスタをオフ又はオフに近い状態に制御する方式があ
る。しかし、この方式では電源ラインに直列に電流検出
抵抗が接続されるので、電力損失が大きくなる。この欠
点を解決するために、トランジスタのベース電流に基づ
いてトランジスタのコレクタ電流即ち電源ラインの電流
を検出し、トランジスタのコレクタ電流が所定値以上に
増大することを制限する方式が提案されている。しか
し、この方式では過電流が制限された状態においても比
較的に大きなコレクタ電流が流れ続けるので、トランジ
スタが破壊に至る可能性がある。また、過電流時に電源
ラインのスイッチをオフにして過電流を遮断する回路が
あるが、負荷が正常に戻った時に自動復帰することがで
きない。
【０００３】そこで、本考案の目的は電力損失を小さく
することができ且つトランジスタの、破壊を防ぐことが
可能であり且つ自動復帰が可能な電流制限トランジスタ
回路を破壊を防ぐことが可能であり且つ自動復帰が可能
な電流制限トランジスタ回路を提供することにある。
することができ且つトランジスタの、破壊を防ぐことが
可能であり且つ自動復帰が可能な電流制限トランジスタ
回路を破壊を防ぐことが可能であり且つ自動復帰が可能
な電流制限トランジスタ回路を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
の本考案は、実施例を示す図面の符号を参照して説明す
ると、直流電源ライン５に直列に接続された主トランジ
スタＱ1 と、コレクタが前記主トランジスタＱ1 のベー
スに接続され、エミッタが共通端子７に接続された駆動
用トランジスタＱ2 と、前記主トランジスタＱ1 を介さ
ないで前記直流電源ライン５と前記駆動用トランジスタ
Ｑ2 のベースとの間に接続されたベース電流供給回路
と、前記主トランジスタＱ1 のコレクタとエミッタに接
続され、前記主トランジスタＱ1 のコレクタ・エミッタ
間の電圧が所定値以上になったか否かを示す信号を出力
するコレクタ・エミッタ間電圧検出回路（例えばトラン
ジスタＱ4 、Ｑ5 及び抵抗Ｒ2 から成る回路）と、前記
ベ−ス電流供給回路から前記駆動用トランジスタＱ2 に
供給するベ−ス電流をバイパスするように前記駆動用ト
ランジスタＱ2 のベ−スと前記共通端子７との間に接続
されたベ−ス電流制御用トランジスタＱ8 と、前記コレ
クタ・エミッタ間電圧検出回路と前記ベ−ス電流制御用
トランジスタＱ8 との間に接続され、前記主トランジス
タＱ1 のコレクタ・エミッタ間の電圧が所定値以上にな
ったことを示す前記コレクタ・エミッタ間電圧検出回路
の出力に応答して前記ベ−ス電流制御用トランジスタＱ
8 をオンに制御し、前記主トランジスタＱ1 のコレクタ
・エミッタ間の電圧が前記所定値よりも低いことを示す
前記コレクタ・エミッタ間電圧検出回路の出力に応答し
て前記ベ−ス電流制御用トランジスタＱ8 をオフに制御
する制御回路（例えばトランジスタＱ6 、Ｑ7 から成る
回路）とを備えた電流制限トランジスタ回路であって、
前記ベ−ス電流供給回路は、前記直流電源ライン５と前
記駆動用トランジスタＱ２のベ−スとの間に接続された
ベ−ス電流供給用トランジスタＱ3 と、前記直流電源ラ
イン５と前記ベ−ス電流供給用トランジスタＱ3 のベ−
スとの間に接続された定電流源回路９とから成り、更
に、前記駆動用トランジスタＱ2 のエミッタと前記共通
端子７との間に接続された第１の抵抗Ｒ1 と、前記ベ−
ス電流制御用トランジスタＱ8 に直列に接続された第２
の抵抗Ｒ3 と、バイパス制御用トランジスタＱ9 とを備
え、前記バイパス制御用トランジスタＱ9 のコレクタは
前記ベ−ス電流供給用トランジスタＱ３のベ−スに接続
され、前記バイパス制御用トランジスタＱ9 のベ−スは
前記ベ−ス電流供給用トランジスタＱ３のエミッタに接
続され、前記バイパス制御用トランジスタＱ9 のエミッ
タは前記第２の抵抗Ｒ３及び前記ベ−ス電流制御用トラ
ンジスタＱ8 を介して前記共通端子７に接続されている
ことを特徴とする電流制限トランジスタ回路に係わるも
のである。
の本考案は、実施例を示す図面の符号を参照して説明す
ると、直流電源ライン５に直列に接続された主トランジ
スタＱ1 と、コレクタが前記主トランジスタＱ1 のベー
スに接続され、エミッタが共通端子７に接続された駆動
用トランジスタＱ2 と、前記主トランジスタＱ1 を介さ
ないで前記直流電源ライン５と前記駆動用トランジスタ
Ｑ2 のベースとの間に接続されたベース電流供給回路
と、前記主トランジスタＱ1 のコレクタとエミッタに接
続され、前記主トランジスタＱ1 のコレクタ・エミッタ
間の電圧が所定値以上になったか否かを示す信号を出力
するコレクタ・エミッタ間電圧検出回路（例えばトラン
ジスタＱ4 、Ｑ5 及び抵抗Ｒ2 から成る回路）と、前記
ベ−ス電流供給回路から前記駆動用トランジスタＱ2 に
供給するベ−ス電流をバイパスするように前記駆動用ト
ランジスタＱ2 のベ−スと前記共通端子７との間に接続
されたベ−ス電流制御用トランジスタＱ8 と、前記コレ
クタ・エミッタ間電圧検出回路と前記ベ−ス電流制御用
トランジスタＱ8 との間に接続され、前記主トランジス
タＱ1 のコレクタ・エミッタ間の電圧が所定値以上にな
ったことを示す前記コレクタ・エミッタ間電圧検出回路
の出力に応答して前記ベ−ス電流制御用トランジスタＱ
8 をオンに制御し、前記主トランジスタＱ1 のコレクタ
・エミッタ間の電圧が前記所定値よりも低いことを示す
前記コレクタ・エミッタ間電圧検出回路の出力に応答し
て前記ベ−ス電流制御用トランジスタＱ8 をオフに制御
する制御回路（例えばトランジスタＱ6 、Ｑ7 から成る
回路）とを備えた電流制限トランジスタ回路であって、
前記ベ−ス電流供給回路は、前記直流電源ライン５と前
記駆動用トランジスタＱ２のベ−スとの間に接続された
ベ−ス電流供給用トランジスタＱ3 と、前記直流電源ラ
イン５と前記ベ−ス電流供給用トランジスタＱ3 のベ−
スとの間に接続された定電流源回路９とから成り、更
に、前記駆動用トランジスタＱ2 のエミッタと前記共通
端子７との間に接続された第１の抵抗Ｒ1 と、前記ベ−
ス電流制御用トランジスタＱ8 に直列に接続された第２
の抵抗Ｒ3 と、バイパス制御用トランジスタＱ9 とを備
え、前記バイパス制御用トランジスタＱ9 のコレクタは
前記ベ−ス電流供給用トランジスタＱ３のベ−スに接続
され、前記バイパス制御用トランジスタＱ9 のベ−スは
前記ベ−ス電流供給用トランジスタＱ３のエミッタに接
続され、前記バイパス制御用トランジスタＱ9 のエミッ
タは前記第２の抵抗Ｒ３及び前記ベ−ス電流制御用トラ
ンジスタＱ8 を介して前記共通端子７に接続されている
ことを特徴とする電流制限トランジスタ回路に係わるも
のである。
【０００５】
【作用】主トランジスタＱ１のコレクタ・エミッタ間電
圧はコレクタ電流即ちライン電流の変化に対応して変化
する。従って、コレクタ・エミッタ間電圧によってライ
ン電流を検出することができる。駆動用トランジスタＱ
２は主トランジスタＱ１のベース電流を制御する。ベー
ス電流供給回路から駆動用トランジスタに供給されるベ
ース電流はコレクタ・ベース間電圧の検出値が所定値以
上になった時に実質的に零又は微小レベルに制限され
る。この結果、主トランジスタＱ１のコレクタ電流も制
限される。
圧はコレクタ電流即ちライン電流の変化に対応して変化
する。従って、コレクタ・エミッタ間電圧によってライ
ン電流を検出することができる。駆動用トランジスタＱ
２は主トランジスタＱ１のベース電流を制御する。ベー
ス電流供給回路から駆動用トランジスタに供給されるベ
ース電流はコレクタ・ベース間電圧の検出値が所定値以
上になった時に実質的に零又は微小レベルに制限され
る。この結果、主トランジスタＱ１のコレクタ電流も制
限される。
【０００６】次に、図１を参照して本考案の実施例に係
わる電流制限トランジスタ回路について述べる。直流電
源１に接続された入力端子２と負荷３に接続された出力
端子４との間の電流ライン５に直列に主トランジスタＱ
１が接続されている。この主トランジスタＱ１はＰＮＰ
型であって、エミッタが入力端子２に接続され、コレク
タが出力端子４に接続されている。主トランジスタＱ１
のベースと共通ライン即ちグランドライン６との間には
ＮＰＮ型の駆動用トランジスタＱ２と抵抗Ｒ１とが順に
接続されている。なお、駆動用トランジスタＱ２のコレ
クタは主トランジスタＱ１のベースに接続され、エミッ
タは抵抗Ｒ１を介してグランドライン６に接続されてい
る。グランドライン６は直流電源１のグランド端子７
（共通端子）及び負荷３のグランド端子８に接続されて
いる。
わる電流制限トランジスタ回路について述べる。直流電
源１に接続された入力端子２と負荷３に接続された出力
端子４との間の電流ライン５に直列に主トランジスタＱ
１が接続されている。この主トランジスタＱ１はＰＮＰ
型であって、エミッタが入力端子２に接続され、コレク
タが出力端子４に接続されている。主トランジスタＱ１
のベースと共通ライン即ちグランドライン６との間には
ＮＰＮ型の駆動用トランジスタＱ２と抵抗Ｒ１とが順に
接続されている。なお、駆動用トランジスタＱ２のコレ
クタは主トランジスタＱ１のベースに接続され、エミッ
タは抵抗Ｒ１を介してグランドライン６に接続されてい
る。グランドライン６は直流電源１のグランド端子７
（共通端子）及び負荷３のグランド端子８に接続されて
いる。
【０００７】駆動用トランジスタＱ２のベース電流供給
回路はベース電流供給用トランジスタＱ３と定電流源回
路９とから成る。ベース電流供給用トランジスタＱ３は
ＮＰＮ型であり、このコレクタは入力端子２に接続さ
れ、このエミッタが駆動用トランジスタＱ２のベースに
接続されている。定電流源回路９は入力端子２とベース
電流供給用トランジスタＱ３のベースとの間に接続され
ている。
回路はベース電流供給用トランジスタＱ３と定電流源回
路９とから成る。ベース電流供給用トランジスタＱ３は
ＮＰＮ型であり、このコレクタは入力端子２に接続さ
れ、このエミッタが駆動用トランジスタＱ２のベースに
接続されている。定電流源回路９は入力端子２とベース
電流供給用トランジスタＱ３のベースとの間に接続され
ている。
【０００８】本考案に従って主トランジスタＱ1 のコレ
クタ・エミッタ間電圧を検出し、これが所定値以上にな
ったか否かを示す信号によってトランジスタＱ8 を制御
するコレクタ・エミッタ間電圧検出及びトランジスタ制
御回路１０、及び駆動用トランジスタＱ2 のベース電流
をバイパス制御するための制御回路１１が設けられてい
る。コレクタ・エミッタ間電圧検出及びトランジスタ制
御回路１０は、４つのトランジスタＱ4 、Ｑ5 、Ｑ6 、
Ｑ7 と１つの抵抗Ｒ2 とから成る。ＰＮＰ型トランジス
タＱ4 のエミッタは主トランジスタＱ1 のエミッタに接
続され、コククタは抵抗Ｒ2 を介して主トランジスタＱ
1 のコレクタに接続されている。ＰＮＰ型トランジスタ
Ｑ5 のエミッタはトランジスタＱ4 及びＱ6 のベースに
夫々接続され、コレクタはグランドライン６に接続さ
れ、ベースはトランジスタＱ4 のコレクタに接続されて
いる。ＰＮＰ型トランジスタＱ6 のエミッタは入力端子
２に接続され、コレクタはＮＰＮ型トランジスタＱ7 を
介してグランドライン６に接続されている。トランジス
タＱ7 のコレクタはトランジスタＱ6 のコレクタに接続
され、エミッタはグランドライン６に接続され、ベース
はコレクタに接続されている。トランジスタＱ4 、Ｑ5
と抵抗Ｒ2 はコレクタ・エミッタ間電圧検出回路として
機能し、トランジスタＱ6 、Ｑ7 はトランジスタＱ8 の
制御回路として機能する。
クタ・エミッタ間電圧を検出し、これが所定値以上にな
ったか否かを示す信号によってトランジスタＱ8 を制御
するコレクタ・エミッタ間電圧検出及びトランジスタ制
御回路１０、及び駆動用トランジスタＱ2 のベース電流
をバイパス制御するための制御回路１１が設けられてい
る。コレクタ・エミッタ間電圧検出及びトランジスタ制
御回路１０は、４つのトランジスタＱ4 、Ｑ5 、Ｑ6 、
Ｑ7 と１つの抵抗Ｒ2 とから成る。ＰＮＰ型トランジス
タＱ4 のエミッタは主トランジスタＱ1 のエミッタに接
続され、コククタは抵抗Ｒ2 を介して主トランジスタＱ
1 のコレクタに接続されている。ＰＮＰ型トランジスタ
Ｑ5 のエミッタはトランジスタＱ4 及びＱ6 のベースに
夫々接続され、コレクタはグランドライン６に接続さ
れ、ベースはトランジスタＱ4 のコレクタに接続されて
いる。ＰＮＰ型トランジスタＱ6 のエミッタは入力端子
２に接続され、コレクタはＮＰＮ型トランジスタＱ7 を
介してグランドライン６に接続されている。トランジス
タＱ7 のコレクタはトランジスタＱ6 のコレクタに接続
され、エミッタはグランドライン６に接続され、ベース
はコレクタに接続されている。トランジスタＱ4 、Ｑ5
と抵抗Ｒ2 はコレクタ・エミッタ間電圧検出回路として
機能し、トランジスタＱ6 、Ｑ7 はトランジスタＱ8 の
制御回路として機能する。
【０００９】ベース電流制御回路１１は２つのＮＰＮ型
のベース電流制御用トランジスタＱ８と、バイパス制御
用トランジスタＱ９と、抵抗Ｒ３とから成る。トランジ
スタＱ８のベースはトランジスタＱ７のベースに接続さ
れ、エミッタはグランドライン６に接続され、コレクタ
は抵抗Ｒ３を介してトランジスタＱ９のエミッタに接続
されている。トランジスタＱ９のコレクタは定電流源９
に接続され、ベースは駆動用トランジスタＱ２のベース
に接続されている。
のベース電流制御用トランジスタＱ８と、バイパス制御
用トランジスタＱ９と、抵抗Ｒ３とから成る。トランジ
スタＱ８のベースはトランジスタＱ７のベースに接続さ
れ、エミッタはグランドライン６に接続され、コレクタ
は抵抗Ｒ３を介してトランジスタＱ９のエミッタに接続
されている。トランジスタＱ９のコレクタは定電流源９
に接続され、ベースは駆動用トランジスタＱ２のベース
に接続されている。
【００１０】
【動作】定常状態においては、主トランジスタＱ１のベ
ース電流ＩＢが入力端子２と主トランジスタＱ１のエミ
ッタ・ベース間と駆動用トランジスタＱ２と抵抗Ｒ１と
グランドライン６とから成る回路で流れる。このため、
直流電源１から負荷３に主トランジスタＱ１を介して電
流Ｉｏｕｔが供給される。なお、定常状態ではトランジ
スタＱ８、Ｑ９が非導通状態にあるので、定電流源９の
電流がトランジスタＱ３のベース電流となり、駆動用ト
ランジスタＱ２には入力端子２からトランジスタＱ３を
介してベース電流が供給され、駆動用トランジスタＱ２
はオン状態にある。
ース電流ＩＢが入力端子２と主トランジスタＱ１のエミ
ッタ・ベース間と駆動用トランジスタＱ２と抵抗Ｒ１と
グランドライン６とから成る回路で流れる。このため、
直流電源１から負荷３に主トランジスタＱ１を介して電
流Ｉｏｕｔが供給される。なお、定常状態ではトランジ
スタＱ８、Ｑ９が非導通状態にあるので、定電流源９の
電流がトランジスタＱ３のベース電流となり、駆動用ト
ランジスタＱ２には入力端子２からトランジスタＱ３を
介してベース電流が供給され、駆動用トランジスタＱ２
はオン状態にある。
【００１１】ところで、主トランジスタＱ1 のコレクタ
・エミッタ間電圧ＶCEは、出力電流Ｉout の大きさに応
じて変化する。従って、このコレクタ・エミッタ間電圧
ＶCEを検出することによって出力電流Ｉout が所定値以
上になっか否かを判定することができる。図１のコレク
タ・エミッタ間電圧検出及びトランジスタ制御回路１０
は、コレクタ・エミッタ間電圧ＶCEが出力電流Ｉout の
所定値に対応する所定電圧Ｖx になったか否かを検出す
る。この回路１０においては、所定電圧Ｖx 未満ではト
ランジスタＱ5 がオフに保たれ、所定電圧Ｖx 以上でト
ランジスタＱ5がオンになる。所定電圧Ｖx とトランジ
スタＱ4 、Ｑ5 及び抵抗Ｒ2 とは次の条件を満足するよ
うに設定されている。 Ｖx ＝ＶBE4 ＋ＶBE5 ＋Ｉ1 Ｒ2 但し、ここでＶBE4 はトランジスタＱ4 のベース・エミ
ッタ間電圧、ＶBE5 はトランジスタＱ5 のベース・エミ
ッタ間電圧、Ｉ1 は抵抗Ｒ1 を流れる電流である。主ト
ランジスタＱ1 のコレクタ・エミッタ間電圧ＶCEがＶx
以上になると、トランジスタＱ5 がオンになるため、入
力端子２とトランジスタＱ6 のエミッタ・ベース間とト
ランジスタＱ5 とグランドライン６とから成る回路でト
ランジスタＱ6 のベース電流が流れ、これがオンにな
る。この結果、トランジスタＱ6 を介してトランジスタ
Ｑ7 、Ｑ8 のベースに電流が流れ込み、これ等がオンに
なる。トランジスタＱ8 がオンになると、トランジスタ
Ｑ9 もオンになり、トランジスタＱ3 から駆動用トラン
ジスタＱ2 に供給していたベース電流のバイパスが形成
され、駆動用トランジスタＱ2 のコレクタ電流即ち主ト
ランジスタＱ1 のベース電流ＩB が図２に示すように電
圧Ｖx で減少し、主トランジスタＱ1 を通って流れる電
流Ｉout も例えば２．２Ａから０．３〜０．５Ａに減少
する。出力電流Ｉout の制限を開始する電圧Ｖx は抵抗
Ｒ2 によって調整する。また、出力電流Ｉout の制限後
の値は抵抗Ｒ3 によって調整する。主トランジスタＱ1
のベース電流ＩB が急激に低下すると、出力電圧Ｖout
も図３に示すように低下する。
・エミッタ間電圧ＶCEは、出力電流Ｉout の大きさに応
じて変化する。従って、このコレクタ・エミッタ間電圧
ＶCEを検出することによって出力電流Ｉout が所定値以
上になっか否かを判定することができる。図１のコレク
タ・エミッタ間電圧検出及びトランジスタ制御回路１０
は、コレクタ・エミッタ間電圧ＶCEが出力電流Ｉout の
所定値に対応する所定電圧Ｖx になったか否かを検出す
る。この回路１０においては、所定電圧Ｖx 未満ではト
ランジスタＱ5 がオフに保たれ、所定電圧Ｖx 以上でト
ランジスタＱ5がオンになる。所定電圧Ｖx とトランジ
スタＱ4 、Ｑ5 及び抵抗Ｒ2 とは次の条件を満足するよ
うに設定されている。 Ｖx ＝ＶBE4 ＋ＶBE5 ＋Ｉ1 Ｒ2 但し、ここでＶBE4 はトランジスタＱ4 のベース・エミ
ッタ間電圧、ＶBE5 はトランジスタＱ5 のベース・エミ
ッタ間電圧、Ｉ1 は抵抗Ｒ1 を流れる電流である。主ト
ランジスタＱ1 のコレクタ・エミッタ間電圧ＶCEがＶx
以上になると、トランジスタＱ5 がオンになるため、入
力端子２とトランジスタＱ6 のエミッタ・ベース間とト
ランジスタＱ5 とグランドライン６とから成る回路でト
ランジスタＱ6 のベース電流が流れ、これがオンにな
る。この結果、トランジスタＱ6 を介してトランジスタ
Ｑ7 、Ｑ8 のベースに電流が流れ込み、これ等がオンに
なる。トランジスタＱ8 がオンになると、トランジスタ
Ｑ9 もオンになり、トランジスタＱ3 から駆動用トラン
ジスタＱ2 に供給していたベース電流のバイパスが形成
され、駆動用トランジスタＱ2 のコレクタ電流即ち主ト
ランジスタＱ1 のベース電流ＩB が図２に示すように電
圧Ｖx で減少し、主トランジスタＱ1 を通って流れる電
流Ｉout も例えば２．２Ａから０．３〜０．５Ａに減少
する。出力電流Ｉout の制限を開始する電圧Ｖx は抵抗
Ｒ2 によって調整する。また、出力電流Ｉout の制限後
の値は抵抗Ｒ3 によって調整する。主トランジスタＱ1
のベース電流ＩB が急激に低下すると、出力電圧Ｖout
も図３に示すように低下する。
【００１２】以上のように本実施例によれば、過電流時
に主トランジスタＱ１の電流を大幅に低減させてこの破
壊を防ぐことができる。また、出力電流Ｉｏｕｔの流れ
る経路に電流検出用抵抗が接続されていないので、電力
損失が小さい。また、抵抗Ｒ２によって電流の制限開始
点を容易に可変することができる。また、本実施例によ
れば、自動復帰が可能になる。即ち、負荷３が正常負荷
状態に戻ると、負荷電圧が高くなり、主トランジスタＱ
１のコレクタ・エミッタ間電圧が低下し、これが所定値
よりも低くなる。この結果、ベース電流制御用トランジ
スタＱ８がオフになり、駆動用トランジスタＱ２に正常
なベース電流が流れ、主トランジスタＱ１がオンにな
る。
に主トランジスタＱ１の電流を大幅に低減させてこの破
壊を防ぐことができる。また、出力電流Ｉｏｕｔの流れ
る経路に電流検出用抵抗が接続されていないので、電力
損失が小さい。また、抵抗Ｒ２によって電流の制限開始
点を容易に可変することができる。また、本実施例によ
れば、自動復帰が可能になる。即ち、負荷３が正常負荷
状態に戻ると、負荷電圧が高くなり、主トランジスタＱ
１のコレクタ・エミッタ間電圧が低下し、これが所定値
よりも低くなる。この結果、ベース電流制御用トランジ
スタＱ８がオフになり、駆動用トランジスタＱ２に正常
なベース電流が流れ、主トランジスタＱ１がオンにな
る。
【００１３】
【変形例】本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図１におけるトランジスタＱ４を省いて図４に
示すように構成することができる。なお、図４及び後述
する図５、図６において、図１と共通する部分には同一
の符号を付してその説明を省略する。 （２） 図１のＰＮＰ型トランジスタＱ６を図５に示す
ようにＮＰＮ型トランジスタＱ６に置き換えることがで
きる。この場合にはトランジスタＱ５を省き、ダイオー
ドＤ１をトランジスタＱ４のコレクタに接続し、トラン
ジスタＱ４のコレクタとベースとの間を接続する。 （３） 図１のトランジスタＱ７の代りに図６に示すよ
うに抵抗Ｒ４、Ｒ５を接続することができる。 （４） 図１の定電流源９の場所に抵抗を接続すること
ができる。 （５） 主トランジスタＱ１を電力供給のスイッチとし
て兼用すること、又は定電圧制御素子として兼用するこ
とができる。
く、例えば次の変形が可能なものである。 （１） 図１におけるトランジスタＱ４を省いて図４に
示すように構成することができる。なお、図４及び後述
する図５、図６において、図１と共通する部分には同一
の符号を付してその説明を省略する。 （２） 図１のＰＮＰ型トランジスタＱ６を図５に示す
ようにＮＰＮ型トランジスタＱ６に置き換えることがで
きる。この場合にはトランジスタＱ５を省き、ダイオー
ドＤ１をトランジスタＱ４のコレクタに接続し、トラン
ジスタＱ４のコレクタとベースとの間を接続する。 （３） 図１のトランジスタＱ７の代りに図６に示すよ
うに抵抗Ｒ４、Ｒ５を接続することができる。 （４） 図１の定電流源９の場所に抵抗を接続すること
ができる。 （５） 主トランジスタＱ１を電力供給のスイッチとし
て兼用すること、又は定電圧制御素子として兼用するこ
とができる。
【００１４】
【考案の効果】上述から明らかなように、本願考案によ
れば、電力損失が少なく且つ自動復帰可能な電流制限ト
ランジスタ回路を提供することができる。即ち、主トラ
ンジスタＱ1 のコレクタ・エミッタ間電圧で電流を検出
するので、電力損失が小さくなる。また、主トランジス
タＱ1 の出力段の負荷が正常状態に戻り、過電流状態が
解消すると、負荷電圧即ち主トランジスタＱ1 の出力段
の電圧が上昇し、主トランジスタＱ1 のコレクタ・エミ
ッタ間電圧が所定値よりも低くなり、ベ−ス電流制御用
トランジスタＱ8 がオフになる。即ち、コレクタ・エミ
ッタ間電圧検出回路とベ−ス電流制御用トランジスタＱ
8 との間の制御回路の助けを借りてベ−ス電流制御用ト
ランジスタＱ8 が主トランジスタＱ1 のコレクタ・エミ
ッタ間電圧の大小に対応してオン・オフする。この結
果、過電流状態の解消時にベ−ス電流制御用トランジス
タＱ8 がオフになり、駆動用トランジスタＱ2 にベ−ス
電流が供給され、また、主トランジスタＱ1 にベ−ス電
流が流れ、主トランジスタＱ1が正常状態に自動復帰す
る。また、駆動用トランジスタＱ5 及び主トランジスタ
Ｑ1 のベ−ス電流の制御を良好に行うことができる。
れば、電力損失が少なく且つ自動復帰可能な電流制限ト
ランジスタ回路を提供することができる。即ち、主トラ
ンジスタＱ1 のコレクタ・エミッタ間電圧で電流を検出
するので、電力損失が小さくなる。また、主トランジス
タＱ1 の出力段の負荷が正常状態に戻り、過電流状態が
解消すると、負荷電圧即ち主トランジスタＱ1 の出力段
の電圧が上昇し、主トランジスタＱ1 のコレクタ・エミ
ッタ間電圧が所定値よりも低くなり、ベ−ス電流制御用
トランジスタＱ8 がオフになる。即ち、コレクタ・エミ
ッタ間電圧検出回路とベ−ス電流制御用トランジスタＱ
8 との間の制御回路の助けを借りてベ−ス電流制御用ト
ランジスタＱ8 が主トランジスタＱ1 のコレクタ・エミ
ッタ間電圧の大小に対応してオン・オフする。この結
果、過電流状態の解消時にベ−ス電流制御用トランジス
タＱ8 がオフになり、駆動用トランジスタＱ2 にベ−ス
電流が供給され、また、主トランジスタＱ1 にベ−ス電
流が流れ、主トランジスタＱ1が正常状態に自動復帰す
る。また、駆動用トランジスタＱ5 及び主トランジスタ
Ｑ1 のベ−ス電流の制御を良好に行うことができる。
【図１】本考案の実施例に係わる電流制限トランジスタ
回路を示す回路図である。
回路を示す回路図である。
【図２】図１の回路における主トランジスタのコレクタ
・エミッタ間電圧の変化とこのベース電流の関係を示す
図である。
・エミッタ間電圧の変化とこのベース電流の関係を示す
図である。
【図３】図１の回路の主トランジスタのベース電流と出
力電圧の関係を示す図である。
力電圧の関係を示す図である。
【図４】変形例の電流制限トランジスタ回路の一部を示
す回路図である。
す回路図である。
【図５】別の変形例の電流制限トランジスタ回路の一部
を示す回路図である。
を示す回路図である。
【図６】更に別の変形例の電流制限トランジスタ回路の
一部を示す回路図である。
一部を示す回路図である。
Ｑ1 主トランジスタ Ｑ2 駆動用トランジスタ １０ コレクタ・エミッタ間電圧検出及びトランジスタ
制御回路 １１ ベース電流制御回路
制御回路 １１ ベース電流制御回路
───────────────────────────────────────────────────── フロントページの続き (72)考案者 松崎 繁樹 埼玉県新座市北野三丁目６番３号 サン ケン電気株式会社内 (56)参考文献 特開 昭56−107727（ＪＰ，Ａ) 実開 昭59−129343（ＪＰ，Ｕ) 実開 昭56−9115（ＪＰ，Ｕ) 実開 昭58−133822（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 9/02 H02H 7/12 H02H 3/08 H02H 3/087
Claims (1)
- 【請求項１】 直流電源ライン（５）に直列に接続され
た主トランジスタ（Ｑ1 ）と、 コレクタが前記主トランジスタ（Ｑ1 ）のベースに接続
され、エミッタが共通端子（７）に接続された駆動用ト
ランジスタ（Ｑ2 ）と、 前記主トランジスタ（Ｑ1 ）を介さないで前記直流電源
ライン（５）と前記駆動用トランジスタ（Ｑ2 ）のベー
スとの間に接続されたベース電流供給回路と、 前記主トランジスタ（Ｑ1 ）のコレクタとエミッタに接
続され、前記主トランジスタ（Ｑ1 ）のコレクタ・エミ
ッタ間の電圧が所定値以上になったか否かを示す信号を
出力するコレクタ・エミッタ間電圧検出回路と、 前記ベ−ス電流供給回路から前記駆動用トランジスタ
（Ｑ2 ）に供給するベ−ス電流をバイパスするように前
記駆動用トランジスタ（Ｑ2 ）のベ−スと前記共通端子
（７）との間に接続されたベ−ス電流制御用トランジス
タ（Ｑ8 ）と、 前記コレクタ・エミッタ間電圧検出回路と前記ベ−ス電
流制御用トランジスタ（Ｑ8 ）との間に接続され、前記
主トランジスタ（Ｑ1 ）のコレクタ・エミッタ間の電圧
が所定値以上になったことを示す前記コレクタ・エミッ
タ間電圧検出回路の出力に応答して前記ベ−ス電流制御
用トランジスタ（Ｑ8 ）をオンに制御し、前記主トラン
ジスタ（Ｑ1 ）のコレクタ・エミッタ間の電圧が前記所
定値よりも低いことを示す前記コレクタ・エミッタ間電
圧検出回路の出力に応答して前記ベ−ス電流制御用トラ
ンジスタ（Ｑ8 ）をオフに制御する制御回路と、 を備えた電流制限トランジスタ回路であって、 前記ベ−ス電流供給回路は、前記直流電源ライン（５）
と前記駆動用トランジスタ（Ｑ２）のベ−スとの間に接
続されたベ−ス電流供給用トランジスタ（Ｑ3）と、前
記直流電源ライン（５）と前記ベ−ス電流供給用トラン
ジスタ（Ｑ3 ）のベ−スとの間に接続された定電流源回
路（９）とから成り、 更に、前記駆動用トランジスタ（Ｑ2 ）のエミッタと前
記共通端子（７）との間に接続された第１の抵抗（Ｒ1
）と、 前記ベ−ス電流制御用トランジスタ（Ｑ8 ）に直列に接
続された第２の抵抗（Ｒ3 ）と、 バイパス制御用トランジスタ（Ｑ9 ）とを備え、前記バ
イパス制御用トランジスタ（Ｑ9 ）のコレクタは前記ベ
−ス電流供給用トランジスタ（Ｑ３）のベ−スに接続さ
れ、前記バイパス制御用トランジスタ（Ｑ9 ）のベ−ス
は前記ベ−ス電流供給用トランジスタ（Ｑ３）のエミッ
タに接続され、前記バイパス制御用トランジスタ（Ｑ9
）のエミッタは前記第２の抵抗（Ｒ３）及び前記ベ−
ス電流制御用トランジスタ（Ｑ8 ）を介して前記共通端
子（７）に接続されていることを特徴とする電流制限ト
ランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991104123U JP2604403Y2 (ja) | 1991-11-21 | 1991-11-21 | 電流制限トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991104123U JP2604403Y2 (ja) | 1991-11-21 | 1991-11-21 | 電流制限トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548540U JPH0548540U (ja) | 1993-06-25 |
| JP2604403Y2 true JP2604403Y2 (ja) | 2000-05-15 |
Family
ID=14372352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991104123U Expired - Fee Related JP2604403Y2 (ja) | 1991-11-21 | 1991-11-21 | 電流制限トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604403Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4662003B2 (ja) * | 2001-02-09 | 2011-03-30 | ミツミ電機株式会社 | Ａｃアダプタ出力端子ショートによる保護回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59129343U (ja) * | 1983-02-19 | 1984-08-30 | 株式会社富士通ゼネラル | 過電流保護回路 |
-
1991
- 1991-11-21 JP JP1991104123U patent/JP2604403Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548540U (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604403Y2 (ja) | 電流制限トランジスタ回路 | |
| EP0917338B1 (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| JPH0624347U (ja) | 過電流監視回路 | |
| JPS59163919A (ja) | 半導体スイツチのベ−ス駆動回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH0546097Y2 (ja) | ||
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP2735524B2 (ja) | リップルフィルタ | |
| JPS6223131Y2 (ja) | ||
| JPH0611011U (ja) | 電源回路 | |
| JPH0542482Y2 (ja) | ||
| JP3094653B2 (ja) | 過電流防止回路 | |
| JP2000078742A (ja) | 地絡保護回路 | |
| JPH04223508A (ja) | 定電圧回路 | |
| JP3365865B2 (ja) | 定電圧電源回路 | |
| JPS6119536Y2 (ja) | ||
| JP2590977B2 (ja) | 過電流検出回路 | |
| JP3023484U (ja) | 電源回路の出力電圧制御回路における過電流保護回路 | |
| JP2001100851A (ja) | 電源回路のサージクランプ回路 | |
| JPH061418B2 (ja) | 定電流電源回路 | |
| JPH07288074A (ja) | リレー駆動回路 | |
| JPH07120507A (ja) | 過電圧検出回路 | |
| JPH04351057A (ja) | 直流供給遮断回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |