JPS6223131Y2 - - Google Patents
Info
- Publication number
- JPS6223131Y2 JPS6223131Y2 JP7887881U JP7887881U JPS6223131Y2 JP S6223131 Y2 JPS6223131 Y2 JP S6223131Y2 JP 7887881 U JP7887881 U JP 7887881U JP 7887881 U JP7887881 U JP 7887881U JP S6223131 Y2 JPS6223131 Y2 JP S6223131Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、たとえばカーステレオ装置などの出
力回路に用いられる電力増幅回路の過電流検出回
路に関する。
力回路に用いられる電力増幅回路の過電流検出回
路に関する。
たとえばSEPP−OTL（シングルエンド形プツ
シユプルアウトプツトトランスレス）形の電力増
幅回路において、スピーカ回路等の負荷が短絡し
たときとか過大入力などの過渡状態には、出力ト
ランジスタに定格を越える過電流が流れることが
あり、この出力トランジスタが破壊してしまうこ
とがある。このような異常時に過電流検出を行つ
て出力トランジスタを保護することが行われてい
るが、この過電流検出をより正確に行うことが望
まれる。
シユプルアウトプツトトランスレス）形の電力増
幅回路において、スピーカ回路等の負荷が短絡し
たときとか過大入力などの過渡状態には、出力ト
ランジスタに定格を越える過電流が流れることが
あり、この出力トランジスタが破壊してしまうこ
とがある。このような異常時に過電流検出を行つ
て出力トランジスタを保護することが行われてい
るが、この過電流検出をより正確に行うことが望
まれる。
本考案は上記の事情に鑑みてなされたもので、
出力トランジスタの電流に比例する電流を検出
し、この電流および出力トランジスタのコレク
タ・エミツタ間電圧に依存する電圧を所定の基準
電圧と比較して出力トランジスタの過電流時を正
確に検出し得る電力増幅回路の過電流検出回路を
提供するものである。
出力トランジスタの電流に比例する電流を検出
し、この電流および出力トランジスタのコレク
タ・エミツタ間電圧に依存する電圧を所定の基準
電圧と比較して出力トランジスタの過電流時を正
確に検出し得る電力増幅回路の過電流検出回路を
提供するものである。
以下、図面を参照して本考案の一実施例を詳細
に説明する。第１図は、SEPP−OTL回路の一対
の出力トランジスタのうちの一方の出力トランジ
スタＱと、このトランジスタＱの過電流時を検出
する過電流検出回路１０と、この検出回路１０の
検出出力により上記出力トランジスタＱの入力レ
ベルを小さくしてトランジスタＱを保護する出力
トランジスタ制御回路１１を示している。上記出
力トランジスタＱのコレクタは電源ライン１２に
接続され、エミツタは出力ライン１３に接続され
ており、この出力ライン１３には図示しない出力
コンデンサを介してスピーカ回路に接続される。
に説明する。第１図は、SEPP−OTL回路の一対
の出力トランジスタのうちの一方の出力トランジ
スタＱと、このトランジスタＱの過電流時を検出
する過電流検出回路１０と、この検出回路１０の
検出出力により上記出力トランジスタＱの入力レ
ベルを小さくしてトランジスタＱを保護する出力
トランジスタ制御回路１１を示している。上記出
力トランジスタＱのコレクタは電源ライン１２に
接続され、エミツタは出力ライン１３に接続され
ており、この出力ライン１３には図示しない出力
コンデンサを介してスピーカ回路に接続される。
一方、前記過電流検出回路１０において、１４
は出力トランジスタＱのコレクタ電流Ioを検出
し、その１／Ｓ（Ｓは係数）の電流Io／Ｓが流れ
る比例電流検出回路である。そして、出力ライン
１３と電源ライン１２との間には、抵抗R1，R2
が順次直列に接続されてなる抵抗分圧回路１７が
挿入されており、この抵抗R1，R2が接続点Ａ
（抵抗分圧回路１７の分圧出力点）は前記検出回
路１４の入力端およびコンパレータ１５の一方入
力端に接続されている。このコンパレータ１５の
他方の入力端と電源ライン１２との間には定電圧
素子１６が接続されており、コンパレータ１５の
出力は出力トランジスタ制御回路１１へ制御信号
として供給される。
は出力トランジスタＱのコレクタ電流Ioを検出
し、その１／Ｓ（Ｓは係数）の電流Io／Ｓが流れ
る比例電流検出回路である。そして、出力ライン
１３と電源ライン１２との間には、抵抗R1，R2
が順次直列に接続されてなる抵抗分圧回路１７が
挿入されており、この抵抗R1，R2が接続点Ａ
（抵抗分圧回路１７の分圧出力点）は前記検出回
路１４の入力端およびコンパレータ１５の一方入
力端に接続されている。このコンパレータ１５の
他方の入力端と電源ライン１２との間には定電圧
素子１６が接続されており、コンパレータ１５の
出力は出力トランジスタ制御回路１１へ制御信号
として供給される。
而して、出力トランジスタＱのコレクタ・エミ
ツタ間電圧をＶCE、抵抗R2に流れる電流をIr、定
電素子１６の電圧をＶZとすると、この電圧ＶZと
接続点Ａの電圧ＶA（＝Ir・R2）とがコンパレータ
１５で比較される。そして、 ＶA≧ＶZ …(1) のとき比較出力が“１”となつて出力トランジス
タ制御回路１１により出力トランジスタＱのコレ
クタ電流Ioを小さくさせるように制御する。この
場合、電流Irには比例電流検出回路１４の電流
Io／Ｓが含まれるので、出力トランジスタＱの電
流Ioが過電流になつたときにIr・R2（＝ＶA）≧Ｖ
Zとなるように設定しておけばよい。
ツタ間電圧をＶCE、抵抗R2に流れる電流をIr、定
電素子１６の電圧をＶZとすると、この電圧ＶZと
接続点Ａの電圧ＶA（＝Ir・R2）とがコンパレータ
１５で比較される。そして、 ＶA≧ＶZ …(1) のとき比較出力が“１”となつて出力トランジス
タ制御回路１１により出力トランジスタＱのコレ
クタ電流Ioを小さくさせるように制御する。この
場合、電流Irには比例電流検出回路１４の電流
Io／Ｓが含まれるので、出力トランジスタＱの電
流Ioが過電流になつたときにIr・R2（＝ＶA）≧Ｖ
Zとなるように設定しておけばよい。
ところで、出力トランジスタＱのASO（Area
Safe Operation：安全動作領域）は第２図の曲
線で示されることが知られているが、図中斜線部
分は第１図の出力トランジスタＱの動作領域であ
る。この動作領域は以下の計算式に基いて設定可
能である。
Safe Operation：安全動作領域）は第２図の曲
線で示されることが知られているが、図中斜線部
分は第１図の出力トランジスタＱの動作領域であ
る。この動作領域は以下の計算式に基いて設定可
能である。
ＶＣＥ−ＶＡ／Ｒ２＝Ir …(2)
Ir＝Ｉｏ／Ｓ＋ＶＡ／Ｒ１ …(3)
(2)式から ＶA＝ＶCE−IrR2
が求まり、これを(3)式に代入する。
Ir＝Ｉｏ／Ｓ＋１／Ｒ１（ＶCE−IrR2）
＝Ｉｏ／Ｓ＋ＶＣＥ／Ｒ１−IrＲ２／Ｒ１
（１＋Ｒ２／Ｒ１）Ir＝Ｉｏ／Ｓ＋ＶＣＥ／Ｒ１
∴Ir＝Ｒ１／Ｒ１＋Ｒ２（Ｉｏ／Ｓ＋ＶＣＥ／Ｒ１）
…(4) (4)式を前式(1)に代入する。
…(4) (4)式を前式(1)に代入する。
Ｒ２／Ｒ１＋Ｒ２（Ｉｏ／ＳR1＋ＶCE）≧ＶZ …(5)
ここでＲ２／Ｒ１＋Ｒ２＝αとおけば
ＶCE≧ＶＺ／α−Ｉｏ／ＳR1 …(6)
∴Io≧Ｓ／Ｒ１（ＶＺ／α−ＶCE） …(7)
(6)，(7)式に基いて第２図に示すように出力トラ
ンジスタＱの最大コレクタ電流Iomax、最大コレ
クタエミツタ間電圧VCEmax，ASO特性に対し
て任意の動作領域を設定可能である。
ンジスタＱの最大コレクタ電流Iomax、最大コレ
クタエミツタ間電圧VCEmax，ASO特性に対し
て任意の動作領域を設定可能である。
第３図は第２図の回路の一具体例であり、第１
図と同一部分は同一符号を付している。比例電流
検出回路１４は、エミツタが前記抵抗R1，R2の
接続点Ａに接続され、ベース・コレクタが接続さ
れたPNP形のトランジスタQ1と、このトランジ
スタQ1のコレクタにコレクタが接続され、エミ
ツタが抵抗R3を介して出力ライン１３に接続さ
れ、ベースが抵抗R4を介して出力トランジスタ
Ｑのベースに接続されたNPN形のトランジスタ
Q2よりなる。このトランジスタQ2は出力トラン
ジスタＱに対してエミツタ面積が１／Ｓに設定さ
れている。したがつて、トランジスタQ2の電流
はIo／Ｓになる。この場合、上記抵抗R3，R4
は、出力トランジスタＱの電流Ioの大きな領域に
おけるベース・エミツタ間電圧ＶBE対コレクタ電
流ＩC（＝Io）特性の歪みに起因してIoの大きな
領域でIoとIo／Ｓとの比例関係が歪むことを補正
するためのものであり、トランジスタQ2のエミ
ツタ電圧Ｉｏ／ＳR3が熱電圧ＶTより小さくなるように 抵抗R3，R4の値が選ばれている。
図と同一部分は同一符号を付している。比例電流
検出回路１４は、エミツタが前記抵抗R1，R2の
接続点Ａに接続され、ベース・コレクタが接続さ
れたPNP形のトランジスタQ1と、このトランジ
スタQ1のコレクタにコレクタが接続され、エミ
ツタが抵抗R3を介して出力ライン１３に接続さ
れ、ベースが抵抗R4を介して出力トランジスタ
Ｑのベースに接続されたNPN形のトランジスタ
Q2よりなる。このトランジスタQ2は出力トラン
ジスタＱに対してエミツタ面積が１／Ｓに設定さ
れている。したがつて、トランジスタQ2の電流
はIo／Ｓになる。この場合、上記抵抗R3，R4
は、出力トランジスタＱの電流Ioの大きな領域に
おけるベース・エミツタ間電圧ＶBE対コレクタ電
流ＩC（＝Io）特性の歪みに起因してIoの大きな
領域でIoとIo／Ｓとの比例関係が歪むことを補正
するためのものであり、トランジスタQ2のエミ
ツタ電圧Ｉｏ／ＳR3が熱電圧ＶTより小さくなるように 抵抗R3，R4の値が選ばれている。
一方、定電圧素子１６としてツエナーダイオー
ドＤZが用いられており、コンパレータ１５とし
てPNP形トランジスタQ3およびNPN形トランジ
スタQ4が用いられている。すなわち、ツエナー
ダイオードＤZの一端が上記トランジスタQ3のエ
ミツタに接続され、このトランジスタQ3のベー
スに前記トランジスタQ1のベースが接続されて
いる。そして、前記トランジスタQ4は、エミツ
タが出力ライン１３、コレクタが出力トランジス
タ制御回路１１、ベースが前記トランジスタQ3
のコレクタにそれぞれ接続されている。
ドＤZが用いられており、コンパレータ１５とし
てPNP形トランジスタQ3およびNPN形トランジ
スタQ4が用いられている。すなわち、ツエナー
ダイオードＤZの一端が上記トランジスタQ3のエ
ミツタに接続され、このトランジスタQ3のベー
スに前記トランジスタQ1のベースが接続されて
いる。そして、前記トランジスタQ4は、エミツ
タが出力ライン１３、コレクタが出力トランジス
タ制御回路１１、ベースが前記トランジスタQ3
のコレクタにそれぞれ接続されている。
ここで、トランジスタQ3のベース・エミツタ
間電圧ＶBEをＶF、ツエナーダイオードＤZのツエ
ナー電圧をＶZとすれば、電源電圧が（ＶZ＋Ｖ
F）以下のときにはトランジスタQ3，Q4が共にオ
フになつているので過電流検出が行われない。そ
れで（ＶZ＋ＶF）を電力増幅回路の最低動作電源
電圧以下に設定しておけば、第４図に示すような
動作領域を設定でき、出力トランジスタＱの異常
時にそれを正確に保護することができる。なお、
カステレオの場合の最低動作電源電圧は約9Vで
あり、ＶZは６〜7Vであるので上述したような関
係を満足させることができる。
間電圧ＶBEをＶF、ツエナーダイオードＤZのツエ
ナー電圧をＶZとすれば、電源電圧が（ＶZ＋Ｖ
F）以下のときにはトランジスタQ3，Q4が共にオ
フになつているので過電流検出が行われない。そ
れで（ＶZ＋ＶF）を電力増幅回路の最低動作電源
電圧以下に設定しておけば、第４図に示すような
動作領域を設定でき、出力トランジスタＱの異常
時にそれを正確に保護することができる。なお、
カステレオの場合の最低動作電源電圧は約9Vで
あり、ＶZは６〜7Vであるので上述したような関
係を満足させることができる。
上述したような本考案の電力増幅回路における
過電流検出回路によれば、出力トランジスタの電
流に比例する電流を検出し、この電流および出力
トランジスタのコレクタ・エミツタ間電圧の両者
に依存して定まる電圧を所定の基準電圧と比較す
るようにしているので、出力トランジスタの過電
流検出を正確に行うことができる。したがつて、
この検出出力により過負荷時とが過大入力時に出
力トランジスタが破壊しないように制御すること
ができ、出力トランジスタの保護を図ることがで
きる。
過電流検出回路によれば、出力トランジスタの電
流に比例する電流を検出し、この電流および出力
トランジスタのコレクタ・エミツタ間電圧の両者
に依存して定まる電圧を所定の基準電圧と比較す
るようにしているので、出力トランジスタの過電
流検出を正確に行うことができる。したがつて、
この検出出力により過負荷時とが過大入力時に出
力トランジスタが破壊しないように制御すること
ができ、出力トランジスタの保護を図ることがで
きる。
第１図は本考案に係る電力増幅回路の過電流検
出回路の一実施例を示す構成説明図、第２図は第
１図の回路における特性図、第３図は第１図の一
具体例を示す回路図、第４図は第３図の回路にお
いて設定可能な特性の一例を示す特性図である。 Ｑ……出力トランジスタ、１２……電源ライ
ン、１３……出力ライン、１４……比例電流検出
回路、１５……コンパレータ、１６……定電圧素
子、１７……抵抗分圧回路。
出回路の一実施例を示す構成説明図、第２図は第
１図の回路における特性図、第３図は第１図の一
具体例を示す回路図、第４図は第３図の回路にお
いて設定可能な特性の一例を示す特性図である。 Ｑ……出力トランジスタ、１２……電源ライ
ン、１３……出力ライン、１４……比例電流検出
回路、１５……コンパレータ、１６……定電圧素
子、１７……抵抗分圧回路。
Claims (1)
- 電源ラインと出力ラインとの間にコレクタ・エ
ミツタ間が接続された出力トランジスタを備えた
電力増幅回路に設けられ、前記電源ラインと出力
ラインとの間に接続された抵抗分圧回路と、この
抵抗分圧回路の分圧出力点に電流入力端が接続さ
れ前記出力トランジスタのコレクタ電流Ioに比例
した検出電流Io／Ｓを流す比例電流検出回路と、
前記電源ラインに一端が接続され両端間に定電圧
を発生する定電圧素子と、この定電圧素子の他端
および前記抵抗分圧回路の分圧出力点の各電圧を
比較し、上記分圧出力点の電圧の方が大きいとき
に前記出力トランジスタの過電流検出を行なうコ
ンパレータとを具備してなることを特徴とする電
力増幅回路の過電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7887881U JPS6223131Y2 (ja) | 1981-05-29 | 1981-05-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7887881U JPS6223131Y2 (ja) | 1981-05-29 | 1981-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57191112U JPS57191112U (ja) | 1982-12-03 |
| JPS6223131Y2 true JPS6223131Y2 (ja) | 1987-06-12 |
Family
ID=29874493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7887881U Expired JPS6223131Y2 (ja) | 1981-05-29 | 1981-05-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223131Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8302197A (nl) * | 1983-06-21 | 1985-01-16 | Philips Nv | Beveiligingsschakeling. |
-
1981
- 1981-05-29 JP JP7887881U patent/JPS6223131Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57191112U (ja) | 1982-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| US4330809A (en) | Thermal protection circuit for the die of a transistor | |
| JPS6260847B2 (ja) | ||
| GB2030808A (en) | Protecting transistors | |
| US4623950A (en) | Protective device for a power element of an integrated circuit | |
| JPS6223131Y2 (ja) | ||
| JPH0136591B2 (ja) | ||
| JPH0620174Y2 (ja) | 出力回路 | |
| JPH0431613Y2 (ja) | ||
| JP2546051Y2 (ja) | 安定化電源回路 | |
| JPH021608Y2 (ja) | ||
| JP2518478Y2 (ja) | 安定化電源の過電流保護回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH082738Y2 (ja) | 定電流回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS5937854Y2 (ja) | 定電圧電源回路 | |
| JPH0615296Y2 (ja) | 過負荷検出回路 | |
| JPH0435776Y2 (ja) | ||
| JP2604403Y2 (ja) | 電流制限トランジスタ回路 | |
| US3543176A (en) | Semiconductor differential amplifier | |
| JPH0534028Y2 (ja) | ||
| JPS6117461Y2 (ja) | ||
| JP2590977B2 (ja) | 過電流検出回路 | |
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JPH0231411B2 (ja) |