KR930000600B1 - IC 보호용 과열방지(Thermal Shut-Down : TSD)회로 - Google Patents
IC 보호용 과열방지(Thermal Shut-Down : TSD)회로 Download PDFInfo
- Publication number
- KR930000600B1 KR930000600B1 KR1019890018935A KR890018935A KR930000600B1 KR 930000600 B1 KR930000600 B1 KR 930000600B1 KR 1019890018935 A KR1019890018935 A KR 1019890018935A KR 890018935 A KR890018935 A KR 890018935A KR 930000600 B1 KR930000600 B1 KR 930000600B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- circuit
- terminal
- protection
- resistors
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.
Description
제1도(a)는 본 발명에 따른 상세회로도.
제1도(b)는 본 발명에 따른 회로를 시스템에 접속하는 상태를 보여주는 블록도.
제2도(a)는 본 발명에 따른 회로를 시스템의 입력단자의 전류미러에 적용한 예시도.
제2도(b)는 본 발명에 따른 회로를 입력 바이어스 단자에 적용한 예시도.
본 발명은 파워 IC 보호용 과열방지(Thermal Shut-Down : TSD) 회로에 관한 것이다.
파워 IC 보호용 과열방지회로는 IC가 외부 또는 내부적 요인에 의하여 과열상태에 이르는 경우에 IC 내부 시스템에 공급되는 전원을 차단시켜서 IC를 보호하도록 하는 역할을 하는 회로이며, 특히 모터 드라이버와 같은 IC에서는 과부하에 대한 대비책으로서 이 회로를 필수적으로 내장하여야 한다.
종래의 파워 IC에는 과열방지회로가 내장되어 있지 않았기 때문에 외부 또는 내부 요인에 의해 온도가 상승하는 경우에는 IC가 망가지거나 오동작을 일으키는 등의 문제점이 많았었다. 설혹 과열방지회로가 내장되어 있다 하더라도 그 구성이 매우 복잡하고 상당히 컸기 때문에 IC에 내장될 때 공간을 많이 차지하는 무제점이 있었고, 또한 IC의 과열에 따라 과열방지회로가 가동되어 IC로 유입되는 전원이 차단된 후에 시간이 지남에 다라 IC의 온도가 내려가면 일일이 다시 처음 그 회로가 시동될때와 같은 상태로 맞추어 주어야 하는 문제점이 있었다.
따라서 본 발명은 시스템이 광려되면 시스템에 공급되는 전원을 차단시켜 시스템을 중지시키고 정상상태가 되면 자동적으로 전원을 공급하여 시스템을 재시동시킬 수 있는 기능이 있으면서, 동시에 최소한의 소자로 구성되어 내장공간을 적게 차지함으로써 시스템의 크기를 축소시킬 수 있는 IC 보호용 광려방지회로를 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 온도에 따라 트랜지스터의 턴온 또는 턴오프 전압이 달라지는 점을 이용하는 것이며, 회로의 작동온도점과 중지온도점을 달리할 수 있는 히스테리시스 특성을 이용한 것이 특징이다.
이하, 본 발명은 첨부도면을 참조하여 상세히 설명한다.
제1도(a)는 본 발명에 의한 IC 보호용 과열방지(Thermal Shut Down:TSD)회로를 상세하게 나타낸 것으로, 전압원(VCC)과, 상기 전압원(VCC)에 직렬로 연결되어 전압(VCC)을 분해하는 저항(R1,R2)과, 정전류원(I1)과, 상기 전정류원(I1)에 콜렉터단자가 접속되고 상기 저항(R1,R2)에 의해 분배된 전원에 따라서 턴온 되어지는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 콜렉터단자에 베이스단자가 접속되어 상기 트랜지스터(Q1)와 반대로 동작하는 트랜지스터(Q2)와, 정전류원(I2)과, 상기 정전류원(I2)에 에미터단자가 상기 트랜지스터(Q2)의 콜렉터단자와 공통으로 접속되고 콜렉터단자가 상기 트랜지스터(Q1)의 베이스단자에 접속되어 상기 트랜지스터(Q2)와 반대로 동작하는 NPN 트랜지스터(Q3)와, 상기 NPN 트랜지스터(Q3)의 슬플릿(split)된 한쪽 단자에 연결되어 외부에 접속되어질 다알링턴의 바이어스를 안정화시키는 다이오드(D1) 및 저항(R4)과, 상기 트랜지스터(Q3)의 슬플릿된 타측의 콜렉터단자 및 트랜지스터(Q1)의 베이스단자에 일단이 접속되고 상기 저항(R1,R2)의 접속점에 타단이 접속되어 상기 트랜지스터(Q1)의 턴온프 온동점을 조절하는 저항(R3)으로 이루어져 있다.
제1도(b)는 본 발명에 따른 (a)의 회로를 시스템에 접속하는 상태를 보여주는 블록도로서, TSD회로의 출력단을 두 개의 트랜지스터(Q4,Q5)로 구성된 달링턴 (Darington)의 베이스단자에 접속하고, 상기 달링턴의 콜렉터단자에 시스템을 접속하고 있다.
더 구체적으로 동작과 함께 설명한다.
먼저, 시스템이 정상작동온도에서는 TSD회로의 영향을 전혀 받지 않도록 구성하여야 한다. 그러기 위해서, 정상작동온도에서는 트랜지스터(Q1)가 오프상태에 있도록 저항(R1,R2)을 적당히 조절한다. 예를들어 정상작동온도가 25℃라면 25℃에서 트랜지스터의 베이스의 턴온 전압은 0,7V이므로 접속점(a)의 전위가 0.7V보다 작도록 바이어스한다. 그러면 전류(I1)는 모두 트랜지스터(Q2)의 베이스단자로 흘러들어가게 되어 트랜지스터(Q2)는 포화상태(saturation)의 조건이 되고, 전류(I2)는 트랜지스터(Q2)의 콜렉터로 모두 흐르게 되고, 따라서 접속점(b)의 전위는 트랜지스터(Q2)의 콜렉터-에미터간의 포화상태의 전위(VSATQ2), 약 0.3V로 된다. 따라서 NPN 트랜지스터(Q3)는 오프상태가 되어 달링턴을 턴오프시키고, 시스템으로부터 전류(It)를 유출시키지 못함으로써 시스템에 아무런 영향을 주지 않게 되고, 결국 시스템은 독립적으로 그대로 동작한다.
이와같이 시스템이 오랫동안 동작하다가 이로인해 자체의 열이 발생되거나 또는 외부의 요인에 의해 열이 발생되면 트랜지스터(Q1)는 턴온된다. 왜냐하면 온도에 대한 트랜지스터의 베이스-에미터간의 턴온 전압의 비율이 일반적으로 -2.2mV/℃로서, 0.7V 이상에서 턴온되던 것이 그보다 낮은 전압에서도 턴온되기 때문이다. 이리하여 트랜지스터(Q2)는 더 이상 포화상태를 유지할 수 없게 되고, 따라서 접속점(b)의 전위는 트랜지스터(Q3)를 온 시키기에 충분할 정도가 되어 트랜지스터(Q3)를 턴온 시킨다. 트랜지스터(Q3)가 온됨에 따라 스플릿(split)된 한쪽 경로를 통해서 달링턴은 포화상태의 조건이 되는데 그 베이스단자에 연결된 다이오드(D1) 및 저항(R4)에 의해 바이어스가 안전하게 유지되고, 시스템으로부터 전류(It)를 유출시키게 된다. 다시 말해서, 시스템으로 공급되어야 할 전류(It)가 시스템으로 공급되지 않고 ISD회로에 의해 다알링턴회로로 모두 유출되므로써 시스템은 동작을 중지한다.
한편 시스템이 중지되고 있는 동안 트랜지스터(Q3)를 통하여 저항(R3)으로 전류(I3)가 흐르게 되어 트랜지스터(Q1)의 베이스전위는 상승하게 된다. 이 때문에 트랜지스터(Q1)가 턴오프되는 시점의 온도는 저항(R3)가 흐르지 않을때의 트랜지스터 (Q1)의 턴온되는 시점의 온도와 달라지게 된다. 즉, 온도에 대한 히스테리시스 곡선이 형성되고 턴온프되는 조건은 다음식과 같이 된다.
Va+I3R3〈VBEQION
따라서, 트랜지스터(Q1)가 턴오프되는, 즉 TSD회로의 동작을 멈추고 시스템이 다시 동작하게 되는 시점의 온도는 턴온되는 시점의 온도보다 낮아지게 된다.
상기와 같이 시스템의 온도가 정상상태로 되어 시스템이 다시 동작한다면 처음 상기한 조건과 같게 되고 동작하다가 또 열을 발생하게 되고, 열이 발생하면 트랜지스터 (Q1)의 턴온전압이 낮아져 다시 TSD회로가 동작하게 되고, TSD회로에 의해 시스템은 동작을 중지하게 되어 열을 방출하고, 열이 방출되어짐에 따라 트랜지스터(Q1)의 턴온전압이 높아져 TSD회로의 동작은 멈추게 되고 시스템은 다시 재동작한다. 계속해서 이런 과정을 되풀이 하는 것이다.
여기서 트랜지스터(Q1)의 턴온 온도 즉, 시스템의 중지온도를 조절하는 것은 저항(R1,R2)값에 의한 접속점(a)의 전위이고, 트랜지스터(Q1)의 턴온프 온도 즉, 시스템의 재동작 온도를 조절하는 것은 저항(R3)값과 트랜지스터(3)의 스플릿비에 의한 트랜지스터(Q1)의 베이스전위며 바로 히스테리특성을 갖는 요인이다.
본 회로에서 특히, 상기한 히스테리시스 특성을 이용한 이유는 시스템의 열을 확실하게 방출하여 시스템을 보다 안전하게 보호하기 위함이고, TSD회로의 출력단을 다알링턴에 접속시켜 사용한 이유는 다알링턴의 이득이 한 개의 트랜지스터의 이득에 비해 제곱배이므로 확실하게 시스템으로부터 전류(It)를 유출시켜 시스템을 중지시켜 주기 때문이다.
제2도는 본 발명에 따른 회로의 사용 실시예를 도시한 것으로서, (A)는 시스템의 입력단자의 전류미러(Current Mirror)에 적용한 것이며, (B)는 입력바이어스 단자에 적용한 것이다.
상기한 바와 같이 본 발명에 대한 파워 IC 보호 등 과열방지회로는 IC 내부의 자체과열 또는 외부의 조건에 의해 과열현상을 나타낼 때 시스템의 전원을 차단하여 보호하였다가, 온도가 원하는 수준이하로 내려가면 자동으로 재시동될 수 있는 히스테리시스 특성을 가지고 있으며, 구성이 간단하여 IC 내부에 내장될 때 공간을 적게 차지하는 등의 효과가 있다.
Claims (3)
- 전압원(Vcc)과, 상기 전압원((Vcc)에 직렬로 연결되어 전압(Vcc)을 분배하는 저항(R1,R2)과, 정전류원(I1)과, 상기 정전류원(I1)에 콜렉터단자가 접속되고 상기 저항 (R1,R2)에 의해 분배된 전위에 따라서 턴온되어지는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 콜렉터단자에 베이스단자가 접속되어 상기 트랜지스터(Q1)와 반대로 동작하는 트랜지스터(Q2)와, 정전류원(I2)와, 상기 정전류원(I2)에 에미터단자가 상기 트랜지스터(Q2)의 콜렉터단자와 공통으로 접속되고 콜렉터단자가 상기 트랜지스터(Q1)의 베이스단자에 접속되어 상기 트랜지스터(Q2)와 반대로 동작하는 NPN 트랜지스터 (Q)와, 상기 NPN 트랜지스터(Q3)의 슬플릿(split)된 일측 베이스단자에 연결되어 외부에 접속되어질 회로의 바이어스를 안정시키는 다이오드 및 저항(D1,R4)과, 상기 트랜지스터(Q3)의 슬플릿된 타측의 콜렉터단자 및 트랜지스터(Q1)의 베이스단자에 일단이 접속되고 상기 저항(R1,R2)의 접속점에 그 타단이 접속되어 상기 트랜지스터(Q1)의 턴오프 온도점을 조절하는 저항(R3)으로 이루어진 IC 보호용 과열방지회로.
- 제1항에 있어서, 저항(R1,R2)의 값이 시스템이 정상온도에 있을시 트랜지스터 (Q1)가 오프상태에 있도록 조절된 것을 특징으로 하는 IC 보호용 과열방지회로.
- 제1항에 있어서, 저항(R3)의 값이 시스템이 과열상태에 있다가 원하는 온도이하로 내려가면 트랜지스터(Q1)가 오프되어 가는 히스테리특성을 갖도록 조절된 것을 특징으로 하는 IC 보호용 과열방지회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890018935A KR930000600B1 (ko) | 1989-12-19 | 1989-12-19 | IC 보호용 과열방지(Thermal Shut-Down : TSD)회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890018935A KR930000600B1 (ko) | 1989-12-19 | 1989-12-19 | IC 보호용 과열방지(Thermal Shut-Down : TSD)회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910013428A KR910013428A (ko) | 1991-08-08 |
KR930000600B1 true KR930000600B1 (ko) | 1993-01-25 |
Family
ID=19293182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890018935A KR930000600B1 (ko) | 1989-12-19 | 1989-12-19 | IC 보호용 과열방지(Thermal Shut-Down : TSD)회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930000600B1 (ko) |
-
1989
- 1989-12-19 KR KR1019890018935A patent/KR930000600B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910013428A (ko) | 1991-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930006304B1 (ko) | 온도검출회로 | |
US5008771A (en) | Diagnostic circuit for units providing current control and protection against excessive heat dissipation for semiconductor power devices | |
KR970007558A (ko) | 직류 안정화 전원 회로 | |
US3109980A (en) | Short circuit protection device | |
JPH08293774A (ja) | ゲート駆動回路 | |
JPS59136019A (ja) | 電圧トランジエント保護回路 | |
KR910001425B1 (ko) | 입력보호회로를 갖춘 반도체집적회로 | |
GB1202349A (en) | Temperature stabilisation of transistor voltage regulators | |
KR910001050B1 (ko) | 열보호회로 | |
KR930000600B1 (ko) | IC 보호용 과열방지(Thermal Shut-Down : TSD)회로 | |
US5698887A (en) | Semiconductor protection circuit | |
JP2806503B2 (ja) | 半導体素子の短絡保護回路 | |
KR100812876B1 (ko) | 전원 회로 및 반도체 장치 | |
US4146829A (en) | Battery dissipation limiter circuit | |
US4333120A (en) | Transistor protection circuit | |
JPH08279736A (ja) | 電子スイッチ用制御回路及びこれを適用する電子スイッチ | |
JP2001337729A (ja) | シリーズレギュレータ | |
KR100195527B1 (ko) | 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로 | |
US4572927A (en) | Current limiter for telephone office signalling | |
US4451747A (en) | High speed clamp circuit | |
KR940003770Y1 (ko) | 모터의 온도 셭다운(Shutdowm)회로 | |
KR950007192Y1 (ko) | 서미스터를 이용한 자동차 발전기용 전압안정기의 오동작 방지회로 | |
KR101528136B1 (ko) | 공정 변화에 강인한 과열 방지 회로 | |
KR0163892B1 (ko) | 병렬 접지를 이용한 고온 보호 회로 | |
JP2529239B2 (ja) | 電圧安定化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 17 |
|
EXPY | Expiration of term |