KR0163892B1 - 병렬 접지를 이용한 고온 보호 회로 - Google Patents

병렬 접지를 이용한 고온 보호 회로 Download PDF

Info

Publication number
KR0163892B1
KR0163892B1 KR1019950021201A KR19950021201A KR0163892B1 KR 0163892 B1 KR0163892 B1 KR 0163892B1 KR 1019950021201 A KR1019950021201 A KR 1019950021201A KR 19950021201 A KR19950021201 A KR 19950021201A KR 0163892 B1 KR0163892 B1 KR 0163892B1
Authority
KR
South Korea
Prior art keywords
transistor
base
circuit
collector
high temperature
Prior art date
Application number
KR1019950021201A
Other languages
English (en)
Other versions
KR970008556A (ko
Inventor
최낙식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950021201A priority Critical patent/KR0163892B1/ko
Publication of KR970008556A publication Critical patent/KR970008556A/ko
Application granted granted Critical
Publication of KR0163892B1 publication Critical patent/KR0163892B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

이 발명은 병렬 접지를 이용한 고온 보호 회로에 관한 것으로서, 더욱 상세하게 말하자면 주회로 제어 회로에 병렬로 제어 회로를 추가로 구성하여 종래의 고온 보호 회로에 비하여 더욱 안정된 동작을 하는 병렬 접지를 이용한 고온 보호 회로에 관한 것이다.
종래의 기술에서 고온 보호 회로의 온도가 규정 이상으로 올라갈 경우, 고온 보호 회로가 동작하여 고온 보호 회로를 보호하고, 그 이상의 온도가 올라갈 경우에는 트랜지스터(Q63)이 턴온되어 트랜지스터(Q63)의 콜렉터 에미터간이 저항 성분으로 작용을 하여 콜렉터 에미터 양단의 전위가 높아지며, 이로 인하여 오동작을 하게 되지만, 본 발명에서는 전류를 트랜지스터(Q62)를 통하여, 분산시켜 흐르게 함으로써 집적 회로의 온도가 지속적으로 상승하여도, 트랜지스터(Q63)의 콜렉터 에미터간의 전위가 상승치 못하게 하여, 회로의 오동작을 방지할 수 있는 병렬 접지를 이용한 고온 보호 회로를 제공할 수가 있다.

Description

병렬 접지를 이용한 고온 보호 회로
제1도는 종래의 고온 보호 회로의 상세 회로도이고,
제2도는 이 발명의 실시예에 따른 병렬 접지를 이용한 고온 보호 회로의 상세 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
40 : 전류원 회로 50 : 히스테리시스 제한 회로
60 : 온도 검출 및 주회로 제어 회로
이 발명은 병렬 접지를 이용한 고온 보호 회로에 관한 것으로서, 더욱 상세하게 말하자면 주회로 제어 회로에 병렬로 제어 회로를 추가로 구성함으로써, 종래의 고온 보호 회로에 비하여 더욱 안정된 동작을 하는 병렬 접지를 이용한 고온 보호 회로에 관한 것이다.
집적 회로를 설계함에 있어서, 집적 회로를 보호하는 회로는 집적 회로가 갈수록 그 집적도가 높아지고 기능이 다양화하면서 집적 회로의 한 부분에 필수적으로 집적화하여야 할 블럭이 되었다.
특히, 시스템의 용량 및 성능이 극대화되어 감에 따라 시스템 동작시 주변 온도가 상승하게 되고, 일부 부품의 오동작이나 소손으로 인한 고온 발생시 시스템을 보호하고, 과열로 인한 화재를 미연에 방지하는 고온 보호 회로의 중요성이 크게 확산되고 있다.
이하, 첨부된 도면을 참조로 하여 종래의 고온 보호 회로에 대하여 설명 한다.
제1도는 종래의 고온 보호 회로의 상세 회로도이다.
제1도에 도시되어 있듯이, 종래의 기술인 고온 보호 회로의 구성은, 전원을 입력받아 집적 회로의 최소 동작 전류를 제공하며, 또한 상기 집적 회로의 안정된 동작을 위하여, 일정한 전류를 흐르게 하는 전류원 회로(10)와, 집적 회로의 온도가 규정 이상 올라 갔을때 온도를 검출하여 제한하며, 또한 집적 회로의 주회로의 동작을 차단하는 작용을 하는 온도 검출 및 주회로 제어 회로(30)와, 집적 회로와 온도가 규정 이하로 내려갈 때 즉시 동작하지 않고 트랜지스터(Q21, Q22)의 전류 배분에 의하여 규정 온도의 임계점에서 동작하지 않고 시간 지연이 이루어진 후에 동작하는 히스테리시스 제한 회로(20)로 이루어진다.
상기한 구성에 의한 종래의 고온 보호 회로의 작용은 다음과 같다.
트랜지스터(Q12, Q13, Q14)는 집적 회로를 기동시키기 위한 최소 전류를 공급해 주는 종속 전류원으로 작용을 한다.
전원(Vcc)에 의한 전류는 저항(R11)에 의하여 제한을 받는다. 저항(R11)에 의하여 제한 받는 전류는 트랜지스터(Q13)의 베이스에 인가되어 트랜지스터(Q13)을 동작시키고, 트랜지스터(Q13)의 동작 전류는 트랜지스터(Q12)와 베이스에 인가되어 트랜지스터(Q12)를 동작시켜, 상기 집적 회로를 동작시키기 위한 최소 전류를 공급한다.
전류 밀러(Current mirror)의 원리에 의하여, 트랜지스터(Q12)에 흐르는 전류는 트랜지스터(Q14)에도 동일하게 흐르며, 상기 집적 회로가 전원(Vcc) 인가시 동작할 수 있도록 한다.
트랜지스터(Q15, Q16, Q17)은 상기 집적 회로에 전류를 공급하기 위한 종속 전류원이다.
트랜지스터(Q15)는 트랜지스터(Q14)에 의해 전류가 제한 받는 상태에서 턴온되며, 턴 온된 트랜지스터(Q15)의 베이스 에미터 양단의 바이어스 전위에 의하여 트랜지스터(Q16, Q17, Q18)은 턴온된다.
온도가 규정 이상으로 올라가면, 온도 검출 및 주회로 제어 회로(30)의 저항(R32)의 양단에는 트랜지스터(Q31)의 베이스 에미터 양단에 도통할 수 있는 바이어스 전위를 제공한다.
트랜지스터(Q31)이 턴온되면, 전원(Vcc)에 의한 트랜지스터(Q16)의 콜렉터 전류는 트랜지스터(Q31)을 통하여 접지로 흐르며, 이와 같은 동작은 집적 회로의 주회로에 동작을 차단하는 효과를 갖는다.
또한, 온도가 규정 이상으로 상승하지 않아 트랜지스터(Q31)이 동작하지 않을 경우, 전원(Vcc)에 의한 트랜지스터(Q16)의 콜렉터 전류는 저항(R23)을 통하여 접지로 흐르며, 저항(R23)의 전위는 트랜지스터(Q24)의 베이스 에미터 양단에 바이어스 전위를 제공하여 트랜지스터(Q24)는 턴온되고, 전원(Vcc)에 의한 전류는 트랜지스터(Q17) 콜렉터 전류는, 트랜지스터(Q24)를 통하여 접지로 흐른다.
다음으로 규정 온도가 검출될 경우, 전원(Vcc)에 의한 트랜지스터(Q16) 콜렉터 전류는, 트랜지스터(Q31)을 통하여 접지로 흐르므로, 트랜지스터(Q24)에는 바이어스 전위가 제공되지 않아 트랜지스터(Q24)는 턴오프되고, 전원(Vcc)에 의한 트랜지스터(Q17) 콜렉터 전류는, 트랜지스터(Q25)를 통하여 접지로 흐른다.
트랜지스터(Q25) 콜렉터와 에미터 양단에 전류가 흐르면, 트랜지스터(Q25, Q26)은 종속 전류원 작용을 하므로, 트랜지스터(Q26)에는 트랜지스터(Q25)에 흐르는 동일한 전류가 흐르며, 다이오드 작용을 하는 트랜지스터(Q21, Q22)을 도통시킨다. 이때 트랜지스터(Q21, Q22)의 베이스와 다수(9개의 단자)의 콜렉터를 공통으로 연결하고, 나머지 일 단자는 전류를 출력하여 트랜지스터(Q21, Q22)에의한 전류를 9 대 1의 비율로 제한하여 저항(R32)로 출력한다.
상기한 바와 같은 전류는 저항(R32)를 통하여 접지로 흐르며, 저항(R32) 양단의 전위는 온도 검출시의 전위보다 더 높아진다.
이후에, 집적 회로가 규정 온도 이하로 내려갈 경우, 저항(R32) 양단의 전위는 규정 온도 검출시 전위 보다도 더 높은 상태이기 때문에, 규정 온도 이하로 내려가는 즉시 트랜지스터(Q31)이 턴 오프 동작을 하는 것이 아니라, 트랜지스터(Q22)의 콜렉터 일단자에서 출력되는 전류에 의한 전위만큼 시간아 지연된 이후에 트랜지스터(Q31)은 턴 오프 동작을 한다.
상기한 바와 같은 동작은 집적 회로의 주회로를 보호하기 위하여 고온 보호 회로가 안정될 수 있을 정도의 온도로 낮아졌을 때 회로를 동작하게 하는 것을 의미한다.
다시 말하면, 상가 고온 보호 회로는 히스테리시스 동작을 하여 집적 회로상의 주회로를 보호할 수 있도록 한다.
그러나 상기한 종래의 고온 보호 회로는, 규정 온도 이상으로 상승할 경우 고온 보호용 트랜지스터(Q31)가 동작하여 집적 회로상의 주회로에 동작을 차단한다.
이후에 계속 온도가 올라갈 경우에는, 트랜지스터(Q31)의 에피텍셜층은 저항 성분으로 작용하기 때문에 트랜지스터(Q24)의 베이스와 에미터 양단의 바이어스 전위가 높아지게 된다.
집적 회로의 온도가 고온 보호 온도보다 더 높게 계속 올라가게 되면, 트랜지스터(Q31)의 콜렉터 에미터간 전위가 높아지고 트랜지스터(Q24)의 베이스 전위가 높아져 트랜지스터(Q24)가 턴 오프되어 집적 회로상의 주회로가 고온에서 보호를 받지 못하고 동작 모드에 있게 된다.
상기한 바와 같은 동작이 일어나면, 규정 온도 이상의 고온 상태에서 집적 회로상의 주회로가 동작 모드에 있게 되므로 상기 주회로는 오동작을 일으키거나 고온 보호 회로가 소손되는 경우가 발생할 수 있는 문제점이 있다.
따라서 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 고온 보호용 트랜지스터에 병렬로 전류를 분산시킬 수 있도록 장치함으로써, 다시 말해서 고온시 증가하는 고온 보호용 트랜지스터의 저항 성분을 감소시킴으로 인해서, 고온 보호 회로의 오동작을 방지할 수 있는 병렬 접지를 이용한 고온 보호 회로를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 수단으로써 이 발명의 구성은, 전원을 입력받아 집적 회로를 기동하며, 또한 상기 집적 회로에 일정한 전류를 공급하는 전류원 회로와, 상기 전류원 회로의 전류를 입력받아, 집적 회로를 보호하기 위하여 집적 회로가 고온에서 정상으로 복귀할 경우 정상 동작을 제한하는 히스테리시스 제한 회로와, 상기 전류원 회로의 전류를 입력받아, 집적 회로가 규정된 온도 이상으로 올라갈 경우, 집적 회로상의 주회로의 동작을 차단하는 온도 검출 회로 및 주회로 제어 회로로 이루어진다.
상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
제2도는 이 발명의 실시예에 따른 병렬 접지를 이용한 고온 보호 회로의 상세 회로도이다.
제2도에 도시되어 있듯이 이 발명의 실시예에 따른 병렬 접지를 이용한 고온 보호 회로의 구성은, 전원을 입력받아 병렬 접지를 이용한 고온 보호 회로(200)의 최소 동작 전류를 제공하며, 또한 병렬 접지를 이용한 고온 보호 회로(200)의 안정된 동작을 위하여, 일정한 전류를 흐르게 하는 전류원 회로(40)와, 집적 회로의 온도가 규정 이상 올라 갔을때 온도를 검출하여 제한하며, 또한 집적 회로상의 주회로의 동작을 차단하는 작용을 하는 온도 검출 및 주회로 제어 회로(60)와, 집적 회로의 온도가 규정 이하로 내려갈 때 즉시 동작하지 않고, 트랜지스터(Q51, Q52) 콜렉터단의 전류 배분에 의하여, 규정 온도의 임계점에서 동작하지 않고 시간 지연이 이루어진 후에 동작하는 히스테리시스 제한 회로(50)로 이루어진다.
더욱 자세히 설명하면, 전류원 회로(40)는, 전원(Vcc)단과 일측단이 연결되어 있는 저항(R41)과, 저항(R41)의 타측단과 콜렉터가 연결되고, 에미터는 접지되는 트랜지스터(Q43)와, 전원(Vcc)는 콜렉터와 연결되고, 저항(R41)의 타측단은 베이스에 연결되고, 트랜지스터(Q43)의 베이스는 에미터와 연결되는 트랜지스터(Q42)와, 트랜지스터(Q42)의 에미터는 베이스에 연결되고, 에미터는 접지되는 트랜지스터(Q44)와, 전원(Vcc)는 에미터에 연결되고, 트랜지스터(Q44)의 콜렉터는 베이스 콜렉터에 공통으로 연결되는 트랜지스터(Q45)와, 전원(Vcc)는 에미터에 연결되고, 트랜지스터(Q45)의 베이스는 베이스에 연결되는 트랜지스터(Q46)와, 전원(Vcc)는 에미터에 연결되고, 트랜지스터(Q46)의 베이스는 베이스에 연결되는 트랜지스터(Q47)와, 전원(Vcc)는 에미터에 연결되고, 트랜지스터(Q47)의 베이스는 베이스에 연결되는 트랜지스터(Q48)로 이루어진다.
상기 히스테리시스 제한 회로(50)는, 전원(Vcc)와 에미터가 연결되는 베이스와 (제1 - 제5)콜렉터가 공통 연결되는 트랜지스터(Q51)와, 전원(Vcc)와 에미터가 연결되고, 트랜지스터(Q51)의 베이스와 베이스가 연결되고, 베이스와 (제6 - 제9)콜렉터가 공통 연결되는 트랜지스터(Q52)와, 트랜지스터(Q46)의 콜렉터와 접지 사이에 연결되어 있는 저항(R53)과, 트랜지스터(Q46)의 콜렉터는 베이스에 연결되고, 트랜지스터(Q47)의 콜렉터는 콜렉터에 연결되고, 에미터는 접지되는 트랜지스터(Q54)와, 트랜지스터(Q47)의 콜렉터는 콜렉터와 베이스에 공통으로 연결되고, 에미터는 접지되는 트랜지스터(Q55)와, 트랜지스터(Q51, 052)의 베이스와 (제1 - 제9)콜렉터는 공통으로 콜렉터에 연결되고, 트랜지스터(Q55)의 베이스는 베이스에 연결되고, 에미터는 접지되는 트랜지스터(Q56)으로 이루어진다.
온도 검출 및 주회로 제어 회로(60)은, 트랜지스터(Q52)와 제10콜렉터와 트랜지스터(Q48)의 콜렉터와 공통단으로 하여 접지 사이에 연결되어 있는 저항(R64)과, 트랜지스터(Q54)의 베이스와 콜렉터가 연결되고, 저항(R64)의 일측단과 연결되고, 에미터는 접지되는 트랜지스터(Q63)와, 트랜지스터(Q44)의 베이스는 에미터에 연결되는 트랜지스터(Q61)와, 트랜지스터(Q61)의 베이스와 트랜지스터(Q63)의 콜렉터를 공통으로 하는 단은 콜렉터에 연결되고, 트랜지스터(Q61)의 콜렉터는 베이스에 연결되고, 에미터는 접지되는 트랜지스터(Q62)로 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 작용은 다음과 같다.
트랜지스터(Q42, Q43, Q44)는 병렬 접지를 이용한 고온 보호 회로를 기동시키기 위한 최소 전류를 공급해 주는 종속 전류원으로 작용을 한다.
전원(Vcc)에 의한 전류는 저항(R41)에 의하여 제한을 받는다. 저항(R41)에 의하여 제한 받는 전류는 트랜지스터(Q42)의 베이스에 인가되어 트랜지스터(Q42)을 동작시키고, 트랜지스터(Q42)의 동작 전류는 트랜지스터(Q43)에 인가 되어 트랜지스터(Q43)를 동작시켜, 상기 병렬 접지를 이용한 고온 보호 회로를 동작시키기 위한 최소 전류를 공급한다.
전류 밀러(Current mirror)의 원리에 의하여, 트랜지스터(Q43)에 흐르는 전류는 트랜지스터(Q44)에도 동일하게 흐르며, 상기 병렬 접지를 이용한 고온 보호 회로가 언제든지 동작할 수 있도록 한다.
트랜지스터(Q45, Q46, Q47)은 상기 병렬 접지를 이용한 고온 보호 회로에 전류를 공급하기 위한 종속 전류원이다.
트랜지스터(Q45)는 트랜지스터(Q44)에 의해 전류가 제한 받는 상태에서 턴온되며, 턴온된 트랜지스터(Q45)의 베이스 에미터 양단의 바이어스 전위에 의하여 트랜지스터(Q46, Q47, Q48)은 턴온된다.
온도가 규정 이상으로 올라가면, 온도 검출 및 주회로 제어 회로(60)의 저항(R64)의 양단에는 트랜지스터(Q63)의 베이스 에미터 양단의 전위가 도통할 수 있는 전위를 제공한다.
트랜지스터(Q63)이 턴온되면, 전원(Vcc)에 의한 트랜지스터(Q46)콜렉터 전류는 트랜지스터(Q63)을 통하여 접지로 흐르며, 또한 트랜지스터(Q62)를 통하여 흐른다.
이와 같은 동작은 집적 회로상의 주회로의 동작을 차단하는 효과를 갖는다.
또한, 온도가 규정 이상으로 상승하지 않아 트랜지스터(Q63)이 동작하지 않을 경우, 트랜지스터(Q46) 콜렉터 전류는 저항(R53)을 통하여 접지로 흐르며, 저항(R53)의 전위는 트랜지스터(Q54)의 베이스 에미터 양단에 바이어스 전위를 제공하여 트랜지스터(Q54)는 턴온되고, 전원(Vcc)에 의한 전류는 트랜지스터(Q47) 콜렉터 전류는 트랜지스터(Q54)를 통하여 접지로 흐른다.
다음으로 규정 온도가 검출될 경우, 전원(Vcc)에 의한 트랜지스터(Q46) 콜렉터 전류는 트랜지스터(Q63)을 통하여 접지로 흐르며, 또한 트랜지스터(Q62)를 통하여 흐르므로 트랜지스터(Q54) 베이스와 에미터간에는 바이어스 전위가 제공되지 않아 트랜지스터(Q54)는 턴 오프되고, 전원(Vcc)에 의한 트랜지스터(Q47) 콜렉터 전류는 트랜지스터(Q55)를 통하여 접지로 흐른다.
트랜지스터(Q55) 콜렉터와 에미터 양단에 전류가 흐르면, 트랜지스터(Q55, Q56)은 종속 전류원 작용을 하므로, 트랜지스터(Q56)에는 동일한 전류가 흐르며, 다이오드 작용을 하는 트랜지스터(Q51, Q52)을 도통시킨다. 이때 트랜지스터(Q51, Q52)의 베이스와 다수(9개의 단자)의 콜렉터를 공통으로 연결하고, 나머지 일 단자는 전류를 출력하여 전원(Vcc)에 의한 전류를 9대 1의 비율로 제한하여 저항(R64)로 출력한다.
상기한 바와 같은 전류는 저항(R64)를 통하여 접지로 흐르며, 저항(R64) 양단의 전위는 온도 검출시의 전위보다 더 높아진다.
이후에, 집적 회로가 규정 온도 이하로 내려갈 경우, 저항(R64) 양단의 전위는 규정 온도 검출시 전위 보다도 더 높은 상태이기 때문에, 규정 온도 이하로 내려가는 즉시 트랜지스터(Q63)이 턴 오프 동작을 하는 것이 아니라, 트랜지스터(Q52)의 제10콜렉터에서 출력되는 전류에 의한 전위만큼 시간이 지연된 이후에 트랜지스터(Q63)은 턴 오프 동작을 한다.
상기한 바와 같은 동작은 집적 회로의 주회로를 보호하기 위하여 집적 회로가 안정될 수 있을 정도의 온도로 낮아졌을 때 회로를 동작하게 하는 것을 의미한다.
다시 말하면, 상기 고온 보호 회로는 히스테리시스 동작을 하여 상기 고온 보호 회로의 주회로를 보호할 수 있도록 한다.
이상에서와 같이 이 발명의 실시예에서, 규정된 온도 이하에서는 트랜지스터(Q46)의 베이스 전위는 트랜지스터(Q46)의 콜렉터 전류 흐름에 의해 약 0.7V정도의 전위를 유지하고 트랜지스터(Q61)의 에미터 전위도 트랜지스터(Q42, Q43, Q44)의 동작에 의해 약0.7V정도의 전위를 유지하여 트랜지스터(Q61, Q62)는 턴 오프상태가 되어 주회로 동작에 아무런 영향을 미치지 않는다. 한편, 규정 온도 검출시에는 트랜지스터(Q61)의 베이스 전위는 트랜지스터(Q46)의 콜렉터 전류 흐름이 트랜지스터(Q63)의 턴온에 의해 트랜지스터(Q63)의 콜렉터 에미터간의 전압에 의해 약0.2V 정도의 전위를 유지하고, 트랜지스터(Q61)의 에미터 전위는 트랜지스터(Q42, Q43, Q44)의 동작에 의해 약0.7V정도의 전위를 유지하여 트랜지스터(Q61, Q62)는 턴온상태가 되어 주회로의 동작을 차단하여 집적 회로를 고온에서 보호한다. 즉, 트랜지스터(Q61, Q62)을 장치하여 규정 온도 검출시 전원(Vcc)의해 트랜지스터(Q46)을 통하여 흐르는 전류를 트랜지스터(Q63)과 분산하여 흐르게 하여 고온 오동작을 방지하는 회로이다.
상기한 바와 같은 사항은, 종래의 기술에서 집적 회로의 온도가 규정 이상으로 올라갈 경우, 고온 보호 회로가 동작하여 집적 회로상의 주회로를 보호하고, 상기의 상태에서 온도가 올라갈 경우에는 트랜지스터(Q63)이 저항 성분으로 작용을 하여 콜렉터 에미터 양단의 전위가 높아지며, 이로 인하여 오동작을 하게 되지만, 본 발명에서는 전류를 트랜지스터(Q62)를 통하여, 분산시켜 흐르게 함으로써, 집적 회로의 온도가 지속적으로 상승하여도 트랜지스터(Q63)의 콜렉터 에미터 양단의 전위를 낮추어 주므로 집적 회로의 오동작을 방지할 수 있는 병렬 접지를 이용한 고온 보호 회로를 제공할 수가 있다.
이 발명의 이러한 효과는 집적 회로 자체와 온도 상승으로 인한 문제가 발생할 수 있는 경우와, 다수의 집적 회로를 사용하는 시스템에서, 상기 시스템의 온도 상승으로 집적 회로의 오동작이나 소손의 문제가 발생할 수 있을 때, 폭넓게 이용될 수 있다.

Claims (7)

  1. 전원을 입력받아 집적 회로를 기동하며, 또한 상기 집적 회로에 일정한 전류를 공급하는 전류원 회로와, 상기 전류원 회로의 전류를 입력받으며, 집적 회로를 보호하기 위하여, 집적 회로가 고온에서 정상으로 복귀할 경우 정상 동작을 제한하는 히스테리시스 제한 회로와, 집적 회로가 규정된 온도 이상일 때 상기 히스테리시스 제한 회로의 동작을 제한하는 제1고온 보호 회로와, 집적 회로가 규정된 온도 이하일 때에는 동작하지 않다가 상기 집적 회로가 규정 온도 이상일 때 동작하여 상기 제1고온 보호 회로에 공급되는 전류를 분산시키는 제2고온 보호 회로로 이루어진 병렬 접지를 이용한 고온 보호 회로.
  2. 제1항에 있어서, 상기 전류원 회로는, 상기 병렬 접지를 이용한 고온 보호 회로를 기동시키기 위한 최소 전류를 공급하여 주기 위한 종속 전류원인, 기동 전류원 회로와, 상기 병렬 접지를 이용한 고온 보호 회로의 동작 전류를 제공하기 위한 전류원 회로로 이루어지는 것을 특징으로 하는 병렬 접지를 이용한 고온 보호 회로.
  3. 제2항에 있어서, 상기 기동 전류원 회로는, 상기 전원에 연결된 저항의 일측단에 콜렉터가 연결되고, 에미터는 접지되는 트랜지스터 (Q43)와, 상기 전원(Vcc)은 콜렉터와 연결되고, 트랜지스터(Q43)의 콜렉터는 베이스에 연결되고, 트랜지스터(Q43)의 베이스는 에미터와 연결되는 트랜지스터(Q42)와, 상기 트랜지스터(Q42)의 에미터는 베이스에 연결되고, 에미터는 접지되는 트랜지스터(Q44)로 이루어지는 것을 특징으로 하는 병렬 접지를 이용한 고온 보호 회로.
  4. 제2항에 있어서, 상기 전원(Vcc)은 에미터에 연결되고, 트랜지스터(Q44)의 콜렉터는 베이스 콜렉터에 공통으로 연결되는 트랜지스터(Q45)와, 상기 전원(Vcc)은 에미터에 연결되고, 트랜지스터(Q45)의 베이스는 베이스에 연결되는 트랜지스터(Q46)와, 상기 전원(Vcc)은 에미터에 연결되고, 트랜지스터(Q46)의 베이스는 베이스에 연결되는 트랜지스터(Q47)와, 전원(Vcc)은 에미터에 연결되고, 트랜지스터(Q47)의 베이스는 베이스에 연결 되는 트랜지스터(Q48)로 이루어지는 것을 특징으로 하는 병렬 접지를 이용한 고온 보호 회로.
  5. 제1항에 있어서, 상기 제1고온 보호 회로는, 상기 히스테리시스 회로의 트랜지스터(Q54)의 베이스에 컬렉터가 에미터가 접지된 트랜지스터(Q63)와, 트랜지스터(Q48)의 컬렉터와 상기 트랜지스터(Q63)의 베이스에 일단이 연결되고, 타단이 저항(R64)으로 이루어진 병렬 접지를 이용한 고온 보호 회로.
  6. 제1항에 있어서, 상기 히스테리시스 제한 회로는 트랜지스터(Q52)의 제10콜렉터에서 출력하는 전류를 저항(R64)에 인가하여, 저항(R64)의 전위를 높임으로서, 상기 직접회로가 규정 온도 이하로 회복할 경우, 임계점에서 즉시 동작하지 않고, 트랜지스터(Q52)의 제10콜렉터에서 출력하는 전류에 의한 전위 상승분만큼 동작을 지연하는 작용을 하며, 전원(Vcc)과 에미터가 연결되는 베이스와 (제1-제5)콜렉터가 공통 연결되는 트랜지스터(Q51)와, 전원(Vcc)과 에미터가 연결되고, 트랜지스터(Q51)의 베이스와 베이스가 연결되고, 베이스와 (제6-제9)콜렉터가 공통 연결되는 트랜지스터(Q52)와, 트랜지스터(Q46)의 콜렉터와 접지 사이에 연결되는 저항(R53)과, 트랜지스터(Q46)의 콜렉터는 베이스에 연결되고, 트랜지스터(Q47)의 콜렉터는 콜렉터에 연결되고, 에미터는 접지되는 트랜지스터(Q54)와, 트랜지스터(Q47)의 콜렉터와 베이스에 공통으로 연결되고, 에미터는 접지되는 트랜지스터(Q55)와, 트랜지스터(Q51, Q52)의 베이스와 (제1-제9)콜렉터는 공통으로 콜렉터에 연결되고, 트랜지스터(Q55)의 베이스는 베이스에 연결되고, 에미터는 접지되는 트랜지스터(Q56)로 이루어지는 것을 특징으로 하는 병렬 접지를 이용한 고온 보호 회로.
  7. 제1항에 있어서, 상기 제2고온 보호 회로는, 트랜지스터(Q43, Q44)의 베이스에 에미터가 연결되고 상기 트랜지스터(Q63)의 컬렉터와 상기 트랜지스터(Q54)의 베이스에 베이스가 연결된 트랜지스터(Q61)와, 상기 트랜지스터(Q61)의 컬렉터에 베이스가 연결되고 베이스에 컬렉터가 연결되며 에미터가 접지된 트랜지스터(Q62)로 이루어지는 것을 특징으로 하는 병렬 접지를 이용한 고온 보호 회로.
KR1019950021201A 1995-07-19 1995-07-19 병렬 접지를 이용한 고온 보호 회로 KR0163892B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950021201A KR0163892B1 (ko) 1995-07-19 1995-07-19 병렬 접지를 이용한 고온 보호 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021201A KR0163892B1 (ko) 1995-07-19 1995-07-19 병렬 접지를 이용한 고온 보호 회로

Publications (2)

Publication Number Publication Date
KR970008556A KR970008556A (ko) 1997-02-24
KR0163892B1 true KR0163892B1 (ko) 1998-12-01

Family

ID=19420926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021201A KR0163892B1 (ko) 1995-07-19 1995-07-19 병렬 접지를 이용한 고온 보호 회로

Country Status (1)

Country Link
KR (1) KR0163892B1 (ko)

Also Published As

Publication number Publication date
KR970008556A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US4186418A (en) Overvoltage protected integrated circuit network, to control current flow through resistive or inductive loads
US5523709A (en) Power-on reset circuit and method
KR930006304B1 (ko) 온도검출회로
EP0706265B1 (en) Current detector circuit
JPH0683042B2 (ja) 出力ドライバ回路
US4291357A (en) Short circuit protection circuit
US4791314A (en) Oscillation-free, short-circuit protection circuit
JP3583803B2 (ja) 半導体デバイス
US4760282A (en) High-speed, bootstrap driver circuit
KR0163892B1 (ko) 병렬 접지를 이용한 고온 보호 회로
JP3691123B2 (ja) 半導体保護回路
JP2806503B2 (ja) 半導体素子の短絡保護回路
US5285346A (en) Current driven control circuit for a power device
EP0268531B1 (en) Bipolar transistor switching enhancement circuit
US20030179033A1 (en) Control of a power load
US4333120A (en) Transistor protection circuit
US6028470A (en) Integrated circuit for current control of a power transistor
KR100341001B1 (ko) 단락 회로 보호 기능을 갖는 출력 전력 증폭 회로
KR0169394B1 (ko) 전류원을 이용한 고온 보호 회로
US6388302B1 (en) Ground compatible inhibit circuit
KR100195527B1 (ko) 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로
US6127876A (en) Positive ground bounce compensation circuit for bipolar integrated devices
GB2088161A (en) Bulb Driver with Short Circuit Protection
KR900009468Y1 (ko) 과부하시 전원 차단회로
KR100193638B1 (ko) 과전류 및 과온도 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110823

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee