KR101419806B1 - 고정 대역폭을 갖는 가변 이득 증폭기 - Google Patents

고정 대역폭을 갖는 가변 이득 증폭기 Download PDF

Info

Publication number
KR101419806B1
KR101419806B1 KR1020100115713A KR20100115713A KR101419806B1 KR 101419806 B1 KR101419806 B1 KR 101419806B1 KR 1020100115713 A KR1020100115713 A KR 1020100115713A KR 20100115713 A KR20100115713 A KR 20100115713A KR 101419806 B1 KR101419806 B1 KR 101419806B1
Authority
KR
South Korea
Prior art keywords
impedance
variable
feedback
compensation
input terminal
Prior art date
Application number
KR1020100115713A
Other languages
English (en)
Other versions
KR20120054368A (ko
Inventor
장승현
정재호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100115713A priority Critical patent/KR101419806B1/ko
Priority to US13/296,626 priority patent/US8519786B2/en
Publication of KR20120054368A publication Critical patent/KR20120054368A/ko
Application granted granted Critical
Publication of KR101419806B1 publication Critical patent/KR101419806B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 가변 이득 증폭기에 관한 것이다. 본 발명의 실시 예에 따른 가변 이득 증폭기는 연산 증폭기, 가변 궤환 임피던스부, 가변 보상 임피던스부 및 가변 전류원을 포함한다. 상기 가변 궤환 임피던스부는 상기 연산 증폭기의 반전 입력 단자와 출력 단자 사이에 연결되고, 이득 조절을 위해 가변하는 궤환 임피던스 값을 갖는다. 상기 가변 보상 임피던스부는 상기 반전 입력 단자에 연결되고, 궤환 인자를 일정하게 유지하기 위해 상기 궤환 임피던스 값의 변화에 대응하여 가변하는 보상 임피던스 값을 갖는다. 상기 가변 전류원은 상기 반전 입력 단자에 연결되고, 상기 보상 임피던스 값의 변화에 대응하여 가변하는 출력 전류를 상기 가변 보상 임피던스부에 제공한다. 본 발명의 실시 예에 따른 가변 이득 증폭기에 의하면, 이득 변화에도 주파수 특성을 일정하게 유지하기 위한 보상 커패시터가 요구되지 않으므로 면적을 줄일 수 있다. 그리고, 높은 공통 모드 입력 전압이 인가되더라도 보상 임피던스에 높은 전압이 인가되는 것을 방지하여 전력소모를 줄일 수 있다. 또한, 보상 임피던스에 전류를 공급하는 가변 전류원을 입력 노드에 연결하여 출력 전압 스윙에 대한 영향을 줄일 수 있다.

Description

고정 대역폭을 갖는 가변 이득 증폭기{VARIABLE GAIN AMPLIFIER WITH FIXED BANDWIDTH}
본 발명은 증폭기에 관한 것으로, 좀 더 구체적으로 가변 이득 증폭기에 관한 것이다.
가변 이득 증폭기(Variable Gain Amplifier: VGA)는 출력 신호의 진폭을 일정 범위 내에서 유지하도록 이득을 조절하여 입력 신호를 증폭하는 장치이다. 예를 들어, 가변 이득 증폭기는 아날로그 회로에서 아날로그 음성 또는 영상 신호가 처리될 때 출력 신호가 포화되지 않도록 입력 신호의 진폭을 조절하는 데 사용될 수 있다. 또는, 가변 이득 증폭기는 통신 시스템에서 송신기의 출력 신호가 손실이 많은 채널에 의해 감쇄되어 수신기에 입력될 때 채널에 의한 감쇄를 보상하는 데 사용될 수 있다.
본 발명의 목적은 이득 변화 및 출력 전압 스윙(swing)에도 주파수 특성을 일정하게 유지하면서 저전력으로 동작하는 가변 이득 증폭기를 제공하는 데 있다.
본 발명의 실시 예에 따른 가변 이득 증폭기는 연산 증폭기, 가변 궤환 임피던스부, 가변 보상 임피던스부 및 가변 전류원을 포함한다. 상기 가변 궤환 임피던스부는 상기 연산 증폭기의 반전 입력 단자와 출력 단자 사이에 연결되고, 이득 조절을 위해 가변하는 궤환 임피던스 값을 갖는다. 상기 가변 보상 임피던스부는 상기 반전 입력 단자에 연결되고, 궤환 인자를 일정하게 유지하기 위해 상기 궤환 임피던스 값의 변화에 대응하여 가변하는 보상 임피던스 값을 갖는다. 상기 가변 전류원은 상기 반전 입력 단자에 연결되고, 상기 보상 임피던스 값의 변화에 대응하여 가변하는 출력 전류를 상기 가변 보상 임피던스부에 제공한다.
실시 예에 있어서, 상기 가변 궤환 임피던스부는 고정 궤환 임피던스 소자 및 복수의 선택 궤환 임피던스 소자들을 포함한다. 그리고, 상기 복수의 선택 궤환 임피던스 소자들 각각은 상기 고정 궤환 임피던스 소자에 선택적으로 병렬 연결된다.
본 발명의 다른 실시 예에 따른 가변 이득 증폭기는 연산 증폭기, 고정 궤환 임피던스 소자, 선택 궤환 임피던스 소자, MOS 트랜지스터, 보상 임피던스 소자 및 전류원을 포함한다. 상기 고정 궤환 임피던스 소자 상기 연산 증폭기의 반전 입력 단자와 출력 단자 사이에 연결된다. 상기 선택 궤환 임피던스 소자는 상기 고정 궤환 임피던스에 선택적으로 병렬 연결된다. 상기 MOS 트랜지스터는 드레인 및 소스 중 어느 하나가 접지에 선택적으로 연결되고, 게이트가 드레인 및 소스 중 다른 하나에 연결된다. 상기 보상 임피던스 소자는 상기 반전 입력 단자와 상기 MOS 트랜지스터의 드레인 및 소스 중 상기 다른 하나 사이에 연결된다. 상기 전류원은 구동 전원과 상기 반전 입력 단자 사이에 선택적으로 연결된다.
실시 예에 있어서, 상기 가변 이득 증폭기는 이득 제어에 대한 정보를 갖는 룩 업 테이블을 참조하여 제어 신호를 발생하는 제어 회로를 더 포함한다. 그리고, 상기 선택 궤환 임피던스 소자, 상기 MOS 트랜지스터 및 상기 전류원 각각의 연결 여부는 상기 제어 신호에 의해 결정된다.
실시 예에 있어서, 상기 가변 이득 증폭기는 상기 반전 입력 단자에 연결되는 입력 임피던스 소자를 더 포함한다. 그리고, 상기 보상 임피던스 소자의 임피던스 값과 상기 MOS 트랜지스터의 임피던스 값을 합한 값에 대한 상기 선택 궤환 임피던스 소자의 임피던스 값의 비율은 상기 입력 임피던스 소자의 임피던스 값에 대한 상기 고정 궤환 임피던스 소자의 임피던스 값의 비율과 같다.
실시 예에 있어서, 상기 전류원은 상기 보상 임피던스 소자 및 상기 MOS 트랜지스터에 흐르는 보상 임피던스 전류에 대응하는 출력 전류를 발생한다.
본 발명의 또 다른 실시 예에 따른 가변 이득 증폭기는 차동 증폭기, 제 1 및 제 2 가변 궤환 임피던스부, 제 1 및 제 2 가변 보상 임피던스부, 그리고 제 1 및 제 2 가변 전류원을 포함한다.
상기 제 1 가변 궤환 임피던스부 상기 차동 증폭기의 반전 입력 단자와 비반전 출력 단자 사이에 연결되고, 제 1 궤환 임피던스 값을 갖는다. 상기 제 2 가변 궤환 임피던스부는 상기 차동 증폭기의 비반전 입력 단자와 반전 출력 단자 사이에 연결되고, 제 2 궤환 임피던스 값을 갖는다.
상기 제 1 가변 보상 임피던스부는 상기 반전 입력 단자에 연결되고, 제 1 궤환 인자를 일정하게 유지하기 위해 상기 제 1 궤환 임피던스 값의 변화에 대응하여 가변하는 제 1 보상 임피던스 값을 갖는다. 상기 제 2 가변 보상 임피던스부는 상기 비반전 입력 단자에 연결되고, 제 2 궤환 인자를 일정하게 유지하기 위해 상기 제 2 궤환 임피던스 값의 변화에 대응하여 가변하는 제 2 보상 임피던스 값을 갖는다.
상기 제 1 가변 전류원은 상기 반전 입력 단자에 연결되고, 상기 제 1 보상 임피던스 값의 변화에 대응하여 가변하는 제 1 출력 전류를 상기 제 1 가변 보상 임피던스부에 제공한다. 상기 제 2 가변 전류원은 상기 비반전 입력 단자에 연결되고, 상기 제 2 보상 임피던스 값의 변화에 대응하여 가변하는 제 2 출력 전류를 상기 제 2 가변 보상 임피던스부에 제공한다.
본 발명의 실시 예에 따른 가변 이득 증폭기에 의하면, 이득 변화에도 주파수 특성을 일정하게 유지하기 위한 보상 커패시터가 요구되지 않으므로 면적을 줄일 수 있다. 그리고, 높은 공통 모드 입력 전압이 인가되더라도 보상 임피던스에 높은 전압이 인가되는 것을 방지하여 전력소모를 줄일 수 있다. 또한, 보상 임피던스에 전류를 공급하는 가변 전류원을 입력 노드에 연결하여 출력 전압 스윙에 대한 영향을 줄일 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 가변 이득 증폭기를 보여주는 도면이다.
도 2는 도 1에 도시된 가변 전류원의 다른 실시 예를 보여주는 회로도이다.
도 3은 도 1에 도시된 제어 회로가 포함하는 룩 업 테이블을 예시적으로 보여주는 도면이다.
도 4는 본 발명의 제 2 실시 예에 따른 가변 이득 증폭기를 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 가변 이득 증폭기의 주파수 특성에 대한 시뮬레이션 결과를 보여주는 그래프이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 제 1 실시 예에 따른 가변 이득 증폭기를 보여주는 도면이다. 도 1을 참조하면, 가변 이득 증폭기(100)는 연산 증폭기(operational amplifier, 110), 가변 궤환 임피던스부(variable feedback impedance unit, 120), 가변 보상 임피던스부(variable compensation impedance unit, 130), 가변 전류원(variable current source, 140) 및 제어 회로(control circuit, 150)를 포함한다.
연산 증폭기(110)는 반전 입력 단자(inverting input terminal, N1)와 비반전 입력 단자(inverting input terminal) 사이에 인가되는 전압을 증폭하여 출력한다. 연산 증폭기(110)의 반전 입력 단자(N1)는 입력 임피던스 소자(Zi)에 연결된다. 그리고, 연산 증폭기(110)의 비반전 입력 단자는 접지(ground)에 연결된다.
가변 궤환 임피던스부(120)는 연산 증폭기(110)의 반전 입력 단자(N1)와 출력 단자(N2) 사이에 연결된다. 가변 궤환 임피던스부(120)는 고정 궤환 임피던스 소자(Zf0), 복수의 선택 궤환 임피던스 소자들(Zf1~Zfn) 및 복수의 궤환 임피던스 스위치들(FSW1~FSWn)를 포함한다.
가변 궤환 임피던스부(120)의 궤환 임피던스 값은 각각의 선택 궤환 임피던스 소자(Zf1~Zfn)가 고정 궤환 임피던스 소자(Zf0)에 선택적으로 병렬 연결됨으로써 가변한다. 각각의 선택 궤환 임피던스 소자(Zf1~Zfn)는 각각의 대응하는 궤환 임피던스 스위치(FSW1~FSWn)의 턴 온 또는 오프에 의해 고정 궤환 임피던스 소자(Zf0)에 선택적으로 병렬 연결된다.
한편, 가변 이득 증폭기(100)의 이득(gain)은 이하의 수학식 1에 의해 정의된다.
[수학식 1]
Av = VOUT/VIN = -(Zf0//Zf1// … //Zfn)/Zi
여기서, VIN 및 VOUT은 각각 가변 이득 증폭기(100)의 입력 전압 및 출력 전압을 나타낸다. Zi는 입력 임피던스 값(입력 임피던스 소자의 임피던스 값)을 나타내고, (Zf0//Zf1// … //Zfn)은 궤환 임피던스 값을 나타낸다. 수학식 1을 참조하면, 가변 이득 증폭기(100)의 이득은 궤환 임피던스 값에 따라 가변한다. 즉, 가변 이득 증폭기(100)의 이득은 각각의 선택 궤환 임피던스 소자(Zf1~Zfn)의 연결 여부에 따라 달라진다.
일반적으로, 증폭 회로에서 이득이 가변하면, 이득 대역폭 곱(gain-bandwidth product)의 성질로 인해 주파수 특성도 가변한다. 즉, 증폭 회로에서 이득과 대역폭 사이에는 서로 상반되는 성질이 있다. 따라서, 가변 이득 증폭기(100)의 이득이 증가 또는 감소할 때마다, 가변 이득 증폭기(100)의 대역폭이 감소 또는 증가한다. 하지만, 가변 이득 증폭기(100)의 안정적인 동작을 위해서는 이득이 가변하더라도 대역폭(주파수 특성)이 일정하게 유지되는 것이 요구된다.
가변 보상 임피던스부(130)는 연산 증폭기(110)의 반전 입력 단자(N1)에 연결된다. 가변 보상 임피던스부(130)는 복수의 보상 임피던스 소자들(Zc1~Zcn), 복수의 MOS(Metal Oxide Semiconductor) 트랜지스터들(NM1~NMn) 및 복수의 보상 임피던스 스위치들(CSW1~CSWn)을 포함한다. 도면에는 복수의 N형(N-type) MOS 트랜지스터들(NM1~NMn)이 도시되었으나, 가변 보상 임피던스부(130)는 복수의 P형(P-type) MOS 트랜지스터들을 포함할 수 있다.
각각의 보상 임피던스 소자(Zc1~Zcn)는 각각의 대응하는 MOS 트랜지스터(NM1~NMn)의 드레인과 연산 증폭기(110)의 반전 입력 단자(N1) 사이에 연결된다. 각각의 보상 임피던스 스위치(CSW1~CSWn)는 각각의 대응하는 MOS 트랜지스터(NM1~NMn)의 소스와 접지 사이에 연결된다. 각각의 MOS 트랜지스터(NM1~NMn)의 게이트와 드레인은 서로 연결된다. 이로써, 각각의 MOS 트랜지스터(NM1~NMn)는 항상 턴 온 되어 있게 된다.
가변 보상 임피던스부(130)의 보상 임피던스 값은 각각의 보상 임피던스 소자(Zc1~Zcn) 및 각각의 MOS 트랜지스터(NM1~NMn)가 연산 증폭기(110)의 반전 입력 단자(N1)와 접지 사이에 선택적으로 연결됨으로써 가변한다. 각각의 보상 임피던스 소자(Zc1~Zcn) 및 각각의 MOS 트랜지스터(NM1~NMn)는 각각의 대응하는 보상 임피던스 스위치(FSW1~FSWn)의 턴 또는 오프에 의해 연산 증폭기(110)의 반전 입력 단자(N1)와 접지 사이에 선택적으로 연결된다.
가변 이득 증폭기(100)의 궤환 인자(feedback factor, β)는 이하의 수학식 2에 의해 정의된다.
[수학식 2]
β = 1/{1+(Zf0//Zf1// … //Zfn)/(Zi//(Zc1+Zm1)// … //(Zcn+Zmn))}
여기서, Zm1 내지 Zmn은 각각의 MOS 트랜지스터(NM1~NMn)의 임피던스 값을 나타낸다. 그리고, (Zc1+Zm1)// … //(Zcn+Zmn)은 보상 임피던스 값을 나타낸다. 수학식 2를 참조하면, 가변 이득 증폭기(100)의 궤환 인자는 궤환 임피던스 값 및 보상 임피던스 값에 따라 가변한다. 즉, 가변 이득 증폭기(100)의 궤환 인자는 각각의 선택 궤환 임피던스 소자(Zf1~Zfn), 각각의 보상 임피던스 소자(Zc1~Zcn) 및 각각의 MOS 트랜지스터(NM1~NMn)의 연결 여부에 따라 달라진다.
가변 이득 증폭기(100)의 궤환 인자는 주파수 특성에 영향을 미친다. 따라서, 궤환 임피던스 값에 따라 이득이 가변하더라도 가변 이득 증폭기(100)의 궤환 인자가 일정하게 유지되면 주파수 특성이 일정하게 유지될 수 있다.
가변 이득 증폭기(100)의 궤환 인자는 궤환 임피던스 값이 가변하더라도 이에 대응하여 보상 임피던스 값을 가변함으로써 일정하게 유지될 수 있다. 이를 위해서는 제 k 보상 임피던스 소자(Zck)의 임피던스 값과 제 k MOS 트랜지스터(NMk)의 임피던스 값(Zmk)의 합이 이하의 수학식 3을 만족해야 한다.
[수학식 3]
Zck+Zmk = Zi·Zfk/Zf0 (k = 1, 2, …,n)
다시 말해, 수학식 3은 다음 두 개의 비율이 같음을 의미한다. 제 1 비율은 제 k 선택 궤환 임피던스 소자(Zfk)의 임피던스 값에 대한 고정 궤환 임피던스 소자(Zf0)의 임피던스 값의 비율(Zfk/Zf0)이다. 그리고, 제 2 비율은 제 k 보상 임피던스 소자(Zck)의 임피던스 값과 제 k MOS 트랜지스터(NMk)의 임피던스 값(Zmk)의 합에 대한 입력 임피던스 소자(Zi)의 임피던스 값의 비율([Zck+Zmk]/Zi)이다.
제 k MOS 트랜지스터(NMk)의 임피던스 값(Zmk)은 이하의 수학식 4에 의해 정의된다.
[수학식 4]
Zmk = 1/{μ·Cox·(W/L)k·(Vmk - Vth)} (k = 1, 2, …, n)
여기서, μ, Cox 및 Vth는 MOS 트랜지스터들(NM1~NMn)의 이동도(mobility), 게이트-옥사이드 커패시턴스(gate-oxide capacitance) 및 문턱 전압(threshold voltage)을 각각 나타낸다. (W/L)k는 제 k MOS 트랜지스터(NMk)의 너비(width)에 대한 길이(length)의 비율을 나타낸다. 그리고, Vmk는 제 k MOS 트랜지스터(NMk)의 드레인에 인가되는 전압을 나타낸다.
각각의 MOS 트랜지스터들(NM1~NMn)의 드레인과 소스 사이에는 전류 변화에 크게 영향받지 않으면서 일정 전압이 인가된다. 이는 각각의 MOS 트랜지스터(NM1~NMn)에 대응하는 보상 임피던스 소자(Zc1~Zcn)의 전압강하를 줄일 수 있음을 의미한다. 결국, 복수의 MOS 트랜지스터들(NM1~NMn)을 각각의 대응하는 보상 임피던스 소자(Zc1~Zcn)에 연결함으로써 소모전력을 줄일 수 있다. 이때, 제 k 보상 임피던스 소자(Zck)에 흐르는 보상 임피던스 전류(Ik)는 이하의 수학식 5에 의해 정의된다.
[수학식 5]
Ik = (Vx - Vmk)/Zck (k = 1, 2, …, n)
여기서, Vx는 연산 증폭기(110)의 반전 입력 단자(N1)에 인가되는 전압을 나타낸다. Vmk는 상술한 바와 같이 제 k MOS 트랜지스터(NMk)의 드레인에 인가되는 전압을 나타낸다.
가변 보상 임피던스부(130)가 연산 증폭기(110)의 반전 입력 단자(N1)에 연결됨으로 인해 연산 증폭기(110)의 반전 입력 단자(N1)와 접지 사이에 전류 경로가 형성된다. 이러한 전류 경로를 통해 흐르는 보상 임피던스 전류는 가변 궤환 임피던스부(120)로부터 유입되어 가변 이득 증폭기(100)의 이득 및 궤환 인자에 영향을 줄 수 있다. 그리고, 보상 임피던스 전류는 보상 임피던스 값에 따라 달라진다. 따라서, 보상 임피던스 전류가 가변 궤환 임피던스부(120)로부터 유입되는 것을 방지하기 위해서는 보상 임피던스 값의 변화에 대응하여 가변하는 전류를 가변 보상 임피던스부(130)에 제공하는 것이 요구된다.
가변 전류원(140)은 연산 증폭기(110)의 반전 입력 단자(N1)에 연결된다. 가변 전류원(140)은 복수의 독립 전류원들(141_1~141_n) 및 복수의 전류 스위치들(ISW1~ISWn)을 포함한다. 다만, 가변 전류원(140)의 구성은 이에 한정되지 않는다. 가변 전류원(140)은 기준 전류에 의해 구동되는 출력 전류를 발생하는 전류 미러(current mirror)를 포함할 수 있다. 이는 이하의 도 2를 참조하여 더욱 상세하게 설명된다.
가변 전류원(140)은 보상 임피던스 값의 변화에 대응하여 가변하는 출력 전류를 가변 보상 임피던스부(130)에 제공한다. 가변 전류원(140)의 출력 전류는 각각의 독립 전류원(141_1~141_n)이 구동 전원(VDD)과 연산 증폭기(110)의 반전 입력 단자(N1) 사이에 선택적으로 연결됨으로써 가변한다. 즉, 가변 전류원(140)의 출력 전류는 각각의 독립 전류원(141_1~141_n)에 의해 발생하는 전류들(I1~In) 중 적어도 하나를 선택적으로 포함한다. 각각의 독립 전류원(141_1~141_n)은 각각의 대응하는 전류 스위치(ISW1~ISWn)의 턴 온 또는 오프에 의해 구동 전원(VDD)과 연산 증폭기(110)의 반전 입력 단자(N1) 사이에 선택적으로 연결된다.
제어 회로(150)는 이득 제어에 대한 정보를 갖는 룩 업 테이블(Look Up Table: LUT)을 포함한다. 제어 회로(150)는 출력 전압(VOUT)에 대한 모니터링 결과에 근거하여 제어 신호(CTRL)를 발생한다. 이때, 제어 회로(150)는 룩 업 테이블(LUT)을 참조한다. 룩 업 테이블(LUT)은 이하의 도 3을 참조하여 더욱 상세하게 설명된다.
제어 회로(150)는 제어 신호(CTRL)를 가변 궤환 임피던스부(120), 가변 보상 임피던스부(130) 및 가변 전원부(140)에 전달한다. 궤환 임피던스 스위치들(FSW1~FSWn), 보상 임피던스 스위치들(CSW1~CSWn) 및 전류 스위치들(ISW1~ISWn)은 제어 신호(CTRL)에 의해 제어된다. 여기서, 제어 신호(CTRL)는 디지털 신호일 수 있다.
서로 대응하는 스위치들은 제어 신호(CTRL)에 응답하여 함께 턴 온 또는 오프 될 수 있다. 예를 들어, 제 k 궤환 임피던스 스위치(FSWk), 제 k 보상 임피던스 스위치(CSWk) 및 제 k 전류 스위치(ISWk)는 함께 턴 온 또는 오프 될 수 있다(여기서, k = 1, 2, …, n).
도 2는 도 1에 도시된 가변 전류원의 다른 실시 예를 보여주는 회로도이다. 도 2를 참조하면, 가변 전류원(140)은 캐스코드(cascode) 구조의 전류 미러로서 구현된다. 가변 전류원(140)은 기준 전류원(142), 복수의 MOS 트랜지스터들(PM0~PMn) 및 복수의 전류 스위치들(ISW1~ISWn)을 포함한다. 간결한 설명을 위해, P형 MOS 트랜지스터들(PM0~PMn)이 도시된다.
기준 전류원(142) 및 기준 MOS 트랜지스터(PM0)는 기준 전류(IO)를 발생하는 전류 미러의 구동단(driving stage)을 구성한다. 기준 전류원(142)은 기준 MOS 트랜지스터(PM0)의 드레인과 접지 사이에 연결된다. 기준 MOS 트랜지스터(PM0)의 소스는 구동 전원(VDD)에 연결된다. 그리고, 기준 MOS 트랜지스터(PM0)의 드레인과 게이트는 서로 연결된다.
제 1 내지 제 n MOS 트랜지스터(PM1~PMn)는 제 1 내지 제 n 전류(I1~In)를 발생하는 전류 미러의 출력단(output stage)을 각각 구성한다. 제 1 내지 제 n MOS 트랜지스터(PM1~PMn)의 소스는 제 1 내지 제 n 전류 스위치(ISW1~ISWn)의 턴 온 또는 오프 여부에 따라 선택적으로 구동 전원(VDD)에 연결된다. 제 1 내지 제 n MOS 트랜지스터(PM1~PMn)의 드레인은 연산 증폭기(110, 도 1 참조)의 반전 입력 단자(N1)에 연결된다. 제 1 내지 제 n MOS 트랜지스터(PM1~PMn)의 게이트는 기준 MOS 트랜지스터(PM0)의 게이트에 연결된다.
가변 전류원(140)의 출력 전류는 각각의 출력단이 각각의 대응하는 전류 스위치(ISW1~ISWn)에 의해 구동 전원(VDD)에 선택적으로 연결됨으로써 가변한다. 즉, 가변 전류원(140)의 출력 전류는 제 1 내지 제 n MOS 트랜지스터(PM1~PMn)의 소스가 구동 전원(VDD)에 선택적으로 연결됨으로써 가변한다.
도 3은 도 1에 도시된 제어 회로가 포함하는 룩 업 테이블을 예시적으로 보여주는 도면이다. 도 3을 참조하면, 룩 업 테이블(LUT)은 이득에 따른 제어 신호(CTRL)에 대한 정보를 저장한다. 여기서, 제어 신호(CTRL)는 4 비트의 디지털 신호일 수 있다.
궤환 임피던스 스위치들(FSW1~FSWn), 보상 임피던스 스위치들(CSW1~CSWn) 및 전류 스위치들(ISW1~ISWn)의 턴 온 또는 오프 여부는 제어 신호(CTRL)의 비트들(b1~b4)에 따라 결정된다. 예를 들어, 이득을 -12 dB에 대응하는 제어 신호(CTRL)의 비트들(b1~b4)은 ‘1111’이므로, 제 1 내지 제 4 궤환 임피던스 스위치(FSW1~FSW4), 제 1 내지 제 4 보상 임피던스 스위치(CSW1~CSW4), 그리고 제 1 내지 제 4 전류 스위치(ISW1~ISW4)는 제어 신호(CTRL)에 응답하여 모두 턴 온 된다.
도 4는 본 발명의 제 2 실시 예에 따른 가변 이득 증폭기를 보여주는 도면이다. 도 4를 참조하면, 가변 이득 증폭기(200)는 차동 증폭기(differential amplifier, 210), 가변 궤환 임피던스부들(220a, 220b), 가변 보상 임피던스부들(230a, 230b), 가변 전류원들(240a, 240b) 및 제어 회로(150)를 포함한다.
본 발명의 제 2 실시 예에 따른 가변 이득 증폭기(200)는 본 발명의 제 1 실시 예에 따른 가변 이득 증폭기(100, 도 1 참조)를 대칭 구조의 차동 가변 이득 증폭기로서 구현한 것이다. 그러므로, 이하에서, 본 발명의 제 1 실시 예에 따른 가변 이득 증폭기(100)와 중복되는 설명은 생략된다.
차동 증폭기(210)는 반전 및 비반전 입력 단자 사이에 인가되는 전압을 증폭하여 출력한다. 차동 증폭기(210)의 반전 및 비반전 입력 단자는 각각의 대응하는 입력 임피던스 소자(Zi)에 연결된다.
제 1 가변 궤환 임피던스부(220a)는 차동 증폭기(210)의 반전 입력 단자와 비반전 출력 단자 사이에 연결된다. 그리고, 제 2 가변 궤환 임피던스부(220b)는 차동 증폭기(210)의 비반전 입력 단자와 반전 출력 단자 사이에 연결된다.
제 1 가변 보상 임피던스부(230a)는 차동 증폭기(210)의 반전 입력 단자에 연결되고, 제 2 가변 보상 임피던스부(230b)는 차동 증폭기(210)의 비반전 입력 단자에 연결된다.
제 1 가변 전류원(240a)은 차동 증폭기(210)의 반전 입력 단자에 연결되고, 제 2 가변 전류원(240b)은 차동 증폭기(210)의 비반전 입력 단자에 연결된다.
제어 회로(250)는 제어 신호(CTRL)를 가변 궤환 임피던스부들(220a, 220b), 가변 보상 임피던스부들(230a, 230b) 및 가변 전원부들(240a, 240b)에 전달한다.
도 5는 본 발명의 실시 예에 따른 가변 이득 증폭기의 주파수 특성에 대한 시뮬레이션 결과를 보여주는 그래프이다. 도 5를 참조하면, 제 1 및 제 2 라인(L1, L2)은 본 발명의 실시 예에 따른 가변 이득 증폭기의 주파수 특성을 나타낸다. 제 3 및 4 라인(L3, L4)은 일반적인 가변 이득 증폭기의 주파수 특성을 나타낸다.
본 발명의 실시 예에 따른 가변 이득 증폭기에 의하면, 이득이 가변하더라도 대역폭이 44.6 Mhz로 유지됨을 알 수 있다. 반면에, 일반적인 가변 이득 증폭기에 의하면, 이득이 0 dB에서 6 dB로 증가함에 따라 대역폭이 114.4 Mhz에서 74.9 Mhz로 감소함을 알 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
100: 가변 이득 증폭기 110: 연산 증폭기
120: 가변 궤환 임피던스부 130: 가변 보상 임피던스부
140: 가변 전류원 150: 제어 회로

Claims (16)

  1. 연산 증폭기;
    상기 연산 증폭기의 반전 입력 단자와 출력 단자 사이에 연결되고, 이득 조절을 위해 가변하는 궤환 임피던스 값을 갖는 가변 궤환 임피던스부;
    상기 반전 입력 단자에 연결되고, 궤환 인자를 일정하게 유지하기 위해 상기 궤환 임피던스 값의 변화에 대응하여 가변하는 보상 임피던스 값을 갖는 가변 보상 임피던스부; 및
    상기 반전 입력 단자에 연결되고, 상기 보상 임피던스 값의 변화에 대응하여 가변하는 출력 전류를 상기 가변 보상 임피던스부에 제공하는 가변 전류원을 포함하되,
    상기 가변 궤환 임피던스부는 고정 궤환 임피던스 소자 및 복수의 선택 궤환 임피던스 소자들을 포함하고, 상기 복수의 선택 궤환 임피던스 소자들 각각은 상기 고정 궤환 임피던스 소자에 선택적으로 병렬 연결되는 가변 이득 증폭기.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 가변 보상 임피던스부는 상기 복수의 선택 궤환 임피던스 소자들에 각각 대응하는 복수의 보상 임피던스 소자들 및 복수의 MOS 트랜지스터들을 포함하고,
    상기 복수의 보상 임피던스 소자들은 각각의 대응하는 MOS 트랜지스터의 드레인 및 소스 중 어느 하나와 상기 반전 입력 단자 사이에 연결되고, 상기 각각의 대응하는 MOS 트랜지스터의 드레인 및 소스 중 다른 하나는 접지에 선택적으로 연결되며, 상기 각각의 대응하는 MOS 트랜지스터의 게이트는 드레인 및 소스 중 상기 어느 하나에 연결되는 가변 이득 증폭기.
  4. 제 1 항에 있어서,
    상기 가변 전류원은 구동 전원과 상기 반전 입력 단자 사이에 선택적으로 연결되는 복수의 독립 전류원들을 포함하는 가변 이득 증폭기.
  5. 제 1 항에 있어서,
    상기 가변 전류원은 기준 전류에 의해 구동되는 상기 출력 전류를 가변하여 상기 가변 보상 임피던스부에 제공하는 전류 미러를 포함하는 가변 이득 증폭기.
  6. 제 1 항에 있어서,
    상기 이득 제어에 대한 정보를 갖는 룩 업 테이블을 참조하여 제어 신호를 발생하는 제어 회로를 더 포함하고,
    상기 궤환 임피던스 값, 상기 보상 임피던스 값 및 상기 출력 전류는 상기 제어 신호에 응답하여 가변하는 가변 이득 증폭기.
  7. 연산 증폭기;
    상기 연산 증폭기의 반전 입력 단자와 출력 단자 사이에 연결되는 고정 궤환 임피던스 소자;
    상기 고정 궤환 임피던스에 선택적으로 병렬 연결되는 선택 궤환 임피던스 소자;
    드레인 및 소스 중 어느 하나가 접지에 선택적으로 연결되고, 게이트가 드레인 및 소스 중 다른 하나에 연결되는 MOS 트랜지스터;
    상기 반전 입력 단자와 상기 MOS 트랜지스터의 드레인 및 소스 중 상기 다른 하나 사이에 연결되는 보상 임피던스 소자; 및
    구동 전원과 상기 반전 입력 단자 사이에 선택적으로 연결되는 전류원을 포함하는 가변 이득 증폭기.
  8. 제 7 항에 있어서,
    이득 제어에 대한 정보를 갖는 룩 업 테이블을 참조하여 제어 신호를 발생하는 제어 회로를 더 포함하고,
    상기 선택 궤환 임피던스 소자, 상기 MOS 트랜지스터 및 상기 전류원 각각의 연결 여부는 상기 제어 신호에 의해 결정되는 가변 이득 증폭기.
  9. 제 8 항에 있어서,
    상기 반전 입력 단자에 연결되는 입력 임피던스 소자를 더 포함하고,
    상기 보상 임피던스 소자의 임피던스 값과 상기 MOS 트랜지스터의 임피던스 값을 합한 값에 대한 상기 선택 궤환 임피던스 소자의 임피던스 값의 비율은 상기 입력 임피던스 소자의 임피던스 값에 대한 상기 고정 궤환 임피던스 소자의 임피던스 값의 비율과 같은 가변 이득 증폭기.
  10. 제 9 항에 있어서,
    상기 전류원은 상기 보상 임피던스 소자 및 상기 MOS 트랜지스터에 흐르는 보상 임피던스 전류에 대응하는 출력 전류를 발생하는 가변 이득 증폭기.
  11. 제 9 항에 있어서,
    상기 전류원은 기준 전류에 의해 구동되는 출력 전류를 발생하는 전류 미러를 포함하는 가변 이득 증폭기.
  12. 차동 증폭기;
    상기 차동 증폭기의 반전 입력 단자와 비반전 출력 단자 사이에 연결되고, 제 1 궤환 임피던스 값을 갖는 제 1 가변 궤환 임피던스부;
    상기 차동 증폭기의 비반전 입력 단자와 반전 출력 단자 사이에 연결되고, 제 2 궤환 임피던스 값을 갖는 제 2 가변 궤환 임피던스부;
    상기 반전 입력 단자에 연결되고, 제 1 궤환 인자를 일정하게 유지하기 위해 상기 제 1 궤환 임피던스 값의 변화에 대응하여 가변하는 제 1 보상 임피던스 값을 갖는 제 1 가변 보상 임피던스부;
    상기 비반전 입력 단자에 연결되고, 제 2 궤환 인자를 일정하게 유지하기 위해 상기 제 2 궤환 임피던스 값의 변화에 대응하여 가변하는 제 2 보상 임피던스 값을 갖는 제 2 가변 보상 임피던스부;
    상기 반전 입력 단자에 연결되고, 상기 제 1 보상 임피던스 값의 변화에 대응하여 가변하는 제 1 출력 전류를 상기 제 1 가변 보상 임피던스부에 제공하는 제 1 가변 전류원; 및
    상기 비반전 입력 단자에 연결되고, 상기 제 2 보상 임피던스 값의 변화에 대응하여 가변하는 제 2 출력 전류를 상기 제 2 가변 보상 임피던스부에 제공하는 제 2 가변 전류원을 포함하는 가변 이득 증폭기.
  13. 제 12 항에 있어서,
    상기 반전 입력 단자에 연결되는 제 1 입력 임피던스 소자 및 상기 비반전 입력 단자에 연결되는 제 2 입력 임피던스를 더 포함하고,
    상기 제 1 궤환 인자는 상기 제 1 입력 임피던스 소자의 입력 임피던스 값 및 상기 제 1 보상 임피던스 값의 합성 임피던스 값에 대한 상기 제 1 궤환 임피던스 값의 비율에 의해 정의되고,
    상기 제 2 궤환 인자는 상기 제 2 입력 임피던스 소자의 입력 임피던스 값 및 상기 제 2 보상 임피던스 값의 합성 임피던스 값에 대한 상기 제 2 궤환 임피던스 값의 비율에 의해 정의되는 가변 이득 증폭기.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 궤환 인자는 서로 같은 가변 이득 증폭기.
  15. 제 12 항에 있어서,
    상기 제 1 및 제 2 가변 전류원 각각은 캐스코드(cascode) 구조의 전류 미러를 포함하는 가변 이득 증폭기.
  16. 제 12 항에 있어서,
    상기 반전 및 비반전 출력 단자 사이의 출력 전압에 대한 모니터링 결과에 근거하여 제어 신호를 발생하는 제어 회로를 더 포함하고,
    상기 제 1 및 제 2 궤환 임피던스 값, 상기 제 1 및 제 2 보상 임피던스 값, 그리고 상기 제 1 및 제 2 출력 전류는 상기 제어 신호에 응답하여 가변하는 가변 이득 증폭기.
KR1020100115713A 2010-11-19 2010-11-19 고정 대역폭을 갖는 가변 이득 증폭기 KR101419806B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100115713A KR101419806B1 (ko) 2010-11-19 2010-11-19 고정 대역폭을 갖는 가변 이득 증폭기
US13/296,626 US8519786B2 (en) 2010-11-19 2011-11-15 Variable gain amplifier with fixed bandwidth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100115713A KR101419806B1 (ko) 2010-11-19 2010-11-19 고정 대역폭을 갖는 가변 이득 증폭기

Publications (2)

Publication Number Publication Date
KR20120054368A KR20120054368A (ko) 2012-05-30
KR101419806B1 true KR101419806B1 (ko) 2014-07-17

Family

ID=46063801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115713A KR101419806B1 (ko) 2010-11-19 2010-11-19 고정 대역폭을 갖는 가변 이득 증폭기

Country Status (2)

Country Link
US (1) US8519786B2 (ko)
KR (1) KR101419806B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5806972B2 (ja) * 2012-04-27 2015-11-10 セイコーインスツル株式会社 出力ドライバ回路
US9490758B2 (en) * 2012-12-25 2016-11-08 Panasonic Corporation Power amplifier
US9853616B2 (en) * 2013-04-25 2017-12-26 Intergrated Device Technology, Inc. Low noise variable gain amplifier utilizing variable feedback techniques with constant input/output impedance
TWI533602B (zh) * 2013-08-15 2016-05-11 瑞昱半導體股份有限公司 能夠減輕漏電流影響之增益控制電路與方法
CN104426487B (zh) * 2013-08-20 2017-09-15 瑞昱半导体股份有限公司 能够减轻漏电流影响的增益控制电路与方法
US9197179B2 (en) * 2013-08-30 2015-11-24 Broadcom Corporation Low voltage transmitter
WO2016081898A1 (en) * 2014-11-21 2016-05-26 Gigoptix, Inc. Current steering in high sensitivity transimpedance amplifiers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197592A1 (en) * 2005-03-01 2006-09-07 Chia-Jun Chang Variable gain amplifier
US20090167432A1 (en) * 2007-12-28 2009-07-02 Van Den Heuvel Nils Instrumentation amplification with input offset adjustment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197592A1 (en) * 2005-03-01 2006-09-07 Chia-Jun Chang Variable gain amplifier
US20090167432A1 (en) * 2007-12-28 2009-07-02 Van Den Heuvel Nils Instrumentation amplification with input offset adjustment

Also Published As

Publication number Publication date
US20120126895A1 (en) 2012-05-24
KR20120054368A (ko) 2012-05-30
US8519786B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
KR101419806B1 (ko) 고정 대역폭을 갖는 가변 이득 증폭기
US7733181B2 (en) Amplifier circuit having dynamically biased configuration
CN107852137B (zh) 用于自适应放大器偏置的放大器电路和方法
TWI508433B (zh) 應用於無線接收器的放大器與相關方法
US7423482B2 (en) Circuit configuration having a feedback operational amplifier
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
US7378908B2 (en) Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same
US8890612B2 (en) Dynamically biased output structure
US6538513B2 (en) Common mode output current control circuit and method
US7456692B2 (en) Gain variable amplifier
US7453104B2 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
US7576609B1 (en) Preamplifier for receiver and method thereof
US20130207723A1 (en) A gm-ratioed amplifier
US6724251B1 (en) Apparatus and method for employing gain dependent biasing to reduce offset and noise in a current conveyor type amplifier
JP5215676B2 (ja) 可変利得増幅器
US10122337B2 (en) Programmable gain amplifier
US9246455B2 (en) Three stage amplifier
US20060176107A1 (en) Amplifier, voltage stabilizing unit and method thereof
JPWO2009016716A1 (ja) 増幅回路
US20100109785A1 (en) Amplifier circuit
KR100645926B1 (ko) 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로
KR100801563B1 (ko) 가변 이득 증폭기
JP2012191358A (ja) 差動信号発生回路および電圧制御ゲイン可変増幅器
JP5126221B2 (ja) 増幅回路
KR100613141B1 (ko) 선형성이 개선된 가변 이득 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee