TWI533602B - 能夠減輕漏電流影響之增益控制電路與方法 - Google Patents

能夠減輕漏電流影響之增益控制電路與方法 Download PDF

Info

Publication number
TWI533602B
TWI533602B TW102129373A TW102129373A TWI533602B TW I533602 B TWI533602 B TW I533602B TW 102129373 A TW102129373 A TW 102129373A TW 102129373 A TW102129373 A TW 102129373A TW I533602 B TWI533602 B TW I533602B
Authority
TW
Taiwan
Prior art keywords
signal
gain
input
impedance
node
Prior art date
Application number
TW102129373A
Other languages
English (en)
Other versions
TW201507352A (zh
Inventor
江明澄
徐元平
高立龍
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW102129373A priority Critical patent/TWI533602B/zh
Priority to US14/334,498 priority patent/US9287841B2/en
Publication of TW201507352A publication Critical patent/TW201507352A/zh
Application granted granted Critical
Publication of TWI533602B publication Critical patent/TWI533602B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control

Description

能夠減輕漏電流影響之增益控制電路與方法
本發明是關於增益控制電路與方法，尤其是關於能夠減輕漏電流影響之增益控制電路與方法。
一般可調式增益電路或混合訊號增益電路具有多個增益路徑可供選擇，每個增益路徑上具有一開關，藉由控制該些開關的啟閉即可選擇想要的增益路徑，換句話說，藉由控制該些開關，可使該些增益路徑的其中之一導通，並使其餘的增益路徑不導通，藉此透過該導通的增益路徑將一輸入訊號進行放大。一般而言，上述開關係由MOS電晶體來實現，然而MOS電晶體或多或少會有漏電流的問題，尤其當該增益電路之輸入訊號愈大時，原本應該不導通的MOS電晶體之漏電流也會相對應地變大，此時該些漏電流會干擾到導通的增益路徑，並使得總諧波失真(Total Harmonic Distortion)上升。
鑑於先前技術之不足，本發明之一目的在於提供一種增益控制電路與方法，以改善漏電流之問題。
本發明揭露了一種能夠減輕漏電流影響之增益控制電路。依據本發明之一實施例，該增益控制電路包含：至少一訊號輸入端，用來接收至少一 輸入訊號；一訊號輸出端，用來輸出一輸出訊號；一放大器，耦接於一放大器輸入端與該訊號輸出端之間；以及複數個增益架構，每該增益架構設於該至少一訊號輸入端與該訊號輸出端之間，當該些增益架構的其中之一用來產生該輸出訊號時，其餘增益架構即停止提供增益作用，並分別透過各自的接地路徑來排除漏電流。上述增益架構包含一第一增益架構與一第二增益架構，該第一增益架構包含：一第一節點；一第一訊號路徑，用來依據一第一控制訊號經由該第一節點電性連接或斷開該至少一訊號輸入端與該放大器輸入端；以及一第一接地路徑，用來依據該第一控制訊號之反相訊號電性連接或斷開該第一節點與一參考電壓端，當該第一訊號路徑經由該第一節點電性連接該至少一訊號輸入端與該放大器輸入端時，該第一接地路徑電性斷開該第一節點與該參考電壓端。另外，該第二增益架構包含：一第二節點；一第二訊號路徑，用來依據一第二控制訊號經由該第二節點電性連接或斷開該至少一訊號輸入端與該放大器輸入端；以及一第二接地路徑，用來依據該第二控制訊號之反相訊號電性連接或斷開該第二節點與該參考電壓端，當該第二訊號路徑經由該第二節點電性連接該至少一訊號輸入端與該放大器輸入端時，該第二接地路徑電性斷開該第二節點與該參考電壓端。
本發明亦揭露了一種能夠減輕漏電流影響之增益控制方法，係藉由本發明之增益控制電路或其等效電路來執行。依據本發明之一實施例，該方法包含下列步驟：一訊號接收步驟，用來接收至少一輸入訊號；一訊號產生步驟，用來依據該至少一輸入訊號與一增益值產生一輸出訊號；以及一增益選擇步驟，用來選擇複數個增益架構之其中之一以決定該增益值，其中每該增益架構形成於該至少一輸入訊號與該輸出訊號之間，且包含一訊號路徑與一接地路徑，當被選擇的增益架構依據該輸入訊號經由本身的訊號路徑輸出該輸出訊號時，其餘增益架構即分別經由本身的接地路徑將可能之漏電流引導至一參考電 壓端(例如一接地端)。詳言之，上述增益選擇步驟包含：由該複數個增益架構中選擇一目標增益架構；電性導通該目標增益架構之訊號路徑，並電性斷開該目標增益架構之接地路徑；以及電性導通該目標增益架構以外的每該增益架構之接地路徑，並電性斷開該目標增益架構以外的每該增益架構之訊號路徑。
本發明另揭露了一種能夠減輕漏電流影響之增益控制電路。依據本發明之一實施例，該增益控制電路包含：一放大器，具有一輸入端及一輸出端；一輸入阻抗電路，耦接於一訊號輸入端與該輸入端之間，用來形成複數個輸入阻抗的其中之一，其中該複數個輸入阻抗包含一第一輸入阻抗與一第二輸入阻抗；以及一輸出阻抗電路，耦接於該輸入端與該輸出端之間，用來形成複數個輸出阻抗的其中之一或一固定輸出阻抗，其中，當一訊號經由該訊號輸入端、該第一輸入阻抗及該輸出阻抗電路輸出時，耦接於該第二輸入阻抗與該輸入端之間的一開關不導通，且該開關經由另一開關接地。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100‧‧‧增益控制電路
110‧‧‧訊號輸入端
120‧‧‧訊號輸出端
130‧‧‧放大器
132‧‧‧放大器輸入端
140‧‧‧複數個增益架構
142‧‧‧第一增益架構
1422‧‧‧第一節點
1424‧‧‧第一訊號路徑
1426‧‧‧第一接地路徑
144‧‧‧第二增益架構
1442‧‧‧第二節點
1444‧‧‧第二訊號路徑
1446‧‧‧第二接地路徑
150‧‧‧參考電壓端
200‧‧‧類比輸入增益電路
210‧‧‧第一開關
220‧‧‧第一反相開關
230‧‧‧第二開關
240‧‧‧第二反相開關
300‧‧‧類比混訊增益電路
310‧‧‧第一開關
320‧‧‧第一反相開關
330‧‧‧第二開關
340‧‧‧第二反相開關
Sin,S1,S2…Sn‧‧‧輸入訊號
R1,R2…Rn,Rf‧‧‧電阻
Vref‧‧‧參考電壓
S410‧‧‧接收至少一輸入訊號
S420‧‧‧依據該至少一輸入訊號與一增益值產生一輸出訊號
S430‧‧‧選擇複數個增益架構之其中之一以決定該增益值，其中每該增益架構形成於該至少一輸入訊號與該輸出訊號之間，且包含一訊號路徑與一接地路徑，當被選擇的增益架構經經由訊號路徑輸出該輸出訊號時，其餘增益架構分別經由接地路徑將漏電流引導至一參考電壓端
〔圖1〕為本發明之增益控制電路之一實施例的示意圖；〔圖2a〕為圖1之增益控制電路之一實施樣態的示意圖；〔圖2b〕為圖2a之類比輸入增益電路之第一增益架構的示意圖；〔圖2c〕為圖2a之類比輸入增益電路之第二增益架構的示意圖；〔圖3a〕為圖1之增益控制電路之另一實施樣態的示意圖；〔圖3b〕為圖3a之類比混訊增益電路之第一增益架構的示意圖； 〔圖3c〕為圖3a之類比混訊增益電路之第二增益架構的示意圖；以及〔圖4〕為本發明之增益控制方法之一實施例的示意圖。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含增益控制電路與方法，用來減輕漏電流之影響。該裝置及方法可應用於多種需要增益控制之技術領域，例如音訊技術領域、通訊技術領域、顯示技術領域等。在實施為可能的前提下，本技術領域具有通常知識者能夠依本說明書之揭露內容來選擇等效之元件或步驟來實現本發明，亦即本發明之實施並不限於後敘之實施例。由於本發明之增益控制電路所包含之部分元件單獨而言可為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。此外，本發明之增益控制方法可藉由本發明之增益控制電路或其等效裝置來實現，在不影響該方法發明之充分揭露及可實施性的前提下，以下方法發明之說明將著重於步驟內容，關於用來執行該方法之硬體可由本技術領域人士依據本方法發明之揭露內容來選擇適合之裝置或元件組合。
請參閱圖1，其係本發明之增益控制電路100之一實施例的示意圖，該實施例能夠減輕漏電流之影響，以達到更低的總諧波失真(Total Harmonic Distortion,THD)。如圖所示，該增益控制電路100包含：至少一訊號輸入端110，用來接收至少一輸入訊號；一訊號輸出端120，用來輸出一輸出訊號；一放大器130(例如一運算放大器(Operational Amplifier))，耦接於一放大器輸入端132(例如一運算放大器之反相輸入端)與該訊號輸出端120之間； 以及複數個增益架構140(Gain Schemes)，每該增益架構140設於該至少一訊號輸入端110與該訊號輸出端120之間，並包含一訊號路徑與一接地路徑，當該些增益架構140的其中之一(或說作用中的增益架構140)依據前述輸入訊號經由本身的訊號路徑產生該輸出訊號時，其餘增益架構140(或說非作用中的增益架構140)即分別經由本身的接地路徑耦接至一參考電壓端150(例如一接地端)，藉此將可能之漏電流引導至該參考電壓端，從而避免影響該作用中的增益架構140。舉例而言，該些增益架構140包含一第一增益架構142、一第二增益架構144以及其餘增益架構(以圖中之方點虛線來表示)，其中該第一增益架構142包含：一第一節點1422；一第一訊號路徑1424，用來依據一第一控制訊號(例如一開關訊號)經由該第一節點1422電性連接或斷開該至少一訊號輸入端110與該放大器輸入端132；以及一第一接地路徑1426，用來依據該第一控制訊號之反相訊號電性連接或斷開該第一節點1422與前述參考電壓端150，更精確地說，當該第一訊號路徑1424經由該第一節點1422電性連接該至少一訊號輸入端110與該放大器輸入端132時，該第一接地路徑1424電性斷開該第一節點1422與該參考電壓端150。另一方面，該第二增益架構144包含：一第二節點1442；一第二訊號路徑1444，用來依據一第二控制訊號(例如一開關訊號)經由該第二節點1442電性連接或斷開該至少一訊號輸入端110與該放大器輸入端132；以及一第二接地路徑1446，用來依據該第二控制訊號之反相訊號電性連接或斷開該第二節點1442與該參考電壓端150，更精確地說，當該第二訊號路徑1444經由該第二節點1442電性連接該至少一訊號輸入端110與該放大器輸入端132時，該第二接地路徑1446電性斷開該第二節點1442與該參考電壓端150。
請參閱圖2a，其係圖1之增益控制電路100之一實施樣態的示意圖。如圖所示，該實施樣態係一類比輸入增益電路200，其包含了圖1所示之各元件及訊號端，然而為了清楚顯示，第一增益架構142及其從屬單元以及第二 增益架構144及其從屬單元不於圖2a中標示，而分別於圖2b及圖2c中顯示(亦即圖2b專用於顯示第一增益架構142；圖2c專用於顯示第二增益架構144)。此外，該訊號輸入端110於本實施樣態中係用來接收單一輸入訊號Sin以作為各增益架構140的輸入訊號；該放大器130則係一運算放大器，具有前述之放大器輸入端132以及一耦接至參考電壓Vref的非反相輸入端。
請對照圖2a與圖2b，該第一增益架構142之第一訊號路徑1424於本實施樣態中包含了二第一開關210，該二第一開關210設於前述第一節點1422之兩側，用來依據該第一控制訊號導通或不導通。再者，該第一接地路徑1426於本實施樣態中包含了一第一反相開關220，該第一反相開關220設於該第一節點1422與該參考電壓端150之間，用來依據該第一控制訊號之反相訊號導通或不導通，亦即當該二第一開關210不導通時，該第一反相開關220導通。請注意，為顧及電路運作表現以及電路面積間的平衡，本實施樣態中，該第一反相開關220之元件尺寸小於該二第一開關210之任一個的元件尺寸，例如若該些開關係以金氧半導體電晶體(MOSFET)來實現，則第一反相開關220之寬度(Width)與長度(Length)的至少其中之一較小。
請對照圖2a與2c，類似地，該第二增益架構144之第二訊號路徑1444包含二第二開關230，該二第二開關230設於該第二節點1442之兩側，用來依據該第二控制訊號導通或不導通。此外，該第二接地路徑1446包含一第二反相開關240，該第二反相開關240設於該第二節點1442與該參考電壓端150之間，用來依據該第二控制訊號之反相訊號導通或不導通，也就是說當該二第二開關230不導通時，該第二反相開關240導通。同樣地，為平衡電路運作表現以及電路面積，本實施樣態中，該第二反相開關240之元件尺寸小於該二第二開關230之任一個的元件尺寸。請再對照圖2a與2c，其中，當第二開關230被控制為不導通，但因其關閉不全導致有漏電流時，該第二反相開關240會將該漏電 流引導至該參考電壓端150(例如一接地端)以減少該漏電流對訊號路徑(包含該第一節點1422與放大器輸入端132)的不良影響，進而降低總諧波失真。
請再次對照圖2a與圖2b，於本實施樣態中，該第一增益架構142包含一第一輸入阻抗(例如圖中之電阻R1)與一第一回授阻抗(例如圖中之電阻R2至Rn之加總)，更詳細地說，當該第一訊號路徑1424經由該第一節點1422電性連接該至少一訊號輸入端110與該放大器輸入端132時，該至少一訊號輸入端110與該第一節點1422間之阻抗視為該第一輸入阻抗，且該第一節點1422與該訊號輸出端120間之阻抗視為該第一回授阻抗，此時該類比輸入增益電路200之增益依據該第一輸入阻抗與該第一回授阻抗而定。類似地，如圖2a與圖2c所示，該第二增益架構144包含一第二輸入阻抗(例如圖中之電阻R1與R2的加總)與一第二回授阻抗(例如圖中之電阻R3(未顯示)至Rn的加總)，當該第二訊號路徑1444經由該第二節點1442電性連接該至少一訊號輸入端110與該放大器輸入端132時，該至少一訊號輸入端110與該第二節點1442間之阻抗視為該第二輸入阻抗，且該第二節點1442與該訊號輸出端120間之阻抗視為該第二回授阻抗，此時該類比輸入增益電路200之增益即依據該第二輸入阻抗與該第二回授阻抗而定。
請注意，上述開關與阻抗等元件的數量與元件尺寸僅係舉例，並非對本發明之限制，在不影響本發明之實施可能性的前提下，本技術領域具有通常知識者可自行決定該些元件的參數。另請注意，圖2a至圖2c雖以作用之第一增益架構142與非作用之第二增益架構144為例，然此僅係舉例，誠如前揭說明中所述，藉由控制各增益架構之訊號路徑與接地路徑之連接狀態，本發明可選擇所需的增益架構來輸出訊號。
請參閱圖3a，其係圖1之增益控制電路100之另一實施樣態的示意圖。如圖所示，該實施樣態係一類比混訊增益電路300，同樣包含圖1所示之各 元件及訊號端，然而為了清楚顯示，第一增益架構142及其從屬單元以及第二增益架構144及其從屬單元不於圖3a中標示，而分別於圖3b及圖3c中顯示(亦即圖3b專用於顯示第一增益架構142；圖3c專用於顯示第二增益架構144)。此外，該訊號輸入端110於本實施樣態中係用來接收複數個輸入訊號S1、S2…Sn以分別作為各增益架構140的輸入訊號；該放大器130則同樣以運算放大器為例。
請對照圖3a與圖3b，該第一增益架構142之第一訊號路徑1424於本實施樣態中包含了二第一開關310，該二第一開關310設於前述第一節點1422之兩側，用來依據該第一控制訊號導通或不導通。再者，該第一接地路徑1426於本實施樣態中包含了一第一反相開關320，該第一反相開關320設於該第一節點1422與該參考電壓端150之間，用來依據該第一控制訊號之反相訊號導通或不導通，亦即當該二第一開關310不導通時，該第一反相開關320導通。類似前述，為顧及電路運作表現以及電路面積間的平衡，本實施樣態中，該第一反相開關320之元件尺寸小於該二第一開關310之任一個的元件尺寸。
另請對照圖3a與圖3c，該第二增益架構144之第二訊號路徑1444包含二第二開關330，該二第二開關330設於該第二節點1442之兩側，用來依據該第二控制訊號導通或不導通。此外，該第二接地路徑1446包含一第二反相開關340，該第二反相開關340設於該第二節點1442與該參考電壓端150之間，用來依據該第二控制訊號之反相訊號導通或不導通，換句話說，當該二第二開關330不導通時，該第二反相開關340導通。同樣地，為平衡電路運作表現以及電路面積，本實施樣態中，該第二反相開關340之元件尺寸小於該二第二開關330之任一個的元件尺寸。
請再次對照圖3a與圖3b，於本實施樣態中，該第一增益架構142包含一第一輸入阻抗(例如圖中之電阻R1)與一回授阻抗(例如圖中之電 阻Rf)，更詳細地說，當該第一訊號路徑1424經由該第一節點1422電性連接該至少一訊號輸入端110與該放大器輸入端132時，該至少一訊號輸入端110與該第一節點1422間之阻抗視為該第一輸入阻抗，且該第一節點1422與該訊號輸出端120間之阻抗視為該回授阻抗，此時該類比混訊增益電路300之增益依據該第一輸入阻抗與該回授阻抗而定。類似地，如圖3a與圖3c所示，該第二增益架構144包含一第二輸入阻抗(例如圖中之電阻R2)與前述回授阻抗(例如圖中之電阻Rf)，當該第二訊號路徑1444經由該第二節點1442電性連接該至少一訊號輸入端110與該放大器輸入端132時，該至少一訊號輸入端110與該第二節點1442間之阻抗視為該第二輸入阻抗，且該第二節點1442與該訊號輸出端120間之阻抗視為該回授阻抗，此時該類比混訊增益電路300之增益即依據該第二輸入阻抗與該回授阻抗而定。另外，於本實施樣態中，該放大器輸入端132與該回授阻抗(例如圖中之電阻Rf)間可設置至少一平衡元件(例如與任一增益架構140之訊號路徑上的開關之結構相同或相仿的元件)(未顯示)，用來於該類比混訊增益電路300採用某一增益架構140時平衡該增益架構140之訊號路徑上的開關所造成的電路配置或運作上的影響，例如於該類比混訊增益電路300採用第一增益架構142時，該平衡元件用來平衡該二第一開關310的影響，或者於該類比混訊增益電路300採用第二增益架構144時，該平衡元件用來平衡該二第二開關元件330之影響，然而該平衡元件於本實施樣態中並非必要，本技術領域人士可視設計需求自行決定是否採用該平衡元件。
請注意，前述類比輸入增益電路200與類比混訊增益電路300之開關與阻抗等元件的數量、類型與元件尺寸僅係舉例，並非對本發明之限制，在不影響本發明之實施可能性的前提下，本技術領域具有通常知識者可自行決定該些元件的參數。另外，圖3a至圖3c雖以作用之第一增益架構142與非作用之第二增益架構144為例，然此僅係舉例，誠如前揭說明中所述，藉由控制各增益 架構之訊號路徑與接地路徑之連接狀態，本發明可選擇所需的增益架構來輸出訊號。再者，前述第一與第二控制訊號及其反相訊號可藉由一控制電路(例如一開關控制電路)依據一增益需求(例如一音訊輸出效果需求)來產生，由於該控制電路之實作屬於本領域之通常知識且該增益需求可由本領域人士自行決定，因此相關細節在此予以節略。
另請注意，圖2a至2c及圖3a至3c之增益控制電路200、300亦可陳述如下。本發明之增益控制電路包含：一放大器，具有一輸入端及一輸出端；一輸入阻抗電路，耦接於一訊號輸入端與該輸入端之間，用來形成複數個輸入阻抗的其中之一(例如圖2a之電阻R1、R1+R2、…、R1+R2+…+Rn-1的其中之一，或圖3a之電阻R1至Rn的其中之一)，其中該複數個輸入阻抗包含一第一輸入阻抗(例如圖2a之電阻R1或圖3a之電阻R1)與一第二輸入阻抗(例如圖2a之電阻R1+R2、…、R1+R2+…+Rn-1的其中之一或圖3a之電阻R2至Rn的其中之一)；以及一輸出阻抗電路，耦接於該輸入端與該輸出端之間，用來形成複數個輸出阻抗的其中之一(例如圖2a之電阻R2+…+Rn、…、R2的其中之一)或一固定輸出阻抗(例如圖3a之電阻Rf)，其中，當一訊號經由該訊號輸入端、該第一輸入阻抗及該輸出阻抗電路輸出時，耦接於該第二輸入阻抗與該輸入端之間的一開關(例如圖2c之開關230或圖3c之開關330)不導通，且該開關經由另一開關(例如圖2c之開關240或圖3c之開關340)電性連接至一參考電壓(例如一接地電壓)。更具體地說，圖2a之實施樣態係對應該輸出阻抗電路用來形成複數個輸出阻抗的其中之一，亦即該輸出阻抗電路與該輸入阻抗電路共用至少一阻抗元件(例如圖2a之電阻R2至Rn-1)，以透過該至少一阻抗元件的一部或全部形成該複數個輸入阻抗的其中之一或形成該複數個輸出阻抗的其中之一；另一方面，圖3a之實施樣態則對應該輸出阻抗電路用來形成一固定輸出阻抗(例如圖3a之電阻Rf)。由於本技術領域人士可由前揭說明與圖式來瞭解本 段說明之細節與可能的實施變化，因此在不影響揭露及可實施性要求的前提下，重複或冗餘之說明在此予以節略。
請參閱圖4，除前述之增益控制電路100外，本發明相對應地揭露了一種能夠減輕漏電流影響之增益控制方法，該方法可藉由本發明之增益控制電路100或其等效電路來執行，並包含下列步驟：步驟S410：一訊號接收步驟，用來接收至少一輸入訊號；步驟S420：一訊號產生步驟，用來依據該至少一輸入訊號與一增益值產生一輸出訊號；以及步驟S430：一增益選擇步驟，用來選擇複數個增益架構之其中之一以決定該增益值，其中每該增益架構形成於該至少一輸入訊號與該輸出訊號之間，且包含一訊號路徑與一接地路徑，當被選擇的增益架構依據該輸入訊號經由本身的訊號路徑輸出該輸出訊號時，其餘增益架構即分別經由本身的接地路徑將漏電流引導至一參考電壓端(例如一接地端)。更詳細地說，步驟S430包含：由該複數個增益架構中選擇一目標增益架構(例如圖1之第一或第二增益架構142、144)；電性導通該目標增益架構之該訊號路徑，並電性斷開該目標增益架構之該接地路徑；以及電性導通該目標增益架構以外的每該增益架構之該接地路徑，並電性斷開該目標增益架構以外的每該增益架構之該訊號路徑，藉此將可能之漏電流經由該些接地路徑引導至該參考電壓端，從而避免影響該目標增益架構。
由於本技術領域具有通常知識者可藉由圖1至圖3c之裝置發明的揭露內容來瞭解圖4之方法發明的實施細節與變化，因此，為避免贅文，在不影響該方法發明之揭露要求及可實施性的前提下，重複及冗餘之說明將予以節略。請注意，該方法發明之步驟在實施為可能的情形下並無執行順序之限制。
綜上所述，本發明所揭露之增益控制電路與方法可在不大幅變動 電路架構的前提下有效地減輕漏電流之影響，除了便於應用於現有的增益電路上，亦能避免大幅增加電路面積與成本，從而簡單有效地改善漏電流所造成的總諧波失真的問題。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之請求項所界定者為準。
100‧‧‧增益控制電路
110‧‧‧訊號輸入端
120‧‧‧訊號輸出端
130‧‧‧放大器
132‧‧‧放大器輸入端
140‧‧‧複數個增益架構
142‧‧‧第一增益架構
1422‧‧‧第一節點
1424‧‧‧第一訊號路徑
1426‧‧‧第一接地路徑
144‧‧‧第二增益架構
1442‧‧‧第二節點
1444‧‧‧第二訊號路徑
1446‧‧‧第二接地路徑
150‧‧‧參考電壓端

Claims (15)

  1. 一種能夠減輕漏電流影響之增益控制電路，包含：至少一訊號輸入端，用來接收至少一輸入訊號；一訊號輸出端，用來輸出一輸出訊號；一放大器，耦接於一放大器輸入端與該訊號輸出端之間；以及複數個增益架構（Scheme），每該增益架構設於該至少一訊號輸入端與該訊號輸出端之間，該些增益架構包含：一第一增益架構，包含：一第一節點；一第一訊號路徑，用來依據一第一控制訊號經由該第一節點電性連接或斷開該至少一訊號輸入端與該放大器輸入端；以及一第一接地路徑，用來依據該第一控制訊號之反相訊號電性連接或斷開該第一節點與一參考電壓端，當該第一訊號路徑經由該第一節點電性連接該至少一訊號輸入端與該放大器輸入端時，該第一接地路徑電性斷開該第一節點與該參考電壓端；以及一第二增益架構，包含：一第二節點；一第二訊號路徑，用來依據一第二控制訊號經由該第二節點電性連接或斷開該至少一訊號輸入端與該放大器輸入端；以及一第二接地路徑，用來依據該第二控制訊號之反相訊號電性連接或斷開該第二節點與該參考電壓端，當該第二訊號路徑經由該第二節點電性連接該至少一訊號輸入端與該放大器輸入端時，該第二接地路徑電性斷開該第二節點與該參考電壓端。
  2. 如請求項第1項所述之能夠減輕漏電流影響之增益控制電路，其中該第二控制訊號係該第一控制訊號之反相訊號。
  3. 如請求項第1項所述之能夠減輕漏電流影響之增益控制電路，其中該第一訊號路徑包含二第一開關，該二第一開關設於該第一節點之兩側，用來依據該第一控制訊號導通或不導通。
  4. 如請求項第3項所述之能夠減輕漏電流影響之增益控制電路，其中該第一接地路徑包含一第一反相開關，該第一反相開關設於該第一節點與該參考電壓端之間，用來依據該第一控制訊號之反相訊號導通或不導通，當該二第一開關不導通時，該第一反相開關導通。
  5. 如請求項第4項所述之能夠減輕漏電流影響之增益控制電路，其中該第一反相開關之元件尺寸小於該二第一開關之任一個的元件尺寸。
  6. 如請求項第1項所述之能夠減輕漏電流影響之增益控制電路，其中該第二訊號路徑包含二第二開關，該二第二開關設於該第二節點之兩側，用來依據該第二控制訊號導通或不導通。
  7. 如請求項第6項所述之能夠減輕漏電流影響之增益控制電路，其中該第二接地路徑包含一第二反相開關，該第二反相開關設於該第二節點與該參考電壓端之間，用來依據該第二控制訊號之反相訊號導通或不導通，當該二第二開關不導通時，該第二反相開關導通。
  8. 如請求項第7項所述之能夠減輕漏電流影響之增益控制電路，其中該第二反相開關之元件尺寸小於該二第二開關之任一個的元件尺寸。
  9. 如請求項第1項所述之能夠減輕漏電流影響之增益控制電路，其中該第一增益架構包含一第一輸入阻抗與一第一回授阻抗，當該第一訊號路徑經由該第一節點電性連接該至少一訊號輸入端與該放大器輸入端時，該至少一訊號輸入端與該第一節點間之阻抗視為該第一輸入阻抗，該第一節點與該訊號輸出端間之阻抗視為該第一回授阻抗，該增益控制電路之增益依據該第一輸入阻抗與該第一回授阻抗而定。
  10. 如請求項第9項所述之能夠減輕漏電流影響之增益控制電路，其中該第一訊號路徑包含至少一開關元件，用來依據該第一控制訊號導通或不導通，且該放大器輸入端與該第一回授阻抗間設有至少一平衡元件，用來平衡該至少一開關元件。
  11. 如請求項第1項所述之能夠減輕漏電流影響之增益控制電路，其中該第二增益架構包含一第二輸入阻抗與一第二回授阻抗，當該第二訊號路徑經由該第二節點電性連接該至少一訊號輸入端與該放大器輸入端時，該至少一訊號輸入端與該第二節點間之阻抗視為該第二輸入阻抗，該第二節點與該訊號輸出端間之阻抗視為該第二回授阻抗，該增益控制電路之增益由該第二輸入阻抗與該第二回授阻抗而定。
  12. 如請求項第11項所述之能夠減輕漏電流影響之增益控制電路，其中該第二訊號路徑包含至少一開關元件，用來依據該第二控制訊號導通或不導通，且該放大器輸入端與該第二回授阻抗間設有至少一平衡元件，用來平衡該至少一開關元件。
  13. 如請求項第1項所述之能夠減輕漏電流影響之增益控制電路，其中該放大器係一運算放大器（OperationalAmplifier）。
  14. 一種能夠減輕漏電流影響之增益控制方法，係藉由一增益控制電路來執行，包含下列步驟：一訊號接收步驟，用來接收至少一輸入訊號；一訊號產生步驟，用來依據該至少一輸入訊號與一增益值產生一輸出訊號；以及一增益選擇步驟，用來選擇複數個增益架構之其中之一以決定該增益值，其中每該增益架構形成於該至少一輸入訊號與該輸出訊號之間，且包含一訊號路徑與一接地路徑，該增益選擇步驟包含：由該複數個增益架構中選擇一目標增益架構；電性導通該目標增益架構之該訊號路徑，並電性斷開該目標增益架構之該接地路徑；以及電性導通該目標增益架構以外的每該增益架構之該接地路徑，並電性斷開該目標增益架構以外的每該增益架構之該訊號路徑。
  15. 一種能夠減輕漏電流影響之增益控制電路，包含：一放大器，具有一輸入端及一輸出端；一輸入阻抗電路，耦接於一訊號輸入端與該輸入端之間，用來形成複數個輸入阻抗的其中之一，其中該複數個輸入阻抗包含一第一輸入阻抗與一第二輸入阻抗；以及一輸出阻抗電路，耦接於該輸入端與該輸出端之間，用來形成複數個輸出阻抗的其中之一或一固定輸出阻抗，其中，當一訊號經由該訊號輸入端、該第一輸入阻抗及該輸出阻抗電路輸出時，耦接於該第二輸入阻抗與該輸入端之間的一開關不導通，且該開關經由另一開關接地。
TW102129373A 2013-08-15 2013-08-15 能夠減輕漏電流影響之增益控制電路與方法 TWI533602B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102129373A TWI533602B (zh) 2013-08-15 2013-08-15 能夠減輕漏電流影響之增益控制電路與方法
US14/334,498 US9287841B2 (en) 2013-08-15 2014-07-17 Gain control circuit and method capable of easing leakage current influence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102129373A TWI533602B (zh) 2013-08-15 2013-08-15 能夠減輕漏電流影響之增益控制電路與方法

Publications (2)

Publication Number Publication Date
TW201507352A TW201507352A (zh) 2015-02-16
TWI533602B true TWI533602B (zh) 2016-05-11

Family

ID=52466422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129373A TWI533602B (zh) 2013-08-15 2013-08-15 能夠減輕漏電流影響之增益控制電路與方法

Country Status (2)

Country Link
US (1) US9287841B2 (zh)
TW (1) TWI533602B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9912304B2 (en) 2015-04-17 2018-03-06 Analog Devices, Inc. Two-input amplifier
CN113875165B (zh) 2019-06-24 2023-12-26 以伊索电子股份有限公司名义经营的阿维科斯天线股份有限公司 使用天线阵列的波束成形和波束转向

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419806B1 (ko) * 2010-11-19 2014-07-17 한국전자통신연구원 고정 대역폭을 갖는 가변 이득 증폭기
JP2012244448A (ja) * 2011-05-20 2012-12-10 Hitachi Ltd 演算増幅回路
KR101873298B1 (ko) * 2011-12-16 2018-07-02 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기

Also Published As

Publication number Publication date
US20150048885A1 (en) 2015-02-19
TW201507352A (zh) 2015-02-16
US9287841B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
KR102629644B1 (ko) 복수의 독립된 출력 스테이지들을 가진 클래스-d 증폭기
CN105007073A (zh) 高性能可重构电压缓冲器
KR101624194B1 (ko) 가변 이득 증폭기 방법 및 시스템
US9525937B2 (en) Circuit for suppressing audio output noise and audio output circuit
TWI533602B (zh) 能夠減輕漏電流影響之增益控制電路與方法
CN103391059A (zh) 具有d类放大器的音频系统及集成电路芯片
TW201820776A (zh) 運算放大器及其差分放大電路
US8179186B2 (en) Differential switch with off-state isolation enhancement
CN104467711B (zh) 放大电路
JP2009171420A (ja) ２分配器
TW201320613A (zh) 具回授之電流操縱電路
TWM349649U (en) Bias balancing circuit
TWI762896B (zh) 消除過電流保護誤動作之電源供應器
TWI721348B (zh) 用於控制開關的裝置、方法及系統
CN109787603B (zh) 一种低导通平坦度模拟开关
TWI226751B (en) Hysteresis circuits used in comparator
TWI641253B (zh) 網路驅動電路及網路裝置之驅動方法
US6697612B2 (en) Receiving section of a telephone
CN100477506C (zh) D类放大器电路
JP2009213066A (ja) フィルタ回路及びその制御方法
TW301080B (en) Tri-state audio differential driver
CN104426487A (zh) 能够减轻漏电流影响的增益控制电路与方法
US8120421B2 (en) Circuit structure free from test effect and testing method thereof
TWI818350B (zh) 類比開關電路及其控制電路與控制方法
TWI638545B (zh) 乙太網供電之偵測電路及其偵測電流產生方法