TW201820776A - 運算放大器及其差分放大電路 - Google Patents

運算放大器及其差分放大電路 Download PDF

Info

Publication number
TW201820776A
TW201820776A TW105139294A TW105139294A TW201820776A TW 201820776 A TW201820776 A TW 201820776A TW 105139294 A TW105139294 A TW 105139294A TW 105139294 A TW105139294 A TW 105139294A TW 201820776 A TW201820776 A TW 201820776A
Authority
TW
Taiwan
Prior art keywords
transistor
differential
pair
end point
coupled
Prior art date
Application number
TW105139294A
Other languages
English (en)
Other versions
TWI623194B (zh
Inventor
施冠宇
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW105139294A priority Critical patent/TWI623194B/zh
Priority to US15/818,547 priority patent/US10171052B2/en
Application granted granted Critical
Publication of TWI623194B publication Critical patent/TWI623194B/zh
Publication of TW201820776A publication Critical patent/TW201820776A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45224—Complementary Pl types having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/48—Indexing scheme relating to amplifiers the output of the amplifier being coupled out by a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45032—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are multiple paralleled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45276—An op amp as stage being coupled to the output of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45404—Indexing scheme relating to differential amplifiers the CMCL comprising capacitors containing, not in parallel with the resistors, an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45692—Indexing scheme relating to differential amplifiers the LC comprising one or more resistors in series with a capacitor coupled to the LC by feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

運算放大器及其差分放大電路。差分放大電路接收一差分輸入訊號並輸出一差分輸出訊號，包含：一輸出埠，具有一第一端點及一第二端點，其中該差分輸出訊號係透過該第一端點及該第二端點輸出；一第一電晶體對，以二第一端接收該差分輸入訊號，以二第二端分別耦接該第一端點及該第二端點；一第二電晶體對，以二第一端接收該差分輸入訊號，以二第二端分別耦接該第一端點及該第二端點；以及一第三電晶體對，以二第一端接收一控制訊號，以二第二端分別耦接該第一端點及該第二端點。該控制訊號係控制該第三電晶體對導通或關閉及/或控制流經其上的電流。因此，本發明兼顧放大倍率並避免死鎖狀態。

Description

運算放大器及其差分放大電路
本發明是關於運算放大器，尤其是關於防死鎖（deadlock）的運算放大器及其差分放大電路。
圖1為全差分（fully differential）運算放大器（operational amplifier）的應用電路。全差分運算放大器10的差分輸入對與差分輸出對透過回授電阻20及30耦接。全差分運算放大器10的設計必須顧及放大倍率及避免在共模（common mode）下發生死鎖狀態。如果全差分運算放大器10的設計不良，有可能會造成差分輸入訊號（由差分輸入對輸入）及差分輸入訊號（由差分輸出對輸出）同時為高電位或同時為低電位，而形成死鎖狀態。所以有需要提出可兼顧放大倍率及避免死鎖狀態的全差分運算放大器。
鑑於先前技術之不足，本發明之一目的在於提供一種運算放大器及其差分放大電路，以防止死鎖發生。
本發明揭露一種運算放大器，具有一差分輸入對及一差分輸出對，包含：一輸出級放大電路，以一第一端點及一第二端點作為其輸入端，並以該差分輸出對作為其輸出端；一第一電晶體對，包含一第一電晶體及一第二電晶體，其中該第一電晶體及該第二電晶體的一第一端分別耦接該差分輸入對的一第一輸入端及一第二輸入端，該第一電晶體及該第二電晶體的一第二端分別耦接該第一端點及該第二端點；一第二電晶體對，包含一第三電晶體及一第四電晶體，其中該第三電晶體及該第四電晶體的一第一端分別耦接該差分輸入對的該第一輸入端及該第二輸入端，該第三電晶體及該第四電晶體的一第二端分別耦接該第一端點及該第二端點；一第一電流源，耦接該第一端點；一第二電流源，耦接該第二端點；一第三電晶體對，包含一第五電晶體及一第六電晶體，其中該第五電晶體及該第六電晶體的一第一端分別接收一控制訊號，該第五電晶體及該第六電晶體的一第二端分別耦接該第一端點及該第二端點；以及一控制電路，耦接該差分輸出對，係根據該差分輸出對的電壓及一共模電壓產生該控制訊號。
本發明另揭露一種差分放大電路，接收一差分輸入訊號並輸出一差分輸出訊號，包含：一輸出埠，具有一第一端點及一第二端點，其中該差分輸出訊號係透過該第一端點及該第二端點輸出；一第一電晶體對，包含一第一電晶體及一第二電晶體，其中該第一電晶體及該第二電晶體的一第一端接收該差分輸入訊號，該第一電晶體及該第二電晶體的一第二端分別耦接該第一端點及該第二端點；一第二電晶體對，包含一第三電晶體及一第四電晶體，其中該第三電晶體及該第四電晶體的一第一端接收該差分輸入訊號，該第三電晶體及該第四電晶體的一第二端分別耦接該第一端點及該第二端點；以及一第三電晶體對，包含一第五電晶體及一第六電晶體，其中該第五電晶體及該第六電晶體的一第一端分別接收一控制訊號，該第五電晶體及該第六電晶體的一第二端分別耦接該第一端點及該第二端點；其中，該控制訊號係控制該第五電晶體及該第六電晶體導通或關閉及/或控制流經其上的電流。
本發明之運算放大器及其差分放大電路能夠防止死鎖發生。相較於傳統技術，本發明之運算放大器及其差分放大電路不需複雜的電路即可達到防死鎖的功效。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含運算放大器及其差分放大電路。由於本發明之運算放大器及其差分放大電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。
圖2為本發明運算放大器之一實施例的電路圖。運算放大器200包含第一級放大電路210、第二級放大電路220以及控制電路230。第一級放大電路210主要包含三個電晶體對，第一、第二及第三電晶體對分別由電晶體（214a、214b）、（215a、215b）及（216a、216b）構成。第一及第二電晶體對分別由電流源212及217提供偏壓。第一及第二電晶體對的各自的兩端點（以金氧半場效電晶體（MOSFET）為例，兩端點分別為兩電晶體的閘極）與運算放大器200的差分輸入對耦接，亦即第一及第二電晶體對各自接收差分輸入訊號（及）。差分輸入訊號經第一級放大電路210放大之後，經由端點N1及N2輸入至第二級放大電路220，並經第二級放大電路220再次放大後成為差分輸出訊號（及），由運算放大器200的差分輸出對輸出。並聯的第一及第二電晶體對提供更大的互導（transconductance），因此第一級放大電路210具有較佳的效大倍率。第二級放大電路220可以包含一級或多級由電晶體及其他元件所組成的放大電路（因此可以視第二級放大電路220為運算放大器200的輸出級放大電路），其多種實施變化為本技術領域具有通常知識者所熟知，故不再贅述。因為第一級放大電路210接收差分訊號，並於其輸出埠（由端點N1及N2構成）輸出放大後的差分訊號，所以第一級放大電路210可視為一種差分放大電路。
第三電晶體對的目的之一在於調節端點N1及N2的電位。電晶體216a及216b各自的第一端接收控制訊號C1，各自的第二端耦接端點N1及N2，各自的第三端經由電流源217耦至接參考電位（例如接地）。控制電路230根據運算放大器200的差分輸出對的電壓（亦即差分輸出訊號及）及一共模電壓產生控制訊號C1。
當差分輸入訊號及差分輸出訊號皆位於低電位時（死鎖狀態的其中一種，此時共模的差分輸入訊號使第二電晶體對不導通），差分輸出訊號（及）的平均電壓（)/2）實質上小於共模訊號的電壓。此時控制電路230依據差分輸出訊號及共模訊號的電壓產生控制訊號C1控制第三電晶體對導通，以拉低端點N1及N2的電位，使運算放大器200脫離死鎖狀態。詳言之，如圖所示，若第三電晶體對以NMOS（N型金氧半場效電晶體）實作，當差分輸出訊號的平均電壓小於共模訊號的電壓時，控制電路230提高控制訊號C1的電壓，以使第三電晶體對導通或增加流經其上的電流，進而降低端點N1及N2的電位。當端點N1及N2的電位下降時，共模的差分輸出訊號的電位上升（因為一般來說第二級放大電路220對共模訊號而言具有反相作用），因此運算放大器200可以脫離死鎖狀態。除了控制第三電晶體對之外，控制訊號C1同時控制電流源217的電流大小。當電流源217的電流增加時，可以準確控制端點N1及N2的電位。
當差分輸入訊號及差分輸出訊號皆位於高電位時（另一種死鎖狀態，此時端點N1及N2位於低電位），第一級放大電路210藉由電流源211及213分別為端點N1及N2提供電流以提升其電位，進而使運算放大器200脫離死鎖狀態。
圖3為本發明運算放大器之另一實施例的電路圖。運算放大器300包含第一級放大電路310、第二級放大電路220以及控制電路230。第一級放大電路310的電路與第一級放大電路210相似，差別在於第一級放大電路310的第三電晶體對（電晶體216a及216b）不透過電流源218耦接至參考電位（例如接地），而是如圖所示直接耦接至參考電位，或是在其他實施例中透過其他元件（包含但不限於電阻）耦接至參考電位。第三電晶體對導通時可以將端點N1及N2的電位拉低至參考電位。
圖4為圖2之運算放大器的一實施例的詳細電路圖。第二級放大電路220由電流源221與222以及電晶體223與224所組成。控制電路230將差分輸出訊號（及）的平均值與共模訊號的電壓做比較。當差分輸出訊號的平均值小於共模訊號的電壓時，控制訊號C1有較高的電壓。電晶體219a與219b的作用之一在於提高第一級放大電路210的輸出阻抗，非為本發明的必要元件。電容241（242）及電阻251（252）的功能之一在於提供第一級放大電路210與第二級放大電路220之間的頻率補償，其非為本發明的必要元件，或是具有不同的實施方式。圖5為圖2之運算放大器的另一實施例的詳細電路圖，與圖4相比較，圖4中的NMOS及PMOS（P型金氧半場效電晶體）在圖5中分別以PMOS及NMOS實作，各元件間的連接關係及動作為本技術領域具有通常知識者所熟知，不再贅述。在圖5的實施例中，對應圖2的第三電晶體對以PMOS實作，當差分輸出訊號的平均電壓大於共模訊號的電壓時，控制電路230對應降低控制訊號C1的電壓以使第三電晶體對導通或增加流經其上的電流，進而提高端點N1及N2的電位，使運算放大器200脫離死鎖狀態。
請注意，前揭圖示中，元件之形狀、尺寸以及比例等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。雖然圖2~圖5的電晶體以金氧半場效電晶體為例，但本發明的電晶體亦可以例如是雙載子接面電晶體(bipolar junction transistor，BJT)等其他電晶體。再者，本發明可適用於多種類型的運算放大器。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
10‧‧‧全差分運算放大器
20、30、251、252‧‧‧電阻
200、300‧‧‧運算放大器
210、310‧‧‧第一級放大電路
220‧‧‧第二級放大電路
230‧‧‧控制電路
211、212、213、217、218、221、222‧‧‧電流源
214a、214b、215a、215b、216a、216b、219a、219b、223、224‧‧‧電晶體
241、242‧‧‧電容
［圖1］為為全差分運算放大器的應用電路； ［圖2］為本發明運算放大器之一實施例的電路圖； ［圖3］為本發明運算放大器之另一實施例的電路圖； ［圖4］為圖2之運算放大器的一實施例的詳細電路圖；以及 ［圖5］為圖2之運算放大器的另一實施例的詳細電路圖。

Claims (10)

  1. 一種運算放大器，具有一差分輸入對及一差分輸出對，包含： 一輸出級放大電路，以一第一端點及一第二端點作為其輸入端，並以該差分輸出對作為其輸出端； 一第一電晶體對，包含一第一電晶體及一第二電晶體，其中該第一電晶體及該第二電晶體的一第一端分別耦接該差分輸入對的一第一輸入端及一第二輸入端，該第一電晶體及該第二電晶體的一第二端分別耦接該第一端點及該第二端點； 一第二電晶體對，包含一第三電晶體及一第四電晶體，其中該第三電晶體及該第四電晶體的一第一端分別耦接該差分輸入對的該第一輸入端及該第二輸入端，該第三電晶體及該第四電晶體的一第二端分別耦接該第一端點及該第二端點； 一第一電流源，耦接該第一端點； 一第二電流源，耦接該第二端點； 一第三電晶體對，包含一第五電晶體及一第六電晶體，其中該第五電晶體及該第六電晶體的一第一端分別接收一控制訊號，該第五電晶體及該第六電晶體的一第二端分別耦接該第一端點及該第二端點；以及 一控制電路，耦接該差分輸出對，係根據該差分輸出對的電壓及一共模電壓產生該控制訊號。
  2. 如申請專利範圍第1項所述之運算放大器，該運算放大器係透過該差分輸入對接收一差分輸入訊號，並透過該差分輸出對輸出一差分輸出訊號，該第五電晶體及該第六電晶體係N型金氧半場效電晶體，且當該差分輸出訊號的平均值實質上小於該共模電壓時，該控制電路提高該控制訊號的電壓以增加流經該第三電晶體對的電流，進而降低該第一端點與該第二端點的電位。
  3. 如申請專利範圍第1項所述之運算放大器，該運算放大器係透過該差分輸入對接收一差分輸入訊號，並透過該差分輸出對輸出一差分輸出訊號，該第五電晶體及該第六電晶體係P型金氧半場效電晶體，且當該差分輸出訊號的平均值實質上大於該共模電壓時，該控制電路降低該控制訊號的電壓以增加流經該第三電晶體對的電流，進而提高該第一端點與該第二端點的電位。
  4. 如申請專利範圍第1項所述之運算放大器，更包含： 一第三電流源； 其中，該第三電晶體及該第四電晶體的一第三端經該第三電流源耦接至一參考電壓，該第五電晶體及該第六電晶體的一第三端經該第三電流源耦接至該參考電壓。
  5. 如申請專利範圍第4項所述之運算放大器，其中該第三電流源的電流大小受到該控制訊號的控制。
  6. 如申請專利範圍第1項所述之運算放大器，更包含： 一第三電流源； 其中，該第三電晶體及該第四電晶體的一第三端經該第三電流源耦接至一參考電壓，該第五電晶體及該第六電晶體的一第三端耦接至該參考電壓，該第三電流源不耦接於該第五電晶體及該第六電晶體的該第三端與該參考電壓之間。
  7. 一種差分放大電路，接收一差分輸入訊號並輸出一差分輸出訊號，包含： 一輸出埠，具有一第一端點及一第二端點，其中該差分輸出訊號係透過該第一端點及該第二端點輸出； 一第一電晶體對，包含一第一電晶體及一第二電晶體，其中該第一電晶體及該第二電晶體的一第一端接收該差分輸入訊號，該第一電晶體及該第二電晶體的一第二端分別耦接該第一端點及該第二端點； 一第二電晶體對，包含一第三電晶體及一第四電晶體，其中該第三電晶體及該第四電晶體的一第一端接收該差分輸入訊號，該第三電晶體及該第四電晶體的一第二端分別耦接該第一端點及該第二端點；以及 一第三電晶體對，包含一第五電晶體及一第六電晶體，其中該第五電晶體及該第六電晶體的一第一端分別接收一控制訊號，該第五電晶體及該第六電晶體的一第二端分別耦接該第一端點及該第二端點； 其中，該控制訊號係控制該第五電晶體及該第六電晶體導通或關閉及/或控制流經其上的電流。
  8. 如申請專利範圍第7項所述之差分放大電路，該第五電晶體及該第六電晶體係N型金氧半場效電晶體，且當該差分輸出訊號的平均值實質上小於一共模電壓時，該控制訊號使流經該第三電晶體對的電流提高，進而降低該第一端點與該第二端點的電位。
  9. 如申請專利範圍第7項所述之差分放大電路，該第五電晶體及該第六電晶體係P型金氧半場效電晶體，且當該差分輸出訊號的平均值實質上大於一共模電壓時，該控制訊號使流經該第三電晶體對的電流提高，進而提高該第一端點與該第二端點的電位。
  10. 如申請專利範圍第7項所述之差分放大電路，更包含： 一電流源； 其中，該第三電晶體及該第四電晶體的一第三端經該電流源耦接至一參考電壓，該第五電晶體及該第六電晶體的一第三端經該電流源耦接至該參考電壓。
TW105139294A 2016-11-29 2016-11-29 運算放大器及其差分放大電路 TWI623194B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105139294A TWI623194B (zh) 2016-11-29 2016-11-29 運算放大器及其差分放大電路
US15/818,547 US10171052B2 (en) 2016-11-29 2017-11-20 Operational amplifier and differential amplifying circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105139294A TWI623194B (zh) 2016-11-29 2016-11-29 運算放大器及其差分放大電路

Publications (2)

Publication Number Publication Date
TWI623194B TWI623194B (zh) 2018-05-01
TW201820776A true TW201820776A (zh) 2018-06-01

Family

ID=62191037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139294A TWI623194B (zh) 2016-11-29 2016-11-29 運算放大器及其差分放大電路

Country Status (2)

Country Link
US (1) US10171052B2 (zh)
TW (1) TWI623194B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020220347A1 (zh) * 2019-04-30 2020-11-05 华为技术有限公司 一种放大器及放大装置
CN114616754A (zh) * 2019-10-30 2022-06-10 华为技术有限公司 运算放大器及运算放大器的启动电路
IT202100003350A1 (it) * 2021-02-15 2022-08-15 St Microelectronics Srl Circuiti e procedimenti di amplificatore multistadio
US11514975B2 (en) 2021-03-18 2022-11-29 Elite Semiconductor Microelectronics Technology Inc. Amplifier and LPDDR3 input buffer
CN115118237B (zh) * 2021-03-23 2024-10-15 圣邦微电子（北京）股份有限公司 全差分运算放大器和全差分运算放大器电路
TWI781598B (zh) * 2021-04-28 2022-10-21 晶豪科技股份有限公司 放大器以及lpddr3輸入緩衝器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121836A (en) * 1998-05-08 2000-09-19 Lucent Technologies Differential amplifier
US6853254B2 (en) * 2002-12-30 2005-02-08 Intel Corporation Anti-deadlock circuit and method for phase-locked loops
CN105099380A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 全差分放大器

Also Published As

Publication number Publication date
TWI623194B (zh) 2018-05-01
US20180152156A1 (en) 2018-05-31
US10171052B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI623194B (zh) 運算放大器及其差分放大電路
CN106896856A (zh) 放大电路及电压调节器
US20100109779A1 (en) Hybrid class ab super follower
TW200952327A (en) Frequency compensated operational amplifier
CN105099393B (zh) 线性均衡器及其方法
TW201838327A (zh) 跨導放大器
CN103997307A (zh) 传感器电路
CN105162423B (zh) 放大器及其放大方法
CN107395146B (zh) 一种恒定跨导放大器电路
TW201836269A (zh) 馬達驅動電路
TWI641215B (zh) 可變增益放大器
TWI644195B (zh) 緩衝級和控制電路
TWI483544B (zh) 電容放大電路及其操作方法
TWI360944B (en) Operational amplifier and method for reducing offs
CN108155882B (zh) 运算放大器及其差分放大电路
WO2017030091A1 (ja) 半導体装置、オペアンプ及び電子機器
TWM383162U (en) Analog multiplier
CN107094006B (zh) 一种轨对轨比较器电路
TWI461000B (zh) 控制電路與其相關電路控制方法
US7816989B2 (en) Differential amplifier
TW201635703A (zh) 主動式電感器及其相關的放大器電路
CN108631737A (zh) 差动放大电路
CN105939156B (zh) 输入缓冲电路
CN107404215B (zh) 具有宽共模电压操作范围的电压调整器及其操作方法
TWI492542B (zh) 輸入介面電路