JP7087703B2 - 駆動回路および光モジュール - Google Patents

駆動回路および光モジュール Download PDF

Info

Publication number
JP7087703B2
JP7087703B2 JP2018112730A JP2018112730A JP7087703B2 JP 7087703 B2 JP7087703 B2 JP 7087703B2 JP 2018112730 A JP2018112730 A JP 2018112730A JP 2018112730 A JP2018112730 A JP 2018112730A JP 7087703 B2 JP7087703 B2 JP 7087703B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
signal
circuit
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018112730A
Other languages
English (en)
Other versions
JP2019216186A (ja
Inventor
有紀人 ▲角▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018112730A priority Critical patent/JP7087703B2/ja
Priority to US16/396,821 priority patent/US10756512B2/en
Publication of JP2019216186A publication Critical patent/JP2019216186A/ja
Application granted granted Critical
Publication of JP7087703B2 publication Critical patent/JP7087703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • H01S5/0085—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping for modulating the output, i.e. the laser beam is modulated outside the laser cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
    • H01S5/06216—Pulse modulation or generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/085—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light using opto-couplers between stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、発光素子の駆動回路および光モジュールに関する。
従来、半導体レーザ等の発光素子を駆動する駆動回路が知られている。たとえば、入力のデータ信号に従ってオン／オフするスイッチ回路と、スイッチオン時の発光素子に駆動電流を供給する電流源と、が直列に接続された発光素子駆動回路が知られている（たとえば、下記特許文献１参照。）。
特開平１１－４０３３号公報
しかしながら、たとえばエミッタフォロアとエミッタ接地回路とを組み合わせたシングルエンド方式の駆動回路においては、エミッタ接地回路のグランド側に電流源を設けることができない。このため、駆動回路の電源の電圧変動に対する耐性が低く、電源の電圧変動が生じると駆動信号が劣化するという問題がある。
これに対して、差動方式の駆動回路を採用し、差動対のエミッタ接地回路のグランド側に電流源を設ける構成も考えられる。しかしながら、差動方式の駆動回路では、たとえば、差動信号の一方により発光素子を駆動しつつ、差動対のバランスをとるために差動信号の他方により発光素子のダミーを駆動することになるため、消費電力が大きいという問題がある。
１つの側面では、本発明は、電源の電圧変動による駆動信号の劣化を抑制することができる駆動回路および光モジュールを提供することを目的とする。
上述した課題を解決し、目的を達成するため、１つの実施態様では、コレクタである第１端子とベースである第２端子とエミッタである第３端子とを有する第１トランジスタ、または、ドレインである第１端子とゲートである第２端子とソースである第３端子とを有する第１トランジスタであって、前記第１端子が第１電源に接続され、前記第２端子へ信号が入力され、前記第３端子が第１電流源を介して接地された第１トランジスタと、コレクタである第４端子とベースである第５端子とエミッタである第６端子とを有する第２トランジスタ、または、ドレインである第４端子とゲートである第５端子とソースである第６端子とを有する第２トランジスタであって、前記第４端子が前記第１電流源と異なる第２電流源を介して前記第１電源と同じまたは異なる第２電源に接続され、前記第５端子が電圧源またはバイアス回路に接続され、前記第６端子が前記第１トランジスタと前記第１電流源との間に接続された第２トランジスタと、前記第２トランジスタと前記第２電流源との間の信号を発光素子へ出力する出力部と、を備え、前記第２トランジスタの前記第５端子は、前記第１電源の電圧に応じたバイアス電圧を供給する前記バイアス回路に接続され、前記第１トランジスタより前段において、前記第１トランジスタの前記第２端子へ入力される前記信号を、前記第１電源により差動増幅する差動増幅回路を備え、前記バイアス回路は、前記差動増幅回路の差動増幅により得られた正相信号および逆相信号を加算することにより前記バイアス電圧を生成する、駆動回路が提案される。
また、別の１つの実施態様では、コレクタである第１端子とベースである第２端子とエミッタである第３端子とを有する第１トランジスタ、または、ドレインである第１端子とゲートである第２端子とソースである第３端子とを有する第１トランジスタであって、前記第１端子が第１電源に接続され、前記第２端子へ信号が入力され、前記第３端子が第１電流源を介して接地された第１トランジスタと、コレクタである第４端子とベースである第５端子とエミッタである第６端子とを有する第２トランジスタ、または、ドレインである第４端子とゲートである第５端子とソースである第６端子とを有する第２トランジスタであって、前記第４端子が前記第１電流源と異なる第２電流源を介して前記第１電源と同じまたは異なる第２電源に接続され、前記第５端子が電圧源またはバイアス回路に接続され、前記第６端子が前記第１トランジスタと前記第１電流源との間に接続された第２トランジスタと、前記第２トランジスタと前記第２電流源との間の信号に応じて発光する発光素子と、を備え、前記第２トランジスタの前記第５端子は、前記第１電源の電圧に応じたバイアス電圧を供給する前記バイアス回路に接続され、前記第１トランジスタより前段において、前記第１トランジスタの前記第２端子へ入力される前記信号を、前記第１電源により差動増幅する差動増幅回路を備え、前記バイアス回路は、前記差動増幅回路の差動増幅により得られた正相信号および逆相信号を加算することにより前記バイアス電圧を生成する、光モジュールが提案される。
本発明の一側面によれば、電源の電圧変動による駆動信号の劣化を抑制することができるという効果を奏する。
図１は、実施の形態１にかかる駆動回路の一例を示す図である。 図２は、実施の形態１にかかる駆動回路を適用した光モジュールの一例を示す図である。 図３は、実施の形態１にかかる光モジュールを適用したＡＯＣの一例を示す図である。 図４は、実施の形態１にかかる駆動回路の他の一例を示す図である。 図５は、実施の形態２にかかる駆動回路の一例を示す図である。 図６は、実施の形態２にかかる駆動回路の他の一例を示す図である。 図７は、実施の形態３にかかる駆動回路の一例を示す図である。 図８は、実施の形態３にかかる駆動回路における各部に流れる信号の一例を示す図である。 図９は、実施の形態３にかかる駆動回路の他の一例を示す図である。 図１０は、実施の形態４にかかる駆動回路の一例を示す図である。
以下に図面を参照して、本発明にかかる駆動回路および光モジュールの実施の形態を詳細に説明する。
（実施の形態１）
（実施の形態１にかかる駆動回路）
図１は、実施の形態１にかかる駆動回路の一例を示す図である。図１に示す実施の形態１にかかる駆動回路１００は、入力信号に基づいて、発光素子１０を駆動するための駆動信号を生成する回路である。図１に示すように、駆動回路１００は、入力部１０１と、トランジスタ１０２と、電流源１０３と、トランジスタ１０４と、電流源１０５と、電圧源１０６と、出力部１０７と、電源ライン１０８，１０９と、を備える。入力部１０１には、駆動回路１００に対する入力信号が入力される。
トランジスタ１０２は、たとえばバイポーラトランジスタであり、コレクタ（第１端子）とベース（第２端子）とエミッタ（第３端子）とを有する。トランジスタ１０２のベースは入力部１０１に接続されている。トランジスタ１０２のコレクタは電源ライン１０８に接続されている。トランジスタ１０２のエミッタは電流源１０３に接続されている。このように、トランジスタ１０２は、コレクタを共通端子、ベースを入力端子、エミッタを出力端子とし、エミッタに電流源１０３が接続されたエミッタフォロア（コレクタ接地回路）になっている。
電流源１０３は、一端がトランジスタ１０２のエミッタに接続され、他端が接地されている。すなわち、トランジスタ１０２のエミッタは、電流源１０３を介して接地されている。
トランジスタ１０４は、たとえばバイポーラトランジスタであり、コレクタ（第４端子）とベース（第５端子）とエミッタ（第６端子）とを有する。トランジスタ１０４のベースは電圧源１０６に接続されている。トランジスタ１０４のコレクタは電流源１０５に接続されている。トランジスタ１０４のエミッタは、トランジスタ１０２のエミッタと電流源１０３との間に接続されている。このように、トランジスタ１０４は、ベースを共通端子、エミッタを入力端子、コレクタを出力端子とし、コレクタに電流源１０５が接続されたベース接地回路になっている。
電流源１０５は、駆動回路１００から出力される駆動信号のバイアスを一定にするためのバイアス電流源である。たとえば、電流源１０５は、一端がトランジスタ１０４のコレクタに接続され、他端が電源ライン１０９に接続されている。すなわち、トランジスタ１０４のコレクタは、電流源１０５を介して電源（電源ライン１０９）に接続されている。
電圧源１０６は、一端がトランジスタ１０４のベースに接続され、他端が接地された固定電圧の電源である。電圧源１０６は、後述の電源ライン１０８，１０９に接続された電源であってもよいし、この電源ライン１０８，１０９に接続された電源とは異なる電源であってもよい。
出力部１０７は、トランジスタ１０４のコレクタと電流源１０５との間に接続されており、トランジスタ１０４のコレクタと電流源１０５との間に流れる電流を駆動信号として発光素子１０へ出力する。発光素子１０については後述する（たとえば図２参照）。
電源ライン１０８，１０９のそれぞれは、駆動回路１００の電源（不図示）に接続されている。電源ライン１０８，１０９は、互いに同一の電源に接続されていてもよいし、互いに異なる電源に接続されていてもよい。
たとえば、従来のエミッタフォロアとエミッタ接地回路とを組み合わせたシングルエンド方式の駆動回路においては、エミッタ接地回路のグランド側に電流源を設けると、エミッタ接地回路が増幅器として動作せず、発光素子を駆動できない。このため、従来のエミッタフォロアとエミッタ接地回路とを組み合わせたシングルエンド方式の駆動回路においては、エミッタ接地回路のグランド側に電流源を設けることができない。
これに対して、図１に示した駆動回路１００は、エミッタに電流源１０３を接続したエミッタフォロア（トランジスタ１０２）とベース接地回路（トランジスタ１０４）を直列接続し、ベース接地回路の出力信号を駆動信号として出力する構成である。したがって、発光素子１０を駆動しつつ、エミッタフォロア（トランジスタ１０２）のグランド側の電流源１０３を、ベース接地回路（トランジスタ１０４）のグランド側の電流源としても用いることができる。
これにより、電源ライン１０８，１０９に接続された電源（電源ライン１０８，１０９に異なる電源が接続されている場合は電源ライン１０８に接続された電源）の電圧変動に対する耐性を向上させることができる。このため、電源の電圧変動があっても、駆動回路１００から発光素子１０へ出力される駆動信号の劣化を抑制することができる。
また、駆動回路１００は、シングルエンド方式の駆動回路である。シングルエンド方式の駆動回路は、たとえば、１個の増幅器、または直列に接続した複数の増幅器（図１に示す例ではトランジスタ１０２とトランジスタ１０４）によりシングルエンド信号を増幅する駆動回路である。シングルエンド信号は、たとえば所定電圧（たとえば０［Ｖ］）を基準に電圧レベルでデータを表す信号である。
すなわち、駆動回路１００は、たとえば特開２０１２－８００６１号にあるような発光素子１０とともに発光素子１０のダミーも駆動する差動方式の駆動回路ではなく、発光素子１０のダミーの駆動をおこなわないシングルエンド方式の駆動回路であるため、消費電力を抑制することができる。たとえば、シングルエンド方式である駆動回路１００は、差動方式の駆動回路と比べて消費電力を１／２程度にすることができる。
（実施の形態１にかかる駆動回路を適用した光モジュール）
図２は、実施の形態１にかかる駆動回路を適用した光モジュールの一例を示す図である。図２に示す光モジュール２００は、たとえば図１に示した駆動回路１００および発光素子１０を備える。駆動回路１００には、入力信号２０１が入力される。入力信号２０１は、たとえば、オンとオフ（「１」と「０」）の切り替えを電圧［Ｖ］の変化により示す電圧信号である。
駆動回路１００は、入力信号２０１に基づく駆動信号２０２を生成し、生成した駆動信号２０２を発光素子１０へ出力する。駆動信号２０２は、入力信号２０１に対して、発光素子１０を効率よく駆動するために電圧や電流を調整した信号であって、たとえば入力信号２０１と同じオンとオフの切り替えを電流［Ｉ］の変化により示す電流信号である。
発光素子１０は、一端（たとえばアノード）が駆動回路１００に接続されており、他端（たとえばカソード）が接地されている。そして、発光素子１０は、駆動回路１００から出力された駆動信号２０２に応じた光信号２０３を生成し、生成した光信号２０３を出射する。光信号２０３は、たとえば駆動信号２０２と同じオンとオフの切り替えを光パワー［Ｐ］の変化により示す光信号である。
発光素子１０には、一例としてはＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：垂直共振器面発光レーザ）を用いることができる。ただし、発光素子１０にはＶＣＳＥＬに限らず各種の半導体レーザ（ＬＤ：Ｌａｓｅｒ Ｄｉｏｄｅ）を用いることができる。
図２に示したように、光モジュール２００は、オンとオフの切り替えを示す駆動信号により発光素子１０を直接駆動する直接変調の光送信装置であるため、簡易な構成により実現することができる。図１に示した駆動回路１００を光モジュール２００に適用する構成について説明したが、光モジュール２００には後述の駆動回路１００を適用することも可能である。
（実施の形態１にかかる光モジュールを適用したＡＯＣ）
図３は、実施の形態１にかかる光モジュールを適用したＡＯＣの一例を示す図である。図３において、図１，図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図２に示した光モジュール２００は、たとえば図３に示すＡＯＣ３００に適用可能である。ＡＯＣはＡｃｔｉｖｅ Ｏｐｔｉｃａｌ Ｃａｂｌｅの略語である。ＡＯＣ３００は、第１光伝送装置３１０と、光ファイバケーブル３２０と、第２光伝送装置３３０と、を一体化した光モジュールである。
第１光伝送装置３１０は、計算機３１に設けられたコネクタに接続可能である。そして、第１光伝送装置３１０は、コネクタにより接続された計算機３１から出力された電気信号を光信号に変換し、変換した光信号を、光ファイバケーブル３２０を介して第２光伝送装置３３０へ送信する。たとえば、第１光伝送装置３１０は、送信回路３１１と、電光変換モジュール３１２と、を備える。
送信回路３１１は、計算機３１から出力された電気信号に基づいて、後述の電光変換モジュール３１２の発光素子１０を駆動する駆動信号を生成する。たとえば、送信回路３１１は、最終段または最終段付近に、上述の駆動回路１００を出力ドライバとして有する。そして、送信回路３１１は、駆動回路１００により生成した駆動信号を電光変換モジュール３１２へ出力する。また、送信回路３１１は、第１光伝送装置３１０から出力された電気信号を、ＡＯＣ３００による光伝送に対応するように符号化する符号化回路を備えてもよい。この場合に、駆動回路１００は、この符号化回路により符号化された電気信号に基づいて駆動信号を生成する。
電光変換モジュール３１２は、送信回路３１１から出力された駆動信号を光信号に変換し、変換した光信号を光ファイバケーブル３２０へ送出する。たとえば、電光変換モジュール３１２は、発光素子１０と、レンズ３１２ａと、ファイバ保持部３１２ｂと、を備える。発光素子１０は、送信回路３１１から出力された駆動信号に応じた光信号を生成し、生成した光信号をレンズ３１２ａへ出射する。
レンズ３１２ａは、発光素子１０から出射された光信号を、電光変換モジュール３１２の内部に固定された、光ファイバケーブル３２０の端部へ集光する。これにより、駆動回路１００から出射された光信号が光ファイバケーブル３２０へ送出される。ファイバ保持部３１２ｂは、光ファイバケーブル３２０における第１光伝送装置３１０の側の端部を、電光変換モジュール３１２の内部に固定するように保持する。
また、第１光伝送装置３１０は、送信回路３１１および電光変換モジュール３１２の組み合わせを複数有し、複数の光信号を送出可能であってもよい。この場合に、第１光伝送装置３１０は、計算機３１から出力された電気信号を複数の信号に分割し、分割した各信号をそれぞれ複数の送信回路３１１へ分配する分配回路を備えてもよい。
光ファイバケーブル３２０は、第１光伝送装置３１０と光ファイバケーブル３２０とを接続する光ファイバを含むケーブルである。たとえば、光ファイバケーブル３２０は、第１光伝送装置３１０から送出された光信号を通過させ、通過させた光信号を第２光伝送装置３３０へ入射させる。また、第１光伝送装置３１０が複数の光信号を送出可能である場合は、光ファイバケーブル３２０は、第１光伝送装置３１０から送出される複数の光信号を通過させる複数の光ファイバを含むケーブルであってもよい。
第２光伝送装置３３０は、計算機３２に設けられたコネクタに接続可能である。そして、第２光伝送装置３３０は、第１光伝送装置３１０から光ファイバケーブル３２０を介して送信された光信号を電気信号に変換し、変換した電気信号を、コネクタにより接続された計算機３２へ出力する。たとえば、第２光伝送装置３３０は、光電変換モジュール３３１と、受信回路３３２と、を備える。
光電変換モジュール３３１は、光ファイバケーブル３２０を通過した光信号を電気信号に変換し、変換した電気信号を受信回路３３２へ出力する。たとえば、光電変換モジュール３３１は、ファイバ保持部３３１ａと、レンズ３３１ｂと、受光素子３３１ｃと、を備える。ファイバ保持部３３１ａは、光ファイバケーブル３２０における第２光伝送装置３３０の側の端部を、光電変換モジュール３３１の内部に固定するように保持する。
レンズ３３１ｂは、光電変換モジュール３３１の内部に固定された、光ファイバケーブル３２０の端部から出射された光信号を受光素子３３１ｃへ集光する。受光素子３３１ｃは、レンズ３３１ｂにより集光した光信号を受光し、受光した光信号に応じた電気信号を生成し、生成した電気信号を受信回路３３２へ出力する。
受信回路３３２は、光電変換モジュール３３１から出力された電気信号の受信処理をおこない、受信処理により得られた電気信号を計算機３２へ出力する。たとえば、受信回路３３２は、ＴＩＡを備えており、光電変換モジュール３３１から出力された電気信号をＴＩＡにより電流信号から電圧信号に変換する処理を受信処理としておこなう。ＴＩＡはＴｒａｎｓｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ（インピーダンス変換増幅器）の略語である。また、たとえば、受信回路３３２は、復号回路を備えており、上述の符号化回路に対応する復号を受信処理としておこなってもよい。
また、第１光伝送装置３１０から光ファイバケーブル３２０を介して複数の光信号が送信される場合に、第２光伝送装置３３０は、光電変換モジュール３３１および受信回路３３２の組み合わせを複数有し、複数の光信号を受信可能であってもよい。この場合に、第２光伝送装置３３０は、複数の受信回路３３２から出力された各電気信号を結合し、結合した電気信号を計算機３２へ出力する結合回路を備えてもよい。
また、ＡＯＣ３００において、第１光伝送装置３１０から光ファイバケーブル３２０へ光信号を送信する構成について説明したが、第１光伝送装置３１０と第２光伝送装置３３０との間で光信号を双方向に送信する構成としてもよい。たとえば、図３に示した第１光伝送装置３１０の構成を第２光伝送装置３３０にも設けることにより、計算機３２から出力された電気信号に基づく光信号を、光ファイバケーブル３２０を介して第１光伝送装置３１０へ送信する。
この場合に、光ファイバケーブル３２０は、第２光伝送装置３３０から第１光伝送装置３１０へ送信される光信号を通過させる光ファイバを含む。また、この場合に、図３に示した第２光伝送装置３３０の構成を第１光伝送装置３１０にも設けることにより、第２光伝送装置３３０から光ファイバケーブル３２０を介して送信された光信号を電気信号に変換し、変換した電気信号を計算機３１へ出力する。
（実施の形態１にかかる駆動回路の他の例）
図４は、実施の形態１にかかる駆動回路の他の一例を示す図である。図４において、図１に示した部分と同様の部分については同一の符号を付して説明を省略する。図４に示すように、実施の形態１にかかる駆動回路１００は、図１に示した入力部１０１に代えて差動増幅回路４００を備えてもよい。
差動増幅回路４００は、入力信号を差動増幅する回路である。たとえば、差動増幅回路４００は、入力部４１１，４１２と、トランジスタ４２１，４２２と、電流源４３０と、抵抗４４１，４４２と、を備える。入力部４１１，４１２には、駆動回路１００への入力信号が差動信号として入力される。たとえば、入力部４１１には、駆動回路１００への入力信号の正相信号が入力される。入力部４１２には、駆動回路１００への入力信号の逆相信号（正相信号の反転信号）が入力される。
トランジスタ４２１，４２２のそれぞれは、たとえばバイポーラトランジスタである。トランジスタ４２１のベースは入力部４１１に接続されている。トランジスタ４２１のコレクタは抵抗４４１に接続されている。トランジスタ４２１のエミッタは電流源４３０に接続されている。トランジスタ４２２のベースは入力部４１２に接続されている。トランジスタ４２２のコレクタは抵抗４４２に接続されている。トランジスタ４２２のエミッタは電流源４３０に接続されている。このように、トランジスタ４２１，４２２のそれぞれは、エミッタを共通端子、ベースを入力端子、コレクタを出力端子とするエミッタ接地回路になっている。
電流源４３０は、一端がトランジスタ４２１，４２２の各エミッタに接続され、他端が接地されている。抵抗４４１は、一端が電源ライン１０８に接続され、他端がトランジスタ４２１のコレクタに接続されている。抵抗４４２は、一端が電源ライン１０８に接続され、他端がトランジスタ４２２のコレクタに接続されている。
トランジスタ１０２のベース（入力端子）は、図４に示す例ではトランジスタ４２１のコレクタと抵抗４４１との間に接続されている。これにより、入力部４１１，４１２へ入力された差動信号をトランジスタ４２１，４２２により差動増幅して得られる差動信号のうち正相信号を、トランジスタ１０２の入力信号とすることができる。
図４に示したように、駆動回路１００は、トランジスタ１０２の前段において、差動増幅回路４００による入力信号の増幅をおこなう構成であってもよい。たとえば、差動増幅回路４００は、入力信号の振幅を制限するリミッタ機能により、後段の各回路を保護する保護回路（バッファ）として設けられる。
このように、実施の形態１にかかる駆動回路１００は、ベースへ入力信号が入力され、コレクタが電源に接続され、エミッタが電流源１０３（第１電流源）を介して接地されたトランジスタ１０２（第１トランジスタ）を備える。また、この駆動回路１００は、エミッタがトランジスタ１０２と電流源１０３との間に接続され、コレクタが電流源１０５（第２電流源）を介して電源に接続され、ベースが電圧源１０６に接続されたトランジスタ１０４（第２トランジスタ）を備える。そして、この駆動回路１００は、トランジスタ１０４と電流源１０５との間の信号を駆動信号として発光素子１０へ出力する。
これにより、入力側のトランジスタ１０２のグランド側の電流源１０３を、出力側のトランジスタ１０４のグランド側の電流源としても動作させ、電源の電圧変動による駆動信号の劣化を抑制することができる。また、差動方式の駆動回路としなくても、シングルエンド方式の駆動回路において、電源の電圧変動による駆動信号の劣化を抑制することができるため、消費電力の増加を抑制することができる。したがって、実施の形態１にかかる駆動回路１００によれば、消費電力の増加を抑制しつつ、電源の電圧変動による駆動信号の劣化を抑制することができる。
（実施の形態２）
実施の形態２について、実施の形態１と異なる部分について説明する。実施の形態１においてはトランジスタ１０４（第２トランジスタ）のベースが電圧源１０６に接続される構成について説明したが、実施の形態２においてはトランジスタ１０４のベースにバイアス回路が接続される構成について説明する。
（実施の形態２にかかる駆動回路）
図５は、実施の形態２にかかる駆動回路の一例を示す図である。図５において、図１に示した部分と同様の部分については同一の符号を付して説明を省略する。図５に示すように、実施の形態２にかかる駆動回路１００は、図１に示した電圧源１０６に代えて、バイアス回路として抵抗５０１および電流源５０２を備える。
抵抗５０１は、一端が電源ライン１０８に接続し、他端が電流源５０２に接続されている。電流源５０２は、一端が抵抗５０１に接続し、他端が接地されている。トランジスタ１０４のベースは、抵抗５０１と電流源５０２との間に接続されている。すなわち、抵抗５０１および電流源５０２は、トランジスタ１０４のベースに供給するためのバイアス電圧（ベースバイアス）を生成するバイアス回路として動作する。
そして、このバイアス回路により生成されるベースバイアスは、たとえば図１に示した電圧源１０６により生成される電圧と異なり、トランジスタ１０２等が接続される電源ライン１０８の変動に連動する。このため、図５に示す構成によれば、電源ライン１０８の変動に起因する入力部１０１からの入力信号の電圧変動が発生しても、トランジスタ１０４のベース電圧は入力部１０１からの入力信号の電圧変動に連動し、キャンセルさせることができるため、電源ライン１０８の電源電圧の変動による、出力部１０７から出力される駆動信号の劣化を抑制することができる。なお、電源ライン１０８，１０９が互いに異なる電源に接続される場合においても、電源ライン１０８，１０９が接続される各電源において電圧が連動する場合は、このベースバイアスを、電源ライン１０８の変動に連動させることができる。
（実施の形態２にかかる駆動回路の他の例）
図６は、実施の形態２にかかる駆動回路の他の一例を示す図である。図６において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。図６に示すように、実施の形態２にかかる駆動回路１００は、図４に示した電圧源１０６に代えて、バイアス回路として抵抗６０１，６０２を備えてもよい。抵抗６０１は、一端がトランジスタ４２１のコレクタと抵抗４４１との間に接続され、他端が抵抗６０２に接続されている。抵抗６０２は、一端がトランジスタ４２２のコレクタと抵抗４４２との間に接続され、他端が抵抗６０１に接続されている。
トランジスタ１０４のベース（入力端子）は、図６に示す例では抵抗６０１，６０２の間に接続されている。抵抗６０１，６０２の間における電圧、すなわちトランジスタ４２１，４２２のコレクタ同士を抵抗６０１，６０２で２分した中間出力は、差動増幅回路４００の差動増幅により得られる差動信号を加算して得られる一定電圧となる。したがって、差動増幅回路４００の差動増幅により得られる差動信号を加算して得られる一定電圧をベースバイアスとしてトランジスタ１０４のベースに供給することができる。
そして、このベースバイアスは、たとえば図１に示した電圧源１０６により生成される電圧と異なり、トランジスタ４２１，４２２等が接続される電源ライン１０８の変動に連動する。このため、図６に示す構成によれば、図５に示した構成と同様に、トランジスタ１０４のベース電圧の変動による、出力部１０７から出力される駆動信号の劣化を抑制することができる。
また、図６に示す構成によれば、たとえば図５に示した抵抗５０１および電流源５０２を設けなくても、前段の差動増幅回路４００の構成を利用してトランジスタ１０４のベースバイアスを生成することができる。このため、前段に差動増幅回路４００を有する駆動回路１００において、回路規模の増加を抑制しつつ、トランジスタ１０４のベース電圧の変動による、出力部１０７から出力される駆動信号の劣化を抑制することができる。
このように、実施の形態２にかかる駆動回路１００においては、トランジスタ１０４のベースが、トランジスタ１０２等の電源の電圧に応じたバイアス電圧を供給するバイアス回路（たとえば図５に示した抵抗５０１および電流源５０２）に接続されている。これにより、トランジスタ１０２等の電源の電圧変動によるトランジスタ１０２からの出力信号の電圧変動に、トランジスタ１０４のベース電圧を連動させることができる。このため、上述した電源の電圧変動による駆動信号の劣化に加えて、トランジスタ１０４のベース電圧の変動による駆動信号の劣化を抑制することができる。
また、実施の形態２にかかる駆動回路１００においては、トランジスタ１０２より前段において、トランジスタ１０２等と共通の電源により入力信号を差動増幅する差動増幅回路４００を備えてもよい。この場合に、上述のバイアス回路は、差動増幅回路４００の差動増幅により得られた正相信号および逆相信号を加算することによりバイアス電圧を生成する回路（たとえば図６に示した抵抗６０１，６０２）としてもよい。これにより、たとえば図５に示した抵抗５０１および電流源５０２を設けなくても、トランジスタ１０２の前段の差動増幅回路４００を利用してバイアス回路を実現することができるため、回路規模の増加を抑制することができる。
（実施の形態３）
実施の形態３について、実施の形態１，２と異なる部分について説明する。実施の形態３においては、差動増幅回路４００の出力信号を利用して駆動信号のエッジ部分を強調する構成について説明する。
（実施の形態３にかかる駆動回路）
図７は、実施の形態３にかかる駆動回路の一例を示す図である。図７において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。図７に示すように、実施の形態３にかかる駆動回路１００は、図４に示した構成に加えてキャパシタ７０１およびインダクタ７０２を備える。
キャパシタ７０１は、一端が抵抗４４２とトランジスタ４２２のコレクタとの間に接続され、他端がトランジスタ１０４のベースに接続されている。このキャパシタ７０１の容量結合により、差動増幅回路４００の差動増幅により得られる逆相信号の高周波成分を抽出し、抽出した高周波成分をトランジスタ１０４のベースに供給することができる。
これにより、トランジスタ１０２の前段の差動増幅回路４００を利用して、トランジスタ１０４のコレクタから出力部１０７を介して発光素子１０へ出力される駆動信号について、劣化の生じやすい高周波成分を強化することができる。駆動信号の高周波成分の強化とは、たとえば駆動信号のエッジ部分の強調である（たとえば図８参照）。駆動信号の高周波成分を強化することにより、発光素子１０の高速な駆動をより高品質でおこなうことができる。たとえば、発光素子１０が生成する高速な光信号におけるエッジ部分の劣化を抑制することができる。
インダクタ７０２は、一端がキャパシタ７０１とトランジスタ１０４のベースとの間に接続され、他端が電圧源１０６に接続されている。インダクタ７０２がシールドとして動作することにより、トランジスタ１０４のベースに供給される高周波成分が電圧源１０６に流れることを抑制することができる。
つぎに、図７に示した駆動回路１００における点Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ，Ｄ，Ｅに流れる信号について説明する。
（実施の形態３にかかる駆動回路における各部に流れる信号）
図８は、実施の形態３にかかる駆動回路における各部に流れる信号の一例を示す図である。図８において、横方向は時間を示す。入力信号８１１，８１２は、それぞれ図７に示した駆動回路１００における点Ａ１，Ａ２に流れる各信号、すなわちそれぞれ入力部４１１，４１２へ入力される各信号である。図８に示すように、入力信号８１１，８１２は互いに反転した差動信号である。
正相信号８２１は、図７に示した駆動回路１００における点Ｂ１に流れる信号、すなわち差動増幅回路４００から出力される正相信号である。逆相信号８２２は、図７に示した駆動回路１００における点Ｂ２に流れる信号、すなわち差動増幅回路４００から出力される逆相信号である。図８に示すように、正相信号８２１および逆相信号８２２は、互いに反転した差動信号である。
高周波成分８３０は、図７に示した駆動回路１００における点Ｃに流れる信号、すなわち差動増幅回路４００から出力される逆相信号８２２からキャパシタ７０１により抽出された高周波成分である。図８に示すように、高周波成分８３０は、逆相信号８２２のエッジ部分（立ち上がりおよび立ち下がりの部分）のみを抽出した信号である。
正相信号８４０は、図７に示した駆動回路１００における点Ｄに流れる信号、すなわちトランジスタ１０４のエミッタへ入力される信号である。図８に示すように、正相信号８４０は、上述の正相信号８２１に応じた信号である。
出力信号８５０は、図７に示した駆動回路１００における点Ｅにおける信号、すなわち駆動回路１００から発光素子１０へ出力される駆動信号である。トランジスタ１０４のベースに高周波成分８３０を入力し、トランジスタ１０４のエミッタに正相信号８４０を入力することにより、図８に示すように、高周波成分８３０の逆相を正相信号８４０に加算した出力信号８５０を得ることができる。
出力信号８５０は、正相信号８４０のエッジ部分を強調（強化）した信号である。このような出力信号８５０を駆動信号として発光素子１０へ供給することにより、たとえば、この駆動信号の速度に対して発光素子１０の応答速度が遅くても、発光素子１０が生成する光信号におけるエッジ部分の劣化を抑制することができる。
また、正相信号８２１および逆相信号８２２のうち逆相信号８２２から高周波成分８３０を抽出することにより、トランジスタ１０４のベースへの入力側に反転回路等を設けなくても、正相信号８４０のエッジ部分を強調した出力信号８５０を得ることができる。このため、反転回路等による回路規模の増加や、反転回路等による高周波成分８３０の劣化を抑制しつつ、エッジ部分を強調した出力信号８５０を得ることができる。
（実施の形態３にかかる駆動回路の他の例）
図９は、実施の形態３にかかる駆動回路の他の一例を示す図である。図９において、図６，図７に示した部分と同様の部分については同一の符号を付して説明を省略する。図９に示すように、実施の形態３にかかる駆動回路１００は、図７に示した駆動回路１００において、図６に示した駆動回路１００と同様に電圧源１０６に代えて抵抗６０１，６０２を備える構成としてもよい。
たとえば、図９に示すように、トランジスタ１０４のベースにキャパシタ７０１が接続されることにより、差動増幅回路４００の逆相信号から抽出された高周波成分がトランジスタ１０４のベースに供給される。また、トランジスタ１０４のベースが抵抗６０１，６０２の間に接続されることにより、バイアス電圧がトランジスタ１０４のベースに供給される。また、トランジスタ１０４のベースと抵抗６０１，６０２との間にインダクタ７０２を設けることにより、トランジスタ１０４のベースに供給される高周波成分が差動増幅回路４００に流れることを抑制することができる。
これにより、図７に示した構成と同様に駆動信号のエッジ部分を強調し、図６に示した構成と同様に回路規模の増加を抑制しつつトランジスタ１０４のベース電圧の変動による駆動信号の劣化を抑制することができる。
図９においては、図７に示した駆動回路１００において、図６に示した駆動回路１００と同様に、電圧源１０６に代えて抵抗６０１，６０２を備えることによりトランジスタ１０４のベース電圧の変動による駆動信号の劣化を抑制する構成について説明した。同様に、図７に示した駆動回路１００において、図５に示した駆動回路１００と同様に、電圧源１０６に代えて抵抗５０１および電流源５０２を備えることによりトランジスタ１０４のベース電圧の変動による駆動信号の劣化を抑制する構成としてもよい。
このように、実施の形態３にかかる駆動回路１００は、トランジスタ１０２より前段において、トランジスタ１０２等と共通の電源により入力信号を差動増幅する差動増幅回路４００を備える。また、駆動回路１００は、差動増幅回路４００の差動増幅により得られた信号の高周波成分を抽出し、抽出した高周波成分をトランジスタ１０４のベースに供給する抽出回路（たとえばキャパシタ７０１）を備える。これにより、発光素子１０へ出力される駆動信号におけるエッジ部分を強調し、駆動回路１００によって生成される光信号の品質を向上させることができる。
また、トランジスタ１０２より前段の差動増幅回路４００を利用して信号の高周波成分を抽出することで、回路規模の増加を抑制することができる。したがって、回路規模の増加を抑制しつつ、光信号の品質を向上させることができる。
（実施の形態４）
実施の形態４について、実施の形態１～３と異なる部分について説明する。実施の形態１～３においては各トランジスタがバイポーラトランジスタである構成について説明したが、各トランジスタの少なくとも一部がＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）である構成としてもよい。
（実施の形態４にかかる駆動回路）
図１０は、実施の形態４にかかる駆動回路の一例を示す図である。図１０において、図１に示した部分と同様の部分については同一の符号を付して説明を省略する。図１０に示すように、実施の形態４にかかる駆動回路１００は、図１に示したトランジスタ１０２，１０４に代えてトランジスタ１００１，１００２を備えてもよい。トランジスタ１００１，１００２のそれぞれは、たとえばＦＥＴである。
トランジスタ１００１は、ドレイン（第１端子）とゲート（第２端子）とソース（第３端子）とを有する。トランジスタ１００１のゲートは入力部１０１に接続されている。トランジスタ１００１のドレインは電源ライン１０８に接続されている。トランジスタ１００１のソースは電流源１０３に接続されている。このように、トランジスタ１００１は、ドレインを共通端子、ゲートを入力端子、ソースを出力端子とし、ソースに電流源１０３が接続されたソースフォロア（ドレイン接地回路）になっている。
トランジスタ１００２は、ドレイン（第４端子）とゲート（第５端子）とソース（第６端子）とを有する。トランジスタ１００２のゲートは電圧源１０６に接続されている。トランジスタ１００２のドレインは電流源１０５に接続されている。トランジスタ１００２のソースは、トランジスタ１００１のソースと電流源１０３との間に接続されている。このように、トランジスタ１００２は、ゲートを共通端子、ソースを入力端子、ドレインを出力端子とし、ドレインに電流源１０５が接続されたゲート接地回路になっている。
このように、実施の形態４にかかる駆動回路１００によれば、トランジスタとしてＦＥＴを用いた構成においても、上述の実施の形態１～３にかかる駆動回路１００と同様の効果を得ることができる。
すなわち、実施の形態４にかかる駆動回路１００は、ゲートへ入力信号が入力され、ドレインが電源に接続され、ソースが電流源１０３（第１電流源）を介して接地されたトランジスタ１００１（第１トランジスタ）を備える。また、この駆動回路１００は、ソースがトランジスタ１００１と電流源１０３との間に接続され、ドレインが電流源１０５（第２電流源）を介して電源に接続され、ゲートが電圧源１０６に接続されたトランジスタ１００２（第２トランジスタ）を備える。そして、この駆動回路１００は、トランジスタ１００２と電流源１０５との間の信号を駆動信号として発光素子１０へ出力する。これにより、実施の形態１にかかる駆動回路１００と同様に、消費電力の増加を抑制しつつ、電源の電圧変動による駆動信号の劣化を抑制することができる。
図１０においては、図１に示した駆動回路１００の各トランジスタにＦＥＴを用いる構成について説明したが、上述した駆動回路１００のそれぞれにおいて各トランジスタにＦＥＴを用いる構成とすることができる。
また、上述した駆動回路１００のそれぞれにおいて、バイポーラトランジスタとＦＥＴが混在していてもよい。たとえば、図１に示した駆動回路１００において、トランジスタ１０４（バイポーラトランジスタ）に代えてトランジスタ１００２（ＦＥＴ）を設けた構成としてもよい。また、図１に示した駆動回路１００において、トランジスタ１０２（バイポーラトランジスタ）に代えてトランジスタ１００１（ＦＥＴ）を設けた構成としてもよい。また、図４に示した駆動回路１００において、トランジスタ４２１，４２２（バイポーラトランジスタ）をＦＥＴにした構成としてもよい。また、図４に示した駆動回路１００において、トランジスタ１０２，１０４（バイポーラトランジスタ）の少なくともいずれかをＦＥＴにした構成としてもよい。
以上説明したように、駆動回路および光モジュールによれば、電源の電圧変動による駆動信号の劣化を抑制することができる。
上述した各実施の形態に関し、さらに以下の付記を開示する。
（付記１）コレクタである第１端子とベースである第２端子とエミッタである第３端子とを有する第１トランジスタ、または、ドレインである第１端子とゲートである第２端子とソースである第３端子とを有する第１トランジスタであって、前記第１端子が第１電源に接続され、前記第２端子へ信号が入力され、前記第３端子が第１電流源を介して接地された第１トランジスタと、
コレクタである第４端子とベースである第５端子とエミッタである第６端子とを有する第２トランジスタ、または、ドレインである第４端子とゲートである第５端子とソースである第６端子とを有する第２トランジスタであって、前記第４端子が前記第１電流源と異なる第２電流源を介して前記第１電源と同じまたは異なる第２電源に接続され、前記第５端子が電圧源またはバイアス回路に接続され、前記第６端子が前記第１トランジスタと前記第１電流源との間に接続された第２トランジスタと、
前記第２トランジスタと前記第２電流源との間の信号を発光素子へ出力する出力部と、
を備えることを特徴とする駆動回路。
（付記２）シングルエンド方式の駆動回路であることを特徴とする付記１に記載の駆動回路。
（付記３）前記第２トランジスタの前記第５端子は、前記第１電源の電圧に応じたバイアス電圧を供給する前記バイアス回路に接続されたことを特徴とする付記１または２に記載の駆動回路。
（付記４）前記第１トランジスタより前段において、前記第１トランジスタの前記第２端子へ入力される前記信号を、前記第１電源により差動増幅する差動増幅回路を備え、
前記バイアス回路は、前記差動増幅回路の差動増幅により得られた正相信号および逆相信号を加算することにより前記バイアス電圧を生成する、
ことを特徴とする付記３に記載の駆動回路。
（付記５）前記第１トランジスタより前段において、前記第１トランジスタの前記第２端子へ入力される前記信号を、前記第１電源により差動増幅する差動増幅回路と、
前記差動増幅回路の差動増幅により得られた信号の高周波成分を抽出し、抽出した前記高周波成分を前記第２トランジスタの前記第５端子に供給する抽出回路と、
を備えることを特徴とする付記１～４のいずれか一つに記載の駆動回路。
（付記６）前記第２トランジスタの前記第５端子に接続された前記電圧源または前記バイアス回路に一端が接続され、前記抽出回路と前記第２トランジスタの前記第５端子との間に他端が接続されたインダクタを備えることを特徴とする付記５に記載の駆動回路。
（付記７）前記第１トランジスタの前記第２端子には、前記差動増幅回路の差動増幅により得られた正相信号および逆相信号のうち前記正相信号が入力され、
前記抽出回路は、前記逆相信号から前記高周波成分を抽出する、
ことを特徴とする付記５または６に記載の駆動回路。
（付記８）コレクタである第１端子とベースである第２端子とエミッタである第３端子とを有する第１トランジスタ、または、ドレインである第１端子とゲートである第２端子とソースである第３端子とを有する第１トランジスタであって、前記第１端子が第１電源に接続され、前記第２端子へ信号が入力され、前記第３端子が第１電流源を介して接地された第１トランジスタと、
コレクタである第４端子とベースである第５端子とエミッタである第６端子とを有する第２トランジスタ、または、ドレインである第４端子とゲートである第５端子とソースである第６端子とを有する第２トランジスタであって、前記第４端子が前記第１電流源と異なる第２電流源を介して前記第１電源と同じまたは異なる第２電源に接続され、前記第５端子が電圧源またはバイアス回路に接続され、前記第６端子が前記第１トランジスタと前記第１電流源との間に接続された第２トランジスタと、
前記第２トランジスタと前記第２電流源との間の信号に応じて発光する発光素子と、
を備えることを特徴とする光モジュール。
１０ 発光素子
３１，３２ 計算機
１００ 駆動回路
１０１，４１１，４１２ 入力部
１０２，１０４，４２１，４２２，１００１，１００２ トランジスタ
１０３，１０５，４３０，５０２ 電流源
１０６ 電圧源
１０７ 出力部
１０８，１０９ 電源ライン
２００ 光モジュール
２０１，８１１，８１２ 入力信号
２０２ 駆動信号
２０３ 光信号
３００ ＡＯＣ
３１０ 第１光伝送装置
３１１ 送信回路
３１２ 電光変換モジュール
３１２ａ，３３１ｂ レンズ
３１２ｂ，３３１ａ ファイバ保持部
３２０ 光ファイバケーブル
３３０ 第２光伝送装置
３３１ 光電変換モジュール
３３１ｃ 受光素子
３３２ 受信回路
４００ 差動増幅回路
４４１，４４２，５０１，６０１，６０２ 抵抗
７０１ キャパシタ
７０２ インダクタ
８２１，８４０ 正相信号
８２２ 逆相信号
８３０ 高周波成分
８５０ 出力信号

Claims (3)

  1. コレクタである第１端子とベースである第２端子とエミッタである第３端子とを有する第１トランジスタ、または、ドレインである第１端子とゲートである第２端子とソースである第３端子とを有する第１トランジスタであって、前記第１端子が第１電源に接続され、前記第２端子へ信号が入力され、前記第３端子が第１電流源を介して接地された第１トランジスタと、
    コレクタである第４端子とベースである第５端子とエミッタである第６端子とを有する第２トランジスタ、または、ドレインである第４端子とゲートである第５端子とソースである第６端子とを有する第２トランジスタであって、前記第４端子が前記第１電流源と異なる第２電流源を介して前記第１電源と同じまたは異なる第２電源に接続され、前記第５端子が電圧源またはバイアス回路に接続され、前記第６端子が前記第１トランジスタと前記第１電流源との間に接続された第２トランジスタと、
    前記第２トランジスタと前記第２電流源との間の信号を発光素子へ出力する出力部と、を備え、
    前記第２トランジスタの前記第５端子は、前記第１電源の電圧に応じたバイアス電圧を供給する前記バイアス回路に接続され、
    前記第１トランジスタより前段において、前記第１トランジスタの前記第２端子へ入力される前記信号を、前記第１電源により差動増幅する差動増幅回路を備え、
    前記バイアス回路は、前記差動増幅回路の差動増幅により得られた正相信号および逆相信号を加算することにより前記バイアス電圧を生成する、
    ことを特徴とする駆動回路。
  2. 前記第１トランジスタより前段において、前記第１トランジスタの前記第２端子へ入力される前記信号を、前記第１電源により差動増幅する差動増幅回路と、
    前記差動増幅回路の差動増幅により得られた信号の高周波成分を抽出し、抽出した前記高周波成分を前記第２トランジスタの前記第５端子に供給する抽出回路と、
    を備えることを特徴とする請求項１に記載の駆動回路。
  3. コレクタである第１端子とベースである第２端子とエミッタである第３端子とを有する第１トランジスタ、または、ドレインである第１端子とゲートである第２端子とソースである第３端子とを有する第１トランジスタであって、前記第１端子が第１電源に接続され、前記第２端子へ信号が入力され、前記第３端子が第１電流源を介して接地された第１トランジスタと、
    コレクタである第４端子とベースである第５端子とエミッタである第６端子とを有する第２トランジスタ、または、ドレインである第４端子とゲートである第５端子とソースである第６端子とを有する第２トランジスタであって、前記第４端子が前記第１電流源と異なる第２電流源を介して前記第１電源と同じまたは異なる第２電源に接続され、前記第５端子が電圧源またはバイアス回路に接続され、前記第６端子が前記第１トランジスタと前記第１電流源との間に接続された第２トランジスタと、
    前記第２トランジスタと前記第２電流源との間の信号に応じて発光する発光素子と、を備え、
    前記第２トランジスタの前記第５端子は、前記第１電源の電圧に応じたバイアス電圧を供給する前記バイアス回路に接続され、
    前記第１トランジスタより前段において、前記第１トランジスタの前記第２端子へ入力される前記信号を、前記第１電源により差動増幅する差動増幅回路を備え、
    前記バイアス回路は、前記差動増幅回路の差動増幅により得られた正相信号および逆相信号を加算することにより前記バイアス電圧を生成する、
    ことを特徴とする光モジュール。
JP2018112730A 2018-06-13 2018-06-13 駆動回路および光モジュール Active JP7087703B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018112730A JP7087703B2 (ja) 2018-06-13 2018-06-13 駆動回路および光モジュール
US16/396,821 US10756512B2 (en) 2018-06-13 2019-04-29 Driving circuit and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018112730A JP7087703B2 (ja) 2018-06-13 2018-06-13 駆動回路および光モジュール

Publications (2)

Publication Number Publication Date
JP2019216186A JP2019216186A (ja) 2019-12-19
JP7087703B2 true JP7087703B2 (ja) 2022-06-21

Family

ID=68839400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018112730A Active JP7087703B2 (ja) 2018-06-13 2018-06-13 駆動回路および光モジュール

Country Status (2)

Country Link
US (1) US10756512B2 (ja)
JP (1) JP7087703B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115552745A (zh) * 2020-05-21 2022-12-30 索尼半导体解决方案公司 电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269590A (ja) 1999-03-17 2000-09-29 Nec Corp 光送信回路
JP2002217483A (ja) 2001-01-16 2002-08-02 Fujikura Ltd 半導体レーザ駆動回路
JP2013153087A (ja) 2012-01-25 2013-08-08 Fujikura Ltd Ｄｃ結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法
JP2014096405A (ja) 2012-11-07 2014-05-22 Sumitomo Electric Ind Ltd 光送信回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285990A (ja) * 1987-05-18 1988-11-22 Nippon Telegr & Teleph Corp <Ntt> レ−ザダイオ−ド駆動回路
JP3593623B2 (ja) 1997-06-11 2004-11-24 富士通株式会社 発光素子駆動回路
US6452445B1 (en) * 2000-06-15 2002-09-17 Motorola, Inc. Voltage controlled variable gain element
US6980575B1 (en) * 2001-03-08 2005-12-27 Cypress Semiconductor Corp. Topology on VCSEL driver
US7280574B1 (en) * 2002-05-15 2007-10-09 Cypress Semiconductor Corp. Circuit for driving a laser diode and method
US7184452B2 (en) * 2004-03-05 2007-02-27 Finisar Corporation Laser driver circuit for reducing electromagnetic interference
US7684452B1 (en) * 2005-11-01 2010-03-23 Mindspeed Technologies, Inc. Enhancing the transition rate of a laser

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269590A (ja) 1999-03-17 2000-09-29 Nec Corp 光送信回路
JP2002217483A (ja) 2001-01-16 2002-08-02 Fujikura Ltd 半導体レーザ駆動回路
JP2013153087A (ja) 2012-01-25 2013-08-08 Fujikura Ltd Ｄｃ結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法
JP2014096405A (ja) 2012-11-07 2014-05-22 Sumitomo Electric Ind Ltd 光送信回路

Also Published As

Publication number Publication date
US10756512B2 (en) 2020-08-25
JP2019216186A (ja) 2019-12-19
US20190386459A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US10523477B2 (en) Method and system for split voltage domain receiver circuits
JP5138990B2 (ja) 前置増幅器および光受信装置
US7181100B2 (en) Interconnect mechanism for connecting a laser driver to a laser
US7734184B2 (en) Optical transceiver module having an active linear optoelectronic device
CN104518751B (zh) 光学接收电路、光学接收器件和光学发送系统
US20080031634A1 (en) Linear amplifier for use with laser driver signal
JP6426406B2 (ja) 光受信回路および光結合装置
JP7087703B2 (ja) 駆動回路および光モジュール
JPWO2008120663A1 (ja) 光受信回路用信号増幅器
CN1960216B (zh) 用于光接收机的失真消除电路
JP6900784B2 (ja) 発光素子駆動回路、光モジュールおよびアクティブオプティカルケーブル
US20140009133A1 (en) Driver circuit
CN107979420B (zh) Cxp光模块及光通信装置
US9673815B2 (en) Driver circuit
WO2019218687A1 (zh) 激光器驱动电路
US20100052791A1 (en) Amplifier circuit
US8164385B2 (en) Amplifier circuit
KR100834666B1 (ko) 광 연결 모듈
JP2007124473A (ja) 光通信装置
JP2019122001A (ja) 回路、受信回路、光受信器、光伝送システム、およびアクティブ光ケーブル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7087703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150