JP4966265B2

JP4966265B2 - 電流ドライバ回路

Info

Publication number: JP4966265B2
Application number: JP2008187316A
Authority: JP
Inventors: 原真帆桑; 口久美子野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-07-18
Filing date: 2008-07-18
Publication date: 2012-07-04
Anticipated expiration: 2028-07-18
Also published as: US20100013523A1; US7759978B2; JP2010028445A

Description

本発明は、出力電流を制御する電流ドライバ回路に関するものである。

従来、携帯電話、デジカメ等に使用されているＡＦ（オートフォーカス）の方式に、ＶＣＭ（ボイスコイルモータ）を適用するものがある。

このＶＣＭは、電流駆動でレンズの移動をするものである。また、ＶＣＭは、携帯電話等へ応用では、バッテリ動作の観点から電源電圧として、例えば、２．３V〜５．５Vと幅広い範囲の電圧動作が必要である。

また、ＶＣＭは、低消費電力かつ高精度な電流値駆動が求まれている。ＶＣＭの動作特性により、例えば、最大１００mＡ程度の駆動電流が必要である。

そのため、特に、例えば、電源電圧２．３Ｖなどの低電圧動作の場合には、ＶＣＭに供給される電流を制御する電流ドライバ回路の電流駆動端子の電圧は０．１〜０．２V程度になる。

ここで、従来の電流ドライバ回路には、出力電流を検出し、調整する出力電流の電流値（電圧値）を記憶するものがある。この電流ドライバ回路は、偏差アンプの出力ゼロを検出するコンパレータを有し、このコンパレータの検出結果に基づいて該偏差アンプのオフセットを調整する（例えば、特許文献１参照。）。

既述のように、電流出力端子の電圧を低くする必要がある。このため、出力電流を検出するセンス抵抗は、例えば、０．５Ω程度とかなり低い抵抗を有する。

そのため、例えば、センス抵抗による検出値が小さくなり、オペアンプ自体が持つオフセットが無視できなくなる。さらに、オペアンプのオフセットが大きい場合には、出力電流の誤差が生じ、また、小さい出力電流の設定が困難になる問題がある。

また、他の従来技術には、オペアンプの差動入力のオフセット電圧を直接コンパレータで検出し、その結果に基づいてオペアンプの差動入力にオフセット補正電流を加算して補正する方法がある。この場合、オペアンプは、例えば、フォールステッドカスコードタイプのオペアンプが使用され、折り返した差動ペアのトランジスタに外から該オフセット補正電流を流す。

しかしながら、上記他の従来技術では、オペアンプのオフセット電圧を直接検出するために、かなり小さい電圧の差を検出可能な高精度なコンパレータが必要となる。

また、フォールステッドカスコードタイプのオペアンプでは、オフセット調整を電流値で行う。このために、電流型のＤＡＣ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）を内蔵しなければならない。加えて、２．２V〜５．５Vの広範囲の電圧範囲でオペアンプを精度よく動作させるために、オペアンプの電流源等をカスコード構成にする必要がある。

その結果、オペアンプの構造が複雑になり、回路規模が増大し、消費電力が増加する問題につながっていた。

さらに、オペアンプのオフセット電圧を直接検出する方式では、オフセット調整用ＤＡＣの出力値が電源／温度変動によって変化する場合に補正ができない。このため、この変動の影響が出力電流のオフセットとして現れる問題があった。
特許４０２２０５９号公報

本発明は、出力電流をより精度よく制御することが可能な電流ドライバ回路を提供することを目的とする。

本発明の一態様に係る実施例に従った電流ドライバ回路は、
電流が出力される電流出力端子と、
前記電流出力端子に一端が接続された第１のトランジスタと、
前記第１のトランジスタの他端と接地との間に接続された第１のセンス抵抗と、
前記第１のトランジスタの第１の制御電極に出力が接続され、第１の入力端子と第２の入力端子とを有し、前記第１の入力端子に入力される電圧と前記第２の入力端子に入力される電圧とに基づいて、前記第１の制御電極に信号を出力するオペアンプと、
前記第１のセンス抵抗と前記第１のトランジスタとの間の第１の接点の電圧が入力される第１の切換端子と、前記電流出力端子から出力される電流を制御するための制御電圧が入力される第２の切換端子と、を有し、前記第１の切換端子に入力された電圧と前記第２の切換端子に入力された電圧とを相互に切り換えて前記第１の入力端子と前記第２の入力端子に出力可能であり、前記オペアンプから出力される増幅信号の極性を反転させることが可能な極性切換回路と、
目標となる出力電流の値に対応して設定された設定電圧に、前記第１の入力端子と前記第２の入力端子との間の前記オペアンプのオフセット電圧を加算することにより得られた前記制御電圧を出力する制御回路と、を備え、
前記制御回路は、
前記第１の入力端子の電位が前記第２の入力端子の電位よりも前記オフセット電圧分低くなる場合には、通常動作する通常動作モードにおいて、前記第１の接点の電圧を前記第１の入力端子に入力させるとともに前記制御電圧を前記第２の入力端子に入力させるように前記極性切換回路を制御し、
一方、前記第１の入力端子の電位が前記第２の入力端子の電位よりも前記オフセット電圧分高くなる場合には、前記通常動作モードにおいて、前記第１の接点の電圧を前記第２の入力端子に入力させるとともに前記制御電圧を前記第１の入力端子に入力させ、前記増幅信号の極性を反転させるように前記極性切換回路を制御する
ことを特徴とする。

本発明の電流ドライバ回路によれば、出力電流をより精度よく制御することができる。

以下、本発明に係る各実施例について図面に基づいて説明する。

図１は、本発明の一態様である実施例１に係る電流ドライバ回路１００の構成の一例を示す回路図である。また、図２は、電流ドライバ回路１００の出力電流と、設定電圧および制御電圧との関係を示す図である。

図１に示すように、電流ドライバ回路１００は、電流出力端子１と、第１のトランジスタ２と、第１のセンス抵抗３と、オペアンプ４と、極性切換回路５と、制御回路７と、を備える。

電流出力端子１は、例えば、１００ｍＡ以下の出力電流が出力されるようになっている。この電流出力端子１には、既述のように、負荷として、例えば、ＶＣＭに接続され、このＶＣＭへ電流が供給される。この電流出力端子１の電圧が、例えば、０．２Ｖ以下（望ましくは、０．１Ｖ〜０．２Ｖ）の範囲で、電流ドライバ回路１００は動作できるようになっている。

第１のトランジスタ２は、電流出力端子１に一端（ドレイン）が接続された駆動用のｎＭＯＳトランジスタである。なお、この第１のトランジスタ２は、必要に応じて、ｐＭＯＳトランジスタでもよく、バイポーラトランジスタでもよい。

第１のセンス抵抗３は、第１のトランジスタ２の他端（ソース）と接地との間に接続されている。この第１のセンス抵抗３の抵抗値は、１Ω以下（例えば、０．５Ω程度）である。

オペアンプ４は、第１のトランジスタ２のゲート電極（制御電極）に、極性切換回路５を介して、出力が接続されている。このオペアンプ４は、第１の入力端子である反転入力端子４ａと第２の入力端子である非反転入力端子４ｂとを有する。このオペアンプ４は、反転入力端子４ａに入力される電圧と非反転入力端子４ｂに入力される電圧とに基づいて、極性切換回路５を介して、第１のトランジスタ２のゲート電極に増幅信号を出力する。

極性切換回路５は、入力極性切換部５ａと、出力極性切換部５ｂと、を含む。

入力極性切換部５ａは、第１のセンス抵抗３と第１のトランジスタ２との間の第１の接点６の電圧が入力される第１の切換端子５ａ１と、制御回路７から出力された制御電圧Ｖｃが入力される第２の切換端子５ａ２と、を有する。

この入力極性切換部５ａは、制御回路７から出力される極性切換信号Ｓａに応じて、第１の切換端子５ａ１に入力された電圧と第２の切換端子５ａ２に入力された電圧とを相互に切り換えて、反転入力端子４ａと非反転入力端子４ｂに出力可能である。

また、出力極性切換部５ｂは、極性切換信号Ｓａに応じて、オペアンプ４から出力される出力信号（増幅信号）の極性を反転させることが可能であり、この反転させた信号を第１のトランジスタ２のゲート電極に出力する。

なお、上記のようにオペアンプ４の極性を反転させる場合には、極性切換回路５は、必要に応じて、オペアンプ４が所望の差動動作ができるように、オペアンプ４の内部回路（図示せず）の接続も切り換える。

制御回路７は、目標となる出力電流の値に対応して設定された設定電圧に、反転入力端子４ａと非反転入力端子４ｂとの間のオペアンプ４のオフセット電圧ΔＶｏｆｆｓｅｔを加算することにより得られた制御電圧Ｖｃを出力するようになっている。後述のように、この制御電圧Ｖｃに応じて、電流出力端子１から出力される電流が制御される。なお、該設定電圧は、制御回路７に外部回路（図示せず）等から入力される。

また、制御回路７は、オフセット電圧Ｖｏｆｆｓｅｔに関するデータを、外部回路（図示せず）から取得し、または、制御回路７の内部の不揮発性メモリ（図示せず）から取得する。

なお、電流ドライバ回路１００のオペアンプ４のオフセット電圧Ｖｏｆｆｓｅｔは、例えば、オペアンプ４に入力される電圧を変化させて、テスト回路（図示せず）により電流出力端子１の電流を測定することにより、得られる。このとき、オペアンプ４の反転入力端子４ａの電位と非反転入力端子４ｂの電位のどちらが高いかも判別される。

ここで、以上のような構成を有する電流ドライバ回路１００の動作の一例について説明する。なお、ここでは、電流ドライバ回路１００が通常動作する通常動作モードについて説明する。

まず、外部回路（図示せず）から制御回路７に設定電圧に関する情報が入力され、出力電流の目標値が設定される。

次に、制御回路７は、該設定電圧にオペアンプ４のオフセット電圧Ｖｏｆｆｓｅｔを加算して制御電圧Ｖｃを得る。

次に、制御回路７は、反転入力端子４ａの電位が非反転入力端子４ｂの電位よりもオフセット電圧Ｖｏｆｆｓｅｔ分低くなる場合には、該通常動作モードにおいて、第１の接点６の電圧Ｖｓ１を反転入力端子４ａに入力させるとともに、制御電圧Ｖｃを非反転入力端子４ｂに入力させるように極性切換回路５を制御する。

一方、制御回路７は、反転入力端子４ａの電位が非反転入力端子４ｂの電位よりもオフセット電圧Ｖｏｆｆｓｅｔ分高くなる場合には、該通常動作モードにおいて、第１の接点６の電圧Ｖｓ１を非反転入力端子４ｂに入力させるとともに、制御電圧Ｖｃを第１の入力端子に入力させ、増幅信号の極性を反転させるように極性切換回路５を制御する。

既述のように、制御回路７は、目標となる出力電流の値に対応して設定された設定電圧に、オペアンプ４のオフセット電圧Ｖｏｆｆｓｅｔを加算することにより、制御電圧Ｖｓを得る。すなわち、制御回路７は、制御電圧Ｖｓを高くする方向に調整する（図２）。このとき、オペアンプ４の極性切り替えを組み合わせることにより、オフセット電圧に対応した調整が可能となる。

このように、電流ドライバ回路１００は、従来技術のようにオペアンプに直接オフセット電流を加算しない。このため、オペアンプの構造を簡単にすることができる。すなわち、電流ドライバ回路１００の消費電力、面積を小さくすることが可能となる。

以上のようにして、オフセット電圧に対する調整を行うことにより、オペアンプ４は、設定電圧（すなわち、制御電圧からオフセット電圧を引いた電圧）と第１の接点６の電圧Ｖｓ１とが等しくなるように、第１のトランジスタ２を制御する。これにより、設定電圧に対応した目標となる出力電流が、電流出力端子１から出力される。すなわち、電流ドライバ回路１００は、出力電流のオフセット電流を低減することができる。

以上のように、本実施例に係る電流ドライバ回路によれば、出力電流をより精度よく制御することができる。

本実施例２では、特に、電流ドライバ回路の内部で、オペアンプのオフセット電圧を調整する構成について説明する。

図３は、本発明の一態様である実施例２に係る電流ドライバ回路２００の構成の一例を示す回路図である。

図３に示すように、電流ドライバ回路２００は、実施例１の電流ドライバ回路１００と比較して、第２のトランジスタ２０２と、第２のセンス抵抗２０３と、第１のスイッチ素子２０４ａと、第２のスイッチ素子２０４ｂと、第３のスイッチ素子２０５ａと、第４のスイッチ素子２０５ｂと、変換抵抗２０８と、検出回路２１０と、をさらに備える。

第１のスイッチ素子２０４ａは、オペアンプ４の出力と第１のトランジスタ２のゲート電極との間に接続されている。この第１のスイッチ素子２０４ａは、制御回路７が出力するモード切換信号Ｓｍに応じて、オン／オフが制御されるようになっている。

第２のスイッチ素子２０４ｂは、第１の切換端子５ａ１と第１の接点６との間に接続されている。この第２のスイッチ素子２０４ｂは、制御回路７が出力するモード切換信号Ｓｍに応じて、オン／オフが制御されるようになっている。

第２のトランジスタ２０２は、電源ＶＤＤと接地との間に接続されたｎＭＯＳトランジスタである。この第２のトランジスタ２０２は、必要に応じて、ｐＭＯＳトランジスタでもよく、バイポーラトランジスタでもよい。

第２のセンス抵抗２０３は、第２のトランジスタ２０２のソースと接地との間に接続されている。この第２のセンス抵抗２０３は、制御回路７が出力するモード切換信号Ｓｍに応じて、オン／オフが制御されるようになっている。

なお、第２のセンス抵抗２０３の温度特性は、第１のセンス抵抗３の温度特性と等しく設定されている。

また、第２のセンス抵抗２０３の抵抗値は、例えば、１００Ωである。すなわち、第２のセンス抵抗２０３の抵抗値は、第１のセンス抵抗３の抵抗値よりも大きくなるように設定されている。

第３のスイッチ素子２０５ａは、オペアンプ４の出力と第２のトランジスタ２０２のゲート電極との間に接続されている。この第３のスイッチ素子２０５ａは、制御回路７が出力するモード切換信号Ｓｍに応じて、オン／オフが制御されるようになっている。

第４のスイッチ素子２０５ｂは、第２のセンス抵抗２０３と第２のトランジスタ２０２との間の第２の接点２０６と、第１の切換端子５ａ１との間に接続されている。この第４のスイッチ素子２０５ｂは、制御回路７が出力するモード切換信号Ｓｍに応じて、オン／オフが制御されるようになっている。

変換抵抗２０８は、電源ＶＤＤと第２のトランジスタ２０２のドレインとの間に接続されている。

なお、この変換抵抗２０８の抵抗値は、例えば、１０ｋΩ程度に設定される。すなわち、変換抵抗２０８の抵抗値は、第２のセンス抵抗２０３の抵抗値よりも大きくなるように設定される。

抵抗２０９は、電源ＶＤＤと変換抵抗２０８との間に接続されている。

検出回路２１０は、変換抵抗２０８における電位差を検出し、その検出結果を制御回路７に出力するようになっている。制御回路７は、該検出結果に基づいて、変換抵抗２０８における電位差を取得する。

なお、これらの第２のセンス抵抗２０３、第２のトランジスタ２０２、変換抵抗２０８、検出回路２１０は、オフセット電圧Ｖｏｆｆｓｅｔを検出するための系である。

ここで、以上のような構成を有する電流ドライバ回路２００の動作の一例について説明する。

まず、電流ドライバ回路２００がオペアンプ４のオフセット電圧Ｖｏｆｆｓｅｔを検出するオフセット検出モードについて説明する。

このオフセット検出モードにおいて、制御回路７は、モード切換信号Ｓｍにより、第１のスイッチ素子２０４ａおよび第２のスイッチ素子２０４ｂをオフし、第３のスイッチ素子２０５ａおよび第４のスイッチ素子２０５ｂをオンする。これにより、制御回路７は、該増幅信号が第２のトランジスタ２０２のゲート電極に入力されるとともに第１の切換端子４ａに第２の接点２０６の電圧Ｖｓ２が入力されるようにする。

次に、制御回路７は、少なくとも第２のセンス抵抗２０３および変換抵抗２０８に電流が流れる大きさの検出用電圧Ｖｄを第２の切換端子に出力する。すなわち、制御回路７は、電流ドライバ回路２００が所望のフィードバック動作をしている状態で、変換抵抗２０８における電位差を検出できるようにする。すなわち、検出用電圧Ｖｄの大きさは、例えば、予想されるオフセット電圧Ｖｏｆｆｓｅｔよりも大きく設定される。

次に、制御回路７は、極性切換信号Ｓａにより、第２の接点２０６の電圧Ｖｓ２を第１の入力端子５ａ１に入力させるとともに該検出用電圧Ｖｄを第２の入力端子５ａ２に入力させるように、極性切換回路５を制御する。そして、この状態で、制御回路７は、検出回路２１０を用いて、変換抵抗２０８における第１の電位差ΔＶ１を取得する。

ここで、制御回路７は、第２のセンス抵抗２０３と変換抵抗２０８との抵抗比に基づいて、第１の電位差ΔＶ１に対応する第２の接点２０６の第１のセンス電圧Ｖｓｅｎｓｅ１を算出する。

次に、制御回路７は、極性切換信号Ｓａにより、第２の接点２０６の電圧Ｖｓ２を第２の入力端子５ａ２に入力させるとともに該検出用電圧Ｖｄを第１の入力端子５ａ１に入力させ、該増幅信号の極性を反転させるように、極性切換回路５を制御する。そして、この状態で、制御回路７は、検出回路２１０を用いて、変換抵抗２０８における第２の電位差ΔＶ２を取得する。

ここで、制御回路７は、該抵抗比に基づいて、第２の電位差ΔＶ２に対応する第２の接点２０６の第２のセンス電圧Ｖｓｅｎｓｅ２を算出する。

そして、制御回路７は、第１のセンス電圧Ｖｓｅｎｓｅ１と第２のセンス電圧Ｖｓｅｎｓｅ２との間の電位差の２分の１の絶対値を該オフセット電圧Ｖｏｆｆｓｅｔとして算出する。

以上により、制御回路７は、オフセット電圧Ｖｏｆｆｓｅｔを取得する。

次に、電流ドライバ回路２００が、得られたオフセット電圧の影響を低減して通常動作する通常動作モードについて説明する。

次に、この通常動作モードにおいて、制御回路７は、第１のスイッチ素子２０４ａおよび第２のスイッチ素子２０４ｂをオンし、第３のスイッチ素子２０５ａおよび第４のスイッチ素子２０５ｂをオフする。これにより、制御回路７は、該増幅信号が第１のトランジスタ２のゲート電極に入力されるとともに第１の切換端子５ａ１に第１の接点６の電圧Ｖｓ１が入力されるようにする。

そして、制御回路７は、第１の電位差ΔＶ１が第２の電位差ΔＶ２よりも大きい場合には、この通常動作モードにおいて、極性切換信号Ｓａにより、第１の接点６の電圧Ｖｓ１を第１の入力端子５ａ１に入力させるとともに制御電圧Ｖｃを第２の入力端子５ａ２に入力させるように極性切換回路５を制御する。

一方、制御回路７は、第１の電位差ΔＶ１が第２の電位差ΔＶ２よりも小さい場合には、この通常動作モードにおいて、極性切換信号Ｓａにより、第１の接点６の電圧Ｖｓ１を第２の入力端子５ａ２に入力させるとともに制御電圧Ｖｃを第１の入力端子５ａ１に入力させるように極性切換回路５を制御する。さらに、制御回路７は、極性切換信号Ｓａにより、増幅信号の極性を反転させるように極性切換回路５を制御する。

ここで、既述のように、第２のセンス抵抗２０３の温度特性は、第１のセンス抵抗３の温度特性と等しい。

これにより、オフセット電圧Ｖｏｆｆｓｅｔの検出に対する温度変動の影響を低減することができる。したがって、オフセット電圧Ｖｏｆｆｓｅｔの検出の精度が向上し、温度変動の影響が少ない電流出力を得ることができる。

また、既述のように、第２のセンス抵抗２０３の抵抗値は、第１のセンス抵抗３の抵抗値よりも大きい。

これにより、該オフセット検出モードにおいて、小さな消費電流で第２のセンス抵抗２０３に所望の電圧降下を発生させることができる。

また、既述のように、変換抵抗２０８の抵抗値は、第２のセンス抵抗２０３の抵抗値よりも大きい。すなわち、本実施例２では、第２のセンス抵抗２０３と変換抵抗２０８との抵抗比は１００Ω：１０ｋΩであるので、変換抵抗２０８における電位差ΔＶは、第２のセンス抵抗２０３における電位差の１００倍になる。

これにより、直接、第２のセンス抵抗２０３における電位差を検出する場合と比較して、検出回路２１０が変換抵抗２０８における電位差を検出するのに要求される精度を低く設定することができる。すなわち、検出回路２１０の構成をより簡単にすることができる。

以上のようにして、オフセット電圧Ｖｏｆｆｓｅｔに対する調整を行うことにより、オペアンプ４は、設定電圧（すなわち、制御電圧からオフセット電圧を引いた電圧）と第１の接点６の電圧Ｖｓ１とが等しくなるように、第１のトランジスタ２を制御する。これにより、設定電圧に対応した目標となる出力電流が、電流出力端子１から出力される。すなわち、電流ドライバ回路２００は、出力電流のオフセット電流を低減することができる。

本発明の一態様である実施例１に係る電流ドライバ回路１００の構成の一例を示す回路図である。電流ドライバ回路１００の出力電流と、設定電圧および制御電圧との関係を示す図である。本発明の一態様である実施例２に係る電流ドライバ回路２００の構成の一例を示す回路図である。

符号の説明

１電流出力端子
２第１のトランジスタ
３第１のセンス抵抗
４オペアンプ
４ａ反転入力端子
４ｂ非反転入力端子
５極性切換回路５
５ａ入力極性切換部
５ａ１第１の切換端子
５ａ２第２の切換端子
５ｂ出力極性切換部
６第１の接点
７制御回路
１００、２００電流ドライバ回路
２０２第２のトランジスタ
２０３第２のセンス抵抗
２０４ａ第１のスイッチ素子
２０４ｂ第２のスイッチ素子
２０５ａ第３のスイッチ素子
２０５ｂ第４のスイッチ素子
２０６第２の接点
２０８変換抵抗
２０９抵抗
２１０検出回路

Claims

電流が出力される電流出力端子と、
前記電流出力端子に一端が接続された第１のトランジスタと、
前記第１のトランジスタの他端と接地との間に接続された第１のセンス抵抗と、
前記第１のトランジスタの第１の制御電極に出力が接続され、第１の入力端子と第２の入力端子とを有し、前記第１の入力端子に入力される電圧と前記第２の入力端子に入力される電圧とに基づいて、前記第１の制御電極に信号を出力するオペアンプと、
前記第１のセンス抵抗と前記第１のトランジスタとの間の第１の接点の電圧が入力される第１の切換端子と、前記電流出力端子から出力される電流を制御するための制御電圧が入力される第２の切換端子と、を有し、前記第１の切換端子に入力された電圧と前記第２の切換端子に入力された電圧とを相互に切り換えて前記第１の入力端子と前記第２の入力端子に出力可能であり、前記オペアンプから出力される増幅信号の極性を反転させることが可能な極性切換回路と、
目標となる出力電流の値に対応して設定された設定電圧に、前記第１の入力端子と前記第２の入力端子との間の前記オペアンプのオフセット電圧を加算することにより得られた前記制御電圧を出力する制御回路と、を備え、
前記制御回路は、
前記第１の入力端子の電位が前記第２の入力端子の電位よりも前記オフセット電圧分低くなる場合には、通常動作する通常動作モードにおいて、前記第１の接点の電圧を前記第１の入力端子に入力させるとともに前記制御電圧を前記第２の入力端子に入力させるように前記極性切換回路を制御し、
一方、前記第１の入力端子の電位が前記第２の入力端子の電位よりも前記オフセット電圧分高くなる場合には、前記通常動作モードにおいて、前記第１の接点の電圧を前記第２の入力端子に入力させるとともに前記制御電圧を前記第１の入力端子に入力させ、前記増幅信号の極性を反転させるように前記極性切換回路を制御する
ことを特徴とする電流ドライバ回路。
前記オペアンプの出力と前記第１の制御電極との間に接続され、前記制御回路によりオン／オフが制御される第１のスイッチ素子と、
前記第１の切換端子と前記第１の接点との間に接続され、前記制御回路によりオン／オフが制御される第２のスイッチ素子と、
電源と前記接地との間に接続された第２のトランジスタと、
前記第２のトランジスタと前記接地との間に接続され、前記制御回路によりオン／オフが制御される第２のセンス抵抗と、
前記電源と前記第２のトランジスタとの間に接続され、前記制御回路によりオン／オフが制御される変換抵抗と、
前記オペアンプの出力と前記第２のトランジスタの第２の制御電極との間に接続され、前記制御回路によりオン／オフが制御される第３のスイッチ素子と、
前記第２のセンス抵抗と前記第２のトランジスタとの間の第２の接点と、前記第１の切換端子との間に接続され、前記制御回路によりオン／オフが制御される第４のスイッチ素子と、をさらに備え、
前記制御回路は、
オフセット電圧を検出するオフセット検出モードにおいて、
前記第１のスイッチ素子および前記第２のスイッチ素子をオフし、前記第３のスイッチ素子および前記第４のスイッチ素子をオンして、前記増幅信号が前記第２の制御電極に入力されるとともに前記第１の切換端子に前記第２の接点の電圧が入力されるようにし、
前記第２のセンス抵抗および前記変換抵抗に電流が流れる大きさの検出用電圧を前記第２の切換端子に出力し、
前記第２の接点の電圧を前記第１の入力端子に入力させるとともに前記検出用電圧を前記第２の入力端子に入力させるように前記極性切換回路を制御し、この状態で、前記変換抵抗における第１の電位差を取得し、
前記第２の接点の電圧を前記第２の入力端子に入力させるとともに前記検出用電圧を前記第１の入力端子に入力させ、前記増幅信号の極性を反転させるように前記極性切換回路を制御し、この状態で、前記変換抵抗における第２の電位差を取得し、
前記第２のセンス抵抗と前記変換抵抗との抵抗比に基づいて、前記第１の電位差に対応する前記第２の接点の第１のセンス電圧を算出し、
前記抵抗比に基づいて、前記第２の電位差に対応する前記第２の接点の第２のセンス電圧を算出し、
前記第１のセンス電圧と前記第２のセンス電圧との間の電位差の２分の１の絶対値を前記オフセット電圧として算出し、
前記通常動作モードにおいて、
前記第１のスイッチ素子および前記第２のスイッチ素子をオンし、前記第３のスイッチ素子および前記第４のスイッチ素子をオフして、前記増幅信号が前記第１の制御電極に入力されるとともに前記第１の切換端子に前記第１の接点の電圧が入力されるようにし、
前記第１の電位差が前記第２の電位差よりも大きい場合には、前記第１の接点の電圧を前記第１の入力端子に入力させるとともに前記制御電圧を前記第２の入力端子に入力させるように前記極性切換回路を制御し、
一方、前記第１の電位差が前記第２の電位差よりも小さい場合には、前記第１の接点の電圧を前記第２の入力端子に入力させるとともに前記制御電圧を前記第１の入力端子に入力させ、前記増幅信号の極性を反転させるように前記極性切換回路を制御する
ことを特徴とする請求項１に記載の電流ドライバ回路。
前記変換抵抗における電位差を検出し、その検出結果を前記制御回路に出力する検出回路をさらに備え、
前記制御回路は、
前記検出結果に基づいて、前記変換抵抗における電位差を取得する
ことを特徴とする請求項２に記載の電流ドライバ回路。
前記第２のセンス抵抗の温度特性は、前記第１のセンス抵抗の温度特性と等しく設定されている
ことを特徴とする請求項２ないし３の何れかに記載の電流ドライバ回路。
前記第１のセンス抵抗が１Ω以下、または、前記電流出力端子の電圧が０．２Ｖ以下である
ことを特徴とする請求項２ないし３の何れかに記載の電流ドライバ回路。