JP2000022516A - ドライバ回路装置 - Google Patents
ドライバ回路装置Info
- Publication number
- JP2000022516A JP2000022516A JP10185392A JP18539298A JP2000022516A JP 2000022516 A JP2000022516 A JP 2000022516A JP 10185392 A JP10185392 A JP 10185392A JP 18539298 A JP18539298 A JP 18539298A JP 2000022516 A JP2000022516 A JP 2000022516A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- switch element
- resistor
- driver circuit
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 伝送線路を介して送信データをレシーバ側に
出力するとき、この伝送線路の特性インピーダンスとの
整合をとりながら、レシーバが受け取る入力信号の論理
レベルを適切に調整することができる。 【解決手段】 送信データが入力端子1Aに加えられる
と、この送信データに応じた論理レベルの出力信号を、
抵抗2B,2Cを介して出力端子5Aに出力するプッシ
ュプル回路2と、上記送信データを反転した逆相データ
が入力端子1Bに加えられると、この逆相データに応じ
た論理レベルの逆相出力信号を、抵抗3B,3Cを介し
て出力端子5Bに出力するプッシュプル回路3と、出力
端子5Aと出力端子5Bとの間に接続されている抵抗4
とを備えてなる。
出力するとき、この伝送線路の特性インピーダンスとの
整合をとりながら、レシーバが受け取る入力信号の論理
レベルを適切に調整することができる。 【解決手段】 送信データが入力端子1Aに加えられる
と、この送信データに応じた論理レベルの出力信号を、
抵抗2B,2Cを介して出力端子5Aに出力するプッシ
ュプル回路2と、上記送信データを反転した逆相データ
が入力端子1Bに加えられると、この逆相データに応じ
た論理レベルの逆相出力信号を、抵抗3B,3Cを介し
て出力端子5Bに出力するプッシュプル回路3と、出力
端子5Aと出力端子5Bとの間に接続されている抵抗4
とを備えてなる。
Description
【0001】
【発明の属する技術分野】この発明は、ドライバ回路装
置に係り、詳しくは、データを伝送線路に出力するため
のドライバ回路装置に関する。
置に係り、詳しくは、データを伝送線路に出力するため
のドライバ回路装置に関する。
【0002】
【従来の技術】ドライバ回路は、入力された送信データ
を、伝送線路を介して、レシーバに出力する。上記ドラ
イバ回路には、上記送信データである正相データと、こ
の正相データを反転させたデータである逆相データとを
入力信号とする。そして、上記ドライバ回路は、上記正
相データに対応する出力信号と、上記逆相データに対応
する逆相出力信号とをレシーバに出力するものがある。
すなわち、図4に示すように、ドライバ回路101に
は、上記送信データである正相データ201と、逆相デ
ータ202とが入力される。
を、伝送線路を介して、レシーバに出力する。上記ドラ
イバ回路には、上記送信データである正相データと、こ
の正相データを反転させたデータである逆相データとを
入力信号とする。そして、上記ドライバ回路は、上記正
相データに対応する出力信号と、上記逆相データに対応
する逆相出力信号とをレシーバに出力するものがある。
すなわち、図4に示すように、ドライバ回路101に
は、上記送信データである正相データ201と、逆相デ
ータ202とが入力される。
【0003】正相データ201が、例えば、図5に示す
ように、ハイレベル(H)、ハイレベル、ロウレベル
(L)、ハイレベル、ロウレベル、ロウレベルと続くデ
ータであると、逆相データ202は、正相データ201
を反転させた論理レベルのデータ、すなわち、ロウレベ
ル、ロウレベル、ハイレベル、ロウレベル、ハイレベ
ル、ハイレベルと続くデータである。
ように、ハイレベル(H)、ハイレベル、ロウレベル
(L)、ハイレベル、ロウレベル、ロウレベルと続くデ
ータであると、逆相データ202は、正相データ201
を反転させた論理レベルのデータ、すなわち、ロウレベ
ル、ロウレベル、ハイレベル、ロウレベル、ハイレベ
ル、ハイレベルと続くデータである。
【0004】ドライバ回路101は、正相データ201
及び逆相データ202を受け取ると、これら2つのデー
タ201,202によって、スイッチ101A,101
Bを切り替える。すなわち、ドライバ回路101は、正
相データ201がハイレベルのときに、抵抗101Cを
電源(+)に接続し、正相データ201がロウレベルの
ときに、抵抗101Cを接地する。また、ドライバ回路
101は、逆相データ202がロウレベルのときに抵抗
101Dを接地し、逆相データ202がハイレベルのと
きに、抵抗101Dに電源を接続する。
及び逆相データ202を受け取ると、これら2つのデー
タ201,202によって、スイッチ101A,101
Bを切り替える。すなわち、ドライバ回路101は、正
相データ201がハイレベルのときに、抵抗101Cを
電源(+)に接続し、正相データ201がロウレベルの
ときに、抵抗101Cを接地する。また、ドライバ回路
101は、逆相データ202がロウレベルのときに抵抗
101Dを接地し、逆相データ202がハイレベルのと
きに、抵抗101Dに電源を接続する。
【0005】この結果、上記送信データがハイレベルで
あるときには、抵抗101Cが電源の電圧値VDDのレ
ベルになると共に、抵抗101Dがグランドのレベルに
なる。逆に、上記送信データがロウレベルであるときに
は、抵抗101Cがグランドのレベルになると共に、抵
抗101Dが電源の電圧値VDDのレベルになる。ドラ
イバ回路101の抵抗101C,101Dには、同軸ケ
ーブルの伝送線路102,103がそれぞれ接続されて
いる。ドライバ回路101は、スイッチ101A,10
1Bの切り替えによって、正相データ201と逆相デー
タ202とを、抵抗101C,101Dを介して伝送線
路102,103にそれぞれ送信する。このとき、ドラ
イバ回路101は、抵抗101C,101Dによってイ
ンピーダンスの整合をとりながら、正相データ201と
逆相データ202とを伝送線路102,103にそれぞ
れ送信する。
あるときには、抵抗101Cが電源の電圧値VDDのレ
ベルになると共に、抵抗101Dがグランドのレベルに
なる。逆に、上記送信データがロウレベルであるときに
は、抵抗101Cがグランドのレベルになると共に、抵
抗101Dが電源の電圧値VDDのレベルになる。ドラ
イバ回路101の抵抗101C,101Dには、同軸ケ
ーブルの伝送線路102,103がそれぞれ接続されて
いる。ドライバ回路101は、スイッチ101A,10
1Bの切り替えによって、正相データ201と逆相デー
タ202とを、抵抗101C,101Dを介して伝送線
路102,103にそれぞれ送信する。このとき、ドラ
イバ回路101は、抵抗101C,101Dによってイ
ンピーダンスの整合をとりながら、正相データ201と
逆相データ202とを伝送線路102,103にそれぞ
れ送信する。
【0006】レシーバ104は、伝送線路102と伝送
線路103との間に発生する信号を、抵抗104Aと抵
抗104Bとの直列回路で受信する。抵抗104Aと抵
抗104Bとの接続点Nがコンデンサ104Cを介して
接地されている。レシーバ104では、上記送信データ
がハイレベルであるとき、上記直列回路には、矢印10
4Eの方向に電流が流れ、逆に、上記送信データがロウ
レベルであるとき、上記直列回路には、矢印104Fの
方向に電流が流れる。この結果、抵抗104Aと伝送線
路102との接続点Pに発生する入力信号211と、抵
抗104Bと伝送線路103との接続点Qに発生する入
力信号212とが差動演算部104Dに入力される。
線路103との間に発生する信号を、抵抗104Aと抵
抗104Bとの直列回路で受信する。抵抗104Aと抵
抗104Bとの接続点Nがコンデンサ104Cを介して
接地されている。レシーバ104では、上記送信データ
がハイレベルであるとき、上記直列回路には、矢印10
4Eの方向に電流が流れ、逆に、上記送信データがロウ
レベルであるとき、上記直列回路には、矢印104Fの
方向に電流が流れる。この結果、抵抗104Aと伝送線
路102との接続点Pに発生する入力信号211と、抵
抗104Bと伝送線路103との接続点Qに発生する入
力信号212とが差動演算部104Dに入力される。
【0007】差動演算部104Dは、矢印104Eの方
向に流れる電流によって、ハイレベルの信号を出力す
る。また、差動演算部104Dは、矢印104Fの方向
に電流によって、ロウレベルの信号を出力する。この差
動演算部104Dを図6に示す。図6の差動演算部10
4Dは、差動増幅器110とインバータ120とを備え
てなる、2段構成の回路である。差動増幅器110は、
図6に示すように、P(Positive)形のMOS(Metal
OxideSemiconductor)トランジスタ111,112,
113と、N(Negative)形のMOSトランジスタ11
4,115とを備えてなっている。また、インバータ1
20は、P形のMOSトランジスタ121とN形のMO
Sトランジスタ122とを備えてなっている。
向に流れる電流によって、ハイレベルの信号を出力す
る。また、差動演算部104Dは、矢印104Fの方向
に電流によって、ロウレベルの信号を出力する。この差
動演算部104Dを図6に示す。図6の差動演算部10
4Dは、差動増幅器110とインバータ120とを備え
てなる、2段構成の回路である。差動増幅器110は、
図6に示すように、P(Positive)形のMOS(Metal
OxideSemiconductor)トランジスタ111,112,
113と、N(Negative)形のMOSトランジスタ11
4,115とを備えてなっている。また、インバータ1
20は、P形のMOSトランジスタ121とN形のMO
Sトランジスタ122とを備えてなっている。
【0008】差動演算部110のMOSトランジスタ1
12,113は、MOSトランジスタ111が供給する
定電流で動作する。MOSトランジスタ112には、図
4の接続点Pに発生する入力信号211が入力端子13
1を介して入力され、MOSトランジスタ113には、
図4の接続点Qに発生する入力信号212が入力端子1
32を介して入力される。
12,113は、MOSトランジスタ111が供給する
定電流で動作する。MOSトランジスタ112には、図
4の接続点Pに発生する入力信号211が入力端子13
1を介して入力され、MOSトランジスタ113には、
図4の接続点Qに発生する入力信号212が入力端子1
32を介して入力される。
【0009】入力端子131に入力される入力信号21
1のレベルが、入力端子132に入力される入力信号2
12のレベルに比べて高い場合、すなわち、上記送信デ
ータがハイレベルである場合、MOSトランジスタ11
2がオフになり、MOSトランジスタ113がオンにな
る。これによって、MOSトランジスタ111が発生す
る定電流が、MOSトランジスタ113を介して、抵抗
として動作するMOSトランジスタ115に流れ、MO
Sトランジスタ113のドレインとMOSトランジスタ
115のドレインとの接続点Rがハイレベルになる。接
続点Rがハイレベルになると、MOSトランジスタ11
4がオンになり、MOSトランジスタ114のドレイン
とMOSトランジスタ112とのドレインとの接続点S
がロウレベルになる。接続点Sがロウレベルになると、
MOSトランジスタ121がオンになると共に、MOS
トランジスタ122がオフになる。この結果、MOSト
ランジスタ121のドレインとMOSトランジスタ12
2のドレインとの接続点である出力端子133がハイレ
ベルになる。
1のレベルが、入力端子132に入力される入力信号2
12のレベルに比べて高い場合、すなわち、上記送信デ
ータがハイレベルである場合、MOSトランジスタ11
2がオフになり、MOSトランジスタ113がオンにな
る。これによって、MOSトランジスタ111が発生す
る定電流が、MOSトランジスタ113を介して、抵抗
として動作するMOSトランジスタ115に流れ、MO
Sトランジスタ113のドレインとMOSトランジスタ
115のドレインとの接続点Rがハイレベルになる。接
続点Rがハイレベルになると、MOSトランジスタ11
4がオンになり、MOSトランジスタ114のドレイン
とMOSトランジスタ112とのドレインとの接続点S
がロウレベルになる。接続点Sがロウレベルになると、
MOSトランジスタ121がオンになると共に、MOS
トランジスタ122がオフになる。この結果、MOSト
ランジスタ121のドレインとMOSトランジスタ12
2のドレインとの接続点である出力端子133がハイレ
ベルになる。
【0010】また逆に、入力端子131に入力される入
力信号211のレベルが、入力端子132に入力される
入力信号212のレベルに比べて低い場合、すなわち、
上記送信データがロウレベルである場合、MOSトラン
ジスタ112がオンになり、MOSトランジスタ113
がオフになる。これによって、MOSトランジスタ11
2がオンになると共に、MOSトランジスタ113がオ
フになる。この結果、接続点Rがロウレベルになり、M
OSトランジスタ114がオフになるので、接続点Sが
ハイレベルになる。
力信号211のレベルが、入力端子132に入力される
入力信号212のレベルに比べて低い場合、すなわち、
上記送信データがロウレベルである場合、MOSトラン
ジスタ112がオンになり、MOSトランジスタ113
がオフになる。これによって、MOSトランジスタ11
2がオンになると共に、MOSトランジスタ113がオ
フになる。この結果、接続点Rがロウレベルになり、M
OSトランジスタ114がオフになるので、接続点Sが
ハイレベルになる。
【0011】接続点Sがハイレベルになると、MOSト
ランジスタ121がオフになると共に、MOSトランジ
スタ122がオンになる。この結果、出力端子133が
ロウレベルになる。このようにして、差動演算部104
Dは、ドライバ回路101の上記送信データを再生して
出力する。
ランジスタ121がオフになると共に、MOSトランジ
スタ122がオンになる。この結果、出力端子133が
ロウレベルになる。このようにして、差動演算部104
Dは、ドライバ回路101の上記送信データを再生して
出力する。
【0012】
【発明が解決しようとする課題】しかしながら、上記従
来技術には、次のような課題がある。すなわち、図4の
レシーバ104の差動演算部104Dに入力される入力
信号211,212は、ドライバ回路101が出力する
ハイレベルとロウレベルとの信号によって、レシーバ1
04の接続点P,Qに発生する電圧である。この結果、
入力信号211,212のハイレベル、ロウレベルを表
す論理レベルが変化すると、次のような不都合が発生す
る。
来技術には、次のような課題がある。すなわち、図4の
レシーバ104の差動演算部104Dに入力される入力
信号211,212は、ドライバ回路101が出力する
ハイレベルとロウレベルとの信号によって、レシーバ1
04の接続点P,Qに発生する電圧である。この結果、
入力信号211,212のハイレベル、ロウレベルを表
す論理レベルが変化すると、次のような不都合が発生す
る。
【0013】例えば、入力信号211,212の論理レ
ベルが低い場合、図6のMOSトランジスタ112,1
13のゲート・ソース間の電圧が大きくなり、MOSト
ランジスタ112,113が線形領域で動作することに
なる。この結果、MOSトランジスタ112,113
は、飽和領域でのオン、オフ動作と異なり、入力信号2
11の論理レベルに応じたレベルの信号、すなわち、通
常のオン、オフで発生するレベルの中間的な値を持つ信
号を接続点Sに発生する。このために、インバータ12
0の状態変化に誤動作が発生することになり、レシーバ
104は、ドライバ回路101側の上記送信データに応
じた信号を出力しなくなる。
ベルが低い場合、図6のMOSトランジスタ112,1
13のゲート・ソース間の電圧が大きくなり、MOSト
ランジスタ112,113が線形領域で動作することに
なる。この結果、MOSトランジスタ112,113
は、飽和領域でのオン、オフ動作と異なり、入力信号2
11の論理レベルに応じたレベルの信号、すなわち、通
常のオン、オフで発生するレベルの中間的な値を持つ信
号を接続点Sに発生する。このために、インバータ12
0の状態変化に誤動作が発生することになり、レシーバ
104は、ドライバ回路101側の上記送信データに応
じた信号を出力しなくなる。
【0014】逆に、入力信号211の論理レベルが高い
場合、MOSトランジスタ112,113のソース電圧
が高くなってしまう。この結果、MOSトランジスタ1
11のドレイン・ソース間の電圧が小さくなり、MOS
トランジスタ111が線形領域で動作することになる。
このために、MOSトランジスタ111が流す電流が減
少する。これによって、例えば、MOSトランジスタ1
13がオンになって、本来、接続点Rの電圧が高くなる
場合でも、MOSトランジスタ111からの電流の減少
によって、接続点Rの電圧が低くなり、MOSトランジ
スタ114によるオン、オフが誤動作する。
場合、MOSトランジスタ112,113のソース電圧
が高くなってしまう。この結果、MOSトランジスタ1
11のドレイン・ソース間の電圧が小さくなり、MOS
トランジスタ111が線形領域で動作することになる。
このために、MOSトランジスタ111が流す電流が減
少する。これによって、例えば、MOSトランジスタ1
13がオンになって、本来、接続点Rの電圧が高くなる
場合でも、MOSトランジスタ111からの電流の減少
によって、接続点Rの電圧が低くなり、MOSトランジ
スタ114によるオン、オフが誤動作する。
【0015】この発明は、上述の事情に鑑みてなされた
もので、伝送線路を介して送信データをレシーバ側に出
力するとき、この伝送線路の特性インピーダンスとの整
合をとりながら、レシーバが受け取る入力信号の論理レ
ベルを適切に調整することができるドライバ回路装置を
提供することを目的としている。
もので、伝送線路を介して送信データをレシーバ側に出
力するとき、この伝送線路の特性インピーダンスとの整
合をとりながら、レシーバが受け取る入力信号の論理レ
ベルを適切に調整することができるドライバ回路装置を
提供することを目的としている。
【0016】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、第1出力端子が第1伝送線
路を介して、第2出力端子が第2伝送線路を介してレシ
ーバにそれぞれ接続されるドライバ回路装置において、
送信データが第1入力端子に加えられると、該送信デー
タに応じた論理レベルの出力信号を、抵抗を介して前記
第1出力端子に出力する第1回路と、前記送信データを
反転した逆相データが第2入力端子に加えられると、該
逆相データに応じた論理レベルの逆相出力信号を、抵抗
を介して前記第2出力端子に出力する第2回路と、前記
第1出力端子と前記第2出力端子との間に接続されてい
る調整抵抗とを備えてなることを特徴としている。
に、請求項1記載の発明は、第1出力端子が第1伝送線
路を介して、第2出力端子が第2伝送線路を介してレシ
ーバにそれぞれ接続されるドライバ回路装置において、
送信データが第1入力端子に加えられると、該送信デー
タに応じた論理レベルの出力信号を、抵抗を介して前記
第1出力端子に出力する第1回路と、前記送信データを
反転した逆相データが第2入力端子に加えられると、該
逆相データに応じた論理レベルの逆相出力信号を、抵抗
を介して前記第2出力端子に出力する第2回路と、前記
第1出力端子と前記第2出力端子との間に接続されてい
る調整抵抗とを備えてなることを特徴としている。
【0017】請求項2記載の発明は、請求項1記載のド
ライバ回路装置であって、前記第1回路は、前記送信デ
ータに応じてオン、オフすると共に、電源と前記第1出
力端子との間に接続されている第1スイッチ素子と、該
第1スイッチ素子と前記第1出力端子との間に介挿され
ている第1抵抗と、前記送信データによって、前記第1
スイッチ素子と逆にオン、オフすると共に、グランドと
前記第1出力端子との間に接続されている第2スイッチ
素子と、該第2スイッチ素子と前記第1出力端子との間
に介挿されている第2抵抗とを備えてなることを特徴と
している。
ライバ回路装置であって、前記第1回路は、前記送信デ
ータに応じてオン、オフすると共に、電源と前記第1出
力端子との間に接続されている第1スイッチ素子と、該
第1スイッチ素子と前記第1出力端子との間に介挿され
ている第1抵抗と、前記送信データによって、前記第1
スイッチ素子と逆にオン、オフすると共に、グランドと
前記第1出力端子との間に接続されている第2スイッチ
素子と、該第2スイッチ素子と前記第1出力端子との間
に介挿されている第2抵抗とを備えてなることを特徴と
している。
【0018】請求項3記載の発明は、請求項2記載のド
ライバ回路装置であって、前記第1スイッチ素子及び前
記第2スイッチ素子は、絶縁ゲート型電界効果トランジ
スタであることを特徴としている。請求項4記載の発明
は、請求項3記載のドライバ回路装置であって、前記第
1スイッチ素子及び前記第2スイッチ素子のオン時の抵
抗値を、前記第1抵抗の値及び前記第2抵抗の値に比べ
てそれぞれ小さくしたことを特徴としている。
ライバ回路装置であって、前記第1スイッチ素子及び前
記第2スイッチ素子は、絶縁ゲート型電界効果トランジ
スタであることを特徴としている。請求項4記載の発明
は、請求項3記載のドライバ回路装置であって、前記第
1スイッチ素子及び前記第2スイッチ素子のオン時の抵
抗値を、前記第1抵抗の値及び前記第2抵抗の値に比べ
てそれぞれ小さくしたことを特徴としている。
【0019】請求項5記載の発明は、請求項1、2、3
又は4記載のドライバ回路装置であって、前記第2回路
は、前記送信データに応じてオン、オフすると共に、電
源と前記第2出力端子との間に接続されている第3スイ
ッチ素子と、該第3スイッチ素子と前記第2出力端子と
の間に介挿されている第3抵抗と、前記送信データによ
って、前記第3スイッチ素子と逆にオン、オフすると共
に、グランドと前記第2出力端子との間に接続されてい
る第4スイッチ素子と、該第4スイッチ素子と前記第2
出力端子との間に介挿されている第4抵抗とを備えてな
ることを特徴としている。
又は4記載のドライバ回路装置であって、前記第2回路
は、前記送信データに応じてオン、オフすると共に、電
源と前記第2出力端子との間に接続されている第3スイ
ッチ素子と、該第3スイッチ素子と前記第2出力端子と
の間に介挿されている第3抵抗と、前記送信データによ
って、前記第3スイッチ素子と逆にオン、オフすると共
に、グランドと前記第2出力端子との間に接続されてい
る第4スイッチ素子と、該第4スイッチ素子と前記第2
出力端子との間に介挿されている第4抵抗とを備えてな
ることを特徴としている。
【0020】請求項6記載の発明は、請求項1、2、
3、4又は5記載のドライバ回路装置であって、前記第
3スイッチ素子及び前記第4スイッチ素子は、絶縁ゲー
ト型電界効果トランジスタであることを特徴としてい
る。請求項7記載の発明は、請求項1、2、3、4又は
6記載のドライバ回路装置であって、前記第3スイッチ
素子及び前記第4スイッチ素子のオン時の抵抗値を、前
記第3抵抗の値及び前記第4抵抗の値に比べてそれぞれ
小さくしたことを特徴としている。
3、4又は5記載のドライバ回路装置であって、前記第
3スイッチ素子及び前記第4スイッチ素子は、絶縁ゲー
ト型電界効果トランジスタであることを特徴としてい
る。請求項7記載の発明は、請求項1、2、3、4又は
6記載のドライバ回路装置であって、前記第3スイッチ
素子及び前記第4スイッチ素子のオン時の抵抗値を、前
記第3抵抗の値及び前記第4抵抗の値に比べてそれぞれ
小さくしたことを特徴としている。
【0021】請求項8記載の発明は、請求項1、2、
3、4、5、6又は7記載のドライバ回路装置であっ
て、前記各抵抗として、金属系の抵抗を用いたことを特
徴としている。請求項9記載の発明は、請求項1、2、
3、4、5、6又は7記載のドライバ回路装置であっ
て、前記各抵抗として、高融点シリサイドの抵抗を用い
たことを特徴としている。
3、4、5、6又は7記載のドライバ回路装置であっ
て、前記各抵抗として、金属系の抵抗を用いたことを特
徴としている。請求項9記載の発明は、請求項1、2、
3、4、5、6又は7記載のドライバ回路装置であっ
て、前記各抵抗として、高融点シリサイドの抵抗を用い
たことを特徴としている。
【0022】
【作用】この発明の構成によれば、上記第1回路が、抵
抗を介して、上記出力信号を上記第1出力端子に出力す
ると共に、上記第2回路が上記逆相出力信号を抵抗を介
して上記第2出力端子に出力する。また、上記第1出力
端子と上記第2出力端子との間には、上記調整抵抗が接
続されている。これによって、上記第1伝送線路に対す
る出力インピーダンスを、上記第1回路の抵抗と上記調
整抵抗とによって決めることができ、上記第2伝送線路
に対する出力インピーダンスを、上記第2回路の抵抗と
上記調整抵抗とによって決めることができる。
抗を介して、上記出力信号を上記第1出力端子に出力す
ると共に、上記第2回路が上記逆相出力信号を抵抗を介
して上記第2出力端子に出力する。また、上記第1出力
端子と上記第2出力端子との間には、上記調整抵抗が接
続されている。これによって、上記第1伝送線路に対す
る出力インピーダンスを、上記第1回路の抵抗と上記調
整抵抗とによって決めることができ、上記第2伝送線路
に対する出力インピーダンスを、上記第2回路の抵抗と
上記調整抵抗とによって決めることができる。
【0023】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図1は、この発明の一
実施の形態であるドライバ回路装置の構成を示す回路
図、図2は、同ドライバ回路装置の等価的な回路を示す
回路図、図3は、同ドライバ回路装置の等価的な回路を
示す回路図である。
の実施の形態について説明する。図1は、この発明の一
実施の形態であるドライバ回路装置の構成を示す回路
図、図2は、同ドライバ回路装置の等価的な回路を示す
回路図、図3は、同ドライバ回路装置の等価的な回路を
示す回路図である。
【0024】このドライバ回路装置は、図4のドライバ
回路101の代わりに用いられるものであり、図1に示
すように、入力端子1A,1B、プッシュプル回路2,
3、抵抗4及び出力端子5A,5Bを備えてなってい
る。入力端子1Aには、図4の正相データ201が入力
され、入力端子1Bには、逆相データ202が入力され
る。
回路101の代わりに用いられるものであり、図1に示
すように、入力端子1A,1B、プッシュプル回路2,
3、抵抗4及び出力端子5A,5Bを備えてなってい
る。入力端子1Aには、図4の正相データ201が入力
され、入力端子1Bには、逆相データ202が入力され
る。
【0025】プッシュプル回路2は、図1に示すよう
に、MOSトランジスタ2A,2Dと、抵抗2B,2C
とを備えてなっている。MOSトランジスタ2Aは、P
形のエンハンスメント形MOS・FET(Field Effec
t Transistor)である。MOSトランジスタ2Aのソ
ース(S)が電源に接続され、ドレイン(D)が抵抗2
Bに接続されている。MOSトランジスタ2Aのゲート
(G)が入力端子1Aに接続されている。MOSトラン
ジスタ2Dは、N形のエンハンスメント形MOS・FE
Tである。MOSトランジスタ2Dのソースが接地さ
れ、ドレインが抵抗2Cに接続されている。MOSトラ
ンジスタ2Dのゲートが入力端子1Aに接続されてい
る。
に、MOSトランジスタ2A,2Dと、抵抗2B,2C
とを備えてなっている。MOSトランジスタ2Aは、P
形のエンハンスメント形MOS・FET(Field Effec
t Transistor)である。MOSトランジスタ2Aのソ
ース(S)が電源に接続され、ドレイン(D)が抵抗2
Bに接続されている。MOSトランジスタ2Aのゲート
(G)が入力端子1Aに接続されている。MOSトラン
ジスタ2Dは、N形のエンハンスメント形MOS・FE
Tである。MOSトランジスタ2Dのソースが接地さ
れ、ドレインが抵抗2Cに接続されている。MOSトラ
ンジスタ2Dのゲートが入力端子1Aに接続されてい
る。
【0026】抵抗2Bの一端がMOSトランジスタ2A
のドレインに接続され、他端が抵抗2Cの一端に接続さ
れている。抵抗2Cの他端が、MOSトランジスタ2D
のドレインに接続されている。抵抗2Bが抵抗2Cに接
続されている点が接続点Aである。また、抵抗2Bの値
がR1であり、抵抗2Cの値がR2である。プッシュプ
ル回路3は、図1に示すように、MOSトランジスタ3
A,3Dと、抵抗3B,3Cとを備えてなっている。
のドレインに接続され、他端が抵抗2Cの一端に接続さ
れている。抵抗2Cの他端が、MOSトランジスタ2D
のドレインに接続されている。抵抗2Bが抵抗2Cに接
続されている点が接続点Aである。また、抵抗2Bの値
がR1であり、抵抗2Cの値がR2である。プッシュプ
ル回路3は、図1に示すように、MOSトランジスタ3
A,3Dと、抵抗3B,3Cとを備えてなっている。
【0027】MOSトランジスタ3Aは、P形のエンハ
ンスメント形MOS・FETである。MOSトランジス
タ3Aのソースが電源に接続され、ドレインが抵抗3B
に接続されている。MOSトランジスタ3Aのゲートが
入力端子1Bに接続されている。MOSトランジスタ3
Dは、N形のエンハンスメント形MOS・FETであ
る。MOSトランジスタ3Dのソースが接地され、ドレ
インが抵抗3Cに接続されている。MOSトランジスタ
3Dのゲートが入力端子1Bに接続されている。
ンスメント形MOS・FETである。MOSトランジス
タ3Aのソースが電源に接続され、ドレインが抵抗3B
に接続されている。MOSトランジスタ3Aのゲートが
入力端子1Bに接続されている。MOSトランジスタ3
Dは、N形のエンハンスメント形MOS・FETであ
る。MOSトランジスタ3Dのソースが接地され、ドレ
インが抵抗3Cに接続されている。MOSトランジスタ
3Dのゲートが入力端子1Bに接続されている。
【0028】抵抗3Bの一端がMOSトランジスタ3A
のドレインに接続され、他端が抵抗3Cの一端に接続さ
れている。抵抗3Cの他端が、MOSトランジスタ3D
のドレインに接続されている。抵抗3Bが抵抗3Cに接
続されている点が接続点Bである。抵抗3Bの値がR3
であり、抵抗3Cの値がR4である。抵抗4の一端が接
続点Aに接続され、他端が接続点Bに接続されている。
抵抗4の値がR5である。出力端子5Aは、接続点Aに
接続され、出力端子5Bは、接続点Bに接続されてい
る。
のドレインに接続され、他端が抵抗3Cの一端に接続さ
れている。抵抗3Cの他端が、MOSトランジスタ3D
のドレインに接続されている。抵抗3Bが抵抗3Cに接
続されている点が接続点Bである。抵抗3Bの値がR3
であり、抵抗3Cの値がR4である。抵抗4の一端が接
続点Aに接続され、他端が接続点Bに接続されている。
抵抗4の値がR5である。出力端子5Aは、接続点Aに
接続され、出力端子5Bは、接続点Bに接続されてい
る。
【0029】上記構成のドライバ回路装置では、MOS
トランジスタ2A,2D,3A,3Dがオンしたときの
オン抵抗値RM1,RM2,RM3,RM4を小さく、
かつ、抵抗2B,2C,3B,3Cに対して、次ぎの
(1)式、(2)式、(3)式及び(4)式の関係を満
たすようにしてある。
トランジスタ2A,2D,3A,3Dがオンしたときの
オン抵抗値RM1,RM2,RM3,RM4を小さく、
かつ、抵抗2B,2C,3B,3Cに対して、次ぎの
(1)式、(2)式、(3)式及び(4)式の関係を満
たすようにしてある。
【0030】
【数1】 また、MOSトランジスタ2A,2D,3A,3D及び
抵抗2B,2C,3B,3C,4を集積回路のチップ上
に形成する。
抵抗2B,2C,3B,3C,4を集積回路のチップ上
に形成する。
【0031】次に、この実施の形態の動作について説明
する。入力端子1Aにロウレベルの正相データ201が
加わり、入力端子1Bにハイレベルの逆相データ202
が加わったとき、プッシュプル回路2では、MOSトラ
ンジスタ2Aがオンになり、MOSトランジスタ2Dが
オフになる。また、プッシュプル回路3では、MOSト
ランジスタ3Aがオフになり、MOSトランジスタ3D
がオンになる。この結果、抵抗4には、矢印41の方向
に電流が流れ、接続点Aの電圧が接続点Bの電圧に比べ
て高くなる。オンになっているMOSトランジスタ2
A,3Dによって、図1の等価的な回路が図2に示すよ
うになる。図2によると、MOSトランジスタ2Aと、
抵抗2Bと、抵抗4と、抵抗3Cと、MOSトランジス
タ3Dとが直列に接続された状態になる。
する。入力端子1Aにロウレベルの正相データ201が
加わり、入力端子1Bにハイレベルの逆相データ202
が加わったとき、プッシュプル回路2では、MOSトラ
ンジスタ2Aがオンになり、MOSトランジスタ2Dが
オフになる。また、プッシュプル回路3では、MOSト
ランジスタ3Aがオフになり、MOSトランジスタ3D
がオンになる。この結果、抵抗4には、矢印41の方向
に電流が流れ、接続点Aの電圧が接続点Bの電圧に比べ
て高くなる。オンになっているMOSトランジスタ2
A,3Dによって、図1の等価的な回路が図2に示すよ
うになる。図2によると、MOSトランジスタ2Aと、
抵抗2Bと、抵抗4と、抵抗3Cと、MOSトランジス
タ3Dとが直列に接続された状態になる。
【0032】また、入力端子1Aにハイレベルの正相デ
ータ201が加わり、入力端子1Bにロウレベルの逆相
データ202が加わったとき、プッシュプル回路2で
は、MOSトランジスタ2Aがオフになり、MOSトラ
ンジスタ2Dがオフになる。また、プッシュプル回路3
では、MOSトランジスタ3Aがオンになり、MOSト
ランジスタ3Dがオフになる。この結果、矢印42の方
向に電流が流れ、接続点Bの電圧が接続点Aの電圧に比
べて高くなる。オンになっているMOSトランジスタ2
D,3Aによって、図1の等価的な回路が図3に示すよ
うになる。図3によると、MOSトランジスタ3Aと、
抵抗3Bと、抵抗4と、抵抗2Cと、MOSトランジス
タ2Dとが直列に接続された状態になる。
ータ201が加わり、入力端子1Bにロウレベルの逆相
データ202が加わったとき、プッシュプル回路2で
は、MOSトランジスタ2Aがオフになり、MOSトラ
ンジスタ2Dがオフになる。また、プッシュプル回路3
では、MOSトランジスタ3Aがオンになり、MOSト
ランジスタ3Dがオフになる。この結果、矢印42の方
向に電流が流れ、接続点Bの電圧が接続点Aの電圧に比
べて高くなる。オンになっているMOSトランジスタ2
D,3Aによって、図1の等価的な回路が図3に示すよ
うになる。図3によると、MOSトランジスタ3Aと、
抵抗3Bと、抵抗4と、抵抗2Cと、MOSトランジス
タ2Dとが直列に接続された状態になる。
【0033】ここで、図4の伝送線路103として伝送
線路102と同じものを用いた場合、式(5)が成立す
るように、抵抗2B,2C,3B,3Cを選択する。 R1=R2=R3=R4=R ………(5) これによって、電源電圧の値をVDDとすると、図2及
び図3の電圧の分布から、抵抗4の2分割点Cの電圧値
がVDD/2となる。したがって、2分割点Cの電圧値
は、固定されることになる。この結果、図2の場合に
は、出力端子5Aの出力インピーダンスZ1は、式
(6)によって与えられる。
線路102と同じものを用いた場合、式(5)が成立す
るように、抵抗2B,2C,3B,3Cを選択する。 R1=R2=R3=R4=R ………(5) これによって、電源電圧の値をVDDとすると、図2及
び図3の電圧の分布から、抵抗4の2分割点Cの電圧値
がVDD/2となる。したがって、2分割点Cの電圧値
は、固定されることになる。この結果、図2の場合に
は、出力端子5Aの出力インピーダンスZ1は、式
(6)によって与えられる。
【0034】
【数2】
【0035】一方、先に述べたように、式(1)を考慮
すれば、出力端子5Aの出力インピーダンスZ1は、次
ぎの式(7)によって与えられる。
すれば、出力端子5Aの出力インピーダンスZ1は、次
ぎの式(7)によって与えられる。
【0036】
【数3】
【0037】同様に、図2の場合には、出力端子5Bの
出力インピーダンスZ2は、式(8)で表される。
出力インピーダンスZ2は、式(8)で表される。
【0038】
【数4】
【0039】また、式(4)を考慮すれば、出力端子5
Bの出力インピーダンスZ2は、式(9)のように表さ
れる。 Z2=Z1 ………(9) また、図2の場合、式(1)と式(4)の関係があるの
で、出力端子5A,5Bの論理レベルは、抵抗2B,3
Cの抵抗値R1,R4と抵抗4の抵抗値R5とで決ま
る。図3の場合には、出力端子5Aの出力インピーダン
スZ3は、式(10)で与えられる。
Bの出力インピーダンスZ2は、式(9)のように表さ
れる。 Z2=Z1 ………(9) また、図2の場合、式(1)と式(4)の関係があるの
で、出力端子5A,5Bの論理レベルは、抵抗2B,3
Cの抵抗値R1,R4と抵抗4の抵抗値R5とで決ま
る。図3の場合には、出力端子5Aの出力インピーダン
スZ3は、式(10)で与えられる。
【0040】
【数5】
【0041】また、式(3)の関係があるので、出力端
子5Aの出力インピーダンスZ3は、式(11)で表さ
れる。 Z3=Z2=Z1………(11) 同じようにして、図3の場合には、出力端子5Bの出力
インピーダンスZ4は、式(12)で与えられる。
子5Aの出力インピーダンスZ3は、式(11)で表さ
れる。 Z3=Z2=Z1………(11) 同じようにして、図3の場合には、出力端子5Bの出力
インピーダンスZ4は、式(12)で与えられる。
【0042】
【数6】
【0043】また、式(2)を考慮すれば、出力端子5
Bの出力インピーダンスZ4は、式(13)で与えられ
る。 Z4=Z3=Z2=Z1………(13) また、図3の場合、式(2)と式(3)との関係がある
ので、出力端子5A,5Bの論理レベルは、抵抗3B,
2Cの抵抗値R3,R2と抵抗4の抵抗値R5とで決ま
る。
Bの出力インピーダンスZ4は、式(13)で与えられ
る。 Z4=Z3=Z2=Z1………(13) また、図3の場合、式(2)と式(3)との関係がある
ので、出力端子5A,5Bの論理レベルは、抵抗3B,
2Cの抵抗値R3,R2と抵抗4の抵抗値R5とで決ま
る。
【0044】このように、この実施の形態によれば、出
力端子5A,5Bの出力インピーダンスZ1〜Z4と、
出力端子5A,5Bの論理レベルとを、抵抗2B,2
C,3B,3Cの抵抗値R1〜R4と抵抗4の抵抗値R
5とで決めることができる。すなわち、出力インピーダ
ンスZ1〜Z4と論理レベルとを、抵抗値Rと抵抗値R
5とによって、任意に設定することを可能にする。
力端子5A,5Bの出力インピーダンスZ1〜Z4と、
出力端子5A,5Bの論理レベルとを、抵抗2B,2
C,3B,3Cの抵抗値R1〜R4と抵抗4の抵抗値R
5とで決めることができる。すなわち、出力インピーダ
ンスZ1〜Z4と論理レベルとを、抵抗値Rと抵抗値R
5とによって、任意に設定することを可能にする。
【0045】また、出力インピーダンスZ1〜Z4と論
理レベルとが、抵抗2B,2C,3B,3Cの抵抗値R
1,R2,R3,R4と抵抗4の抵抗値R5とによって
決まる。同時に、抵抗値R1,R2,R3,R4がMO
Sトランジスタ2A,2D,3A,3Dのオン抵抗値R
M1,RM2,RM3,RM4に比べて10倍程度大き
い。かつ、抵抗値R1,R2,R3,R4が式(1)、
式(2)、式(3)及び式(4)を満足している。これ
らの条件と、集積回路製造のプロセスでは、MOSトラ
ンジスタ2A,2D,3A,3Dのオン抵抗値RM1,
RM2,RM3,RM4のバラツキが大きくなるのに対
して、抵抗2B,2C,3B,3Cの値R1,R2,R
3,R4のバラツキが十分に小さくなるという条件とに
よって、出力インピーダンス及び論理レベルに対する、
電源電圧の変動等による影響やプロセス依存性を少なく
することができる。
理レベルとが、抵抗2B,2C,3B,3Cの抵抗値R
1,R2,R3,R4と抵抗4の抵抗値R5とによって
決まる。同時に、抵抗値R1,R2,R3,R4がMO
Sトランジスタ2A,2D,3A,3Dのオン抵抗値R
M1,RM2,RM3,RM4に比べて10倍程度大き
い。かつ、抵抗値R1,R2,R3,R4が式(1)、
式(2)、式(3)及び式(4)を満足している。これ
らの条件と、集積回路製造のプロセスでは、MOSトラ
ンジスタ2A,2D,3A,3Dのオン抵抗値RM1,
RM2,RM3,RM4のバラツキが大きくなるのに対
して、抵抗2B,2C,3B,3Cの値R1,R2,R
3,R4のバラツキが十分に小さくなるという条件とに
よって、出力インピーダンス及び論理レベルに対する、
電源電圧の変動等による影響やプロセス依存性を少なく
することができる。
【0046】また、抵抗2B,2C,3B,3C,4と
して、金属又は高融点金属とシリコンとの化合物である
高融点金属シリサイド、例えば、タングステンシリサイ
ド、コバルトシリサイド、チタンシリサイド、モリブデ
ンシリサイドのメタル系の抵抗を用いると、抵抗2B,
2C,3B,3C,4の温度依存性がなくなるので、出
力インピーダンス及び論理レベルの温度による変動を押
さえることができる。かつ、高融点金属シリサイドが単
体の金属に比べて比抵抗が大きいために、抵抗2B,2
C,3B,3C,4がチップ上で占める占有面積を、金
属系の抵抗に比べて小さくすることができ、高融点金属
シリサイドによる抵抗を用いることは、金属系の抵抗を
用いる場合に比べて有利である。
して、金属又は高融点金属とシリコンとの化合物である
高融点金属シリサイド、例えば、タングステンシリサイ
ド、コバルトシリサイド、チタンシリサイド、モリブデ
ンシリサイドのメタル系の抵抗を用いると、抵抗2B,
2C,3B,3C,4の温度依存性がなくなるので、出
力インピーダンス及び論理レベルの温度による変動を押
さえることができる。かつ、高融点金属シリサイドが単
体の金属に比べて比抵抗が大きいために、抵抗2B,2
C,3B,3C,4がチップ上で占める占有面積を、金
属系の抵抗に比べて小さくすることができ、高融点金属
シリサイドによる抵抗を用いることは、金属系の抵抗を
用いる場合に比べて有利である。
【0047】さらに、MOSトランジスタ2AとMOS
トランジスタ3Dがオンになると、抵抗2B,4,3C
がMOSトランジスタ2AとMOSトランジスタ3Dと
の間に介挿され、また、MOSトランジスタ3AとMO
Sトランジスタ2Dがオンになると、抵抗3B,4,2
CがMOSトランジスタ3AとMOSトランジスタ2D
との間に介挿されるので、各MOSトランジスタのオン
のときに流れる貫通電流を小さくすることができる。
トランジスタ3Dがオンになると、抵抗2B,4,3C
がMOSトランジスタ2AとMOSトランジスタ3Dと
の間に介挿され、また、MOSトランジスタ3AとMO
Sトランジスタ2Dがオンになると、抵抗3B,4,2
CがMOSトランジスタ3AとMOSトランジスタ2D
との間に介挿されるので、各MOSトランジスタのオン
のときに流れる貫通電流を小さくすることができる。
【0048】以上、この発明の一実施の形態を図面によ
り詳述してきたが、具体的な構成は、上記実施の形態に
限られるものではなく、この発明の要旨を逸脱しない範
囲の設計変更等があっても、この発明に含まれる。例え
ば、MOSトランジスタ3A〜3Dとして、エンハンス
メント形のものを用いたが、ディプレッション形のMO
Sトランジスタを用いて、プッシュプル回路2,3を構
成してもよい。また、ドライバ回路装置を集積回路のチ
ップ上に形成したが、抵抗、スイッチ素子をプリント基
板に取り付けることによって、ドライバ回路装置を構成
してもよい。
り詳述してきたが、具体的な構成は、上記実施の形態に
限られるものではなく、この発明の要旨を逸脱しない範
囲の設計変更等があっても、この発明に含まれる。例え
ば、MOSトランジスタ3A〜3Dとして、エンハンス
メント形のものを用いたが、ディプレッション形のMO
Sトランジスタを用いて、プッシュプル回路2,3を構
成してもよい。また、ドライバ回路装置を集積回路のチ
ップ上に形成したが、抵抗、スイッチ素子をプリント基
板に取り付けることによって、ドライバ回路装置を構成
してもよい。
【0049】
【発明の効果】以上、説明したように、この発明の構成
によれば、第1伝送線路に対する出力インピーダンス
を、第1回路の抵抗と調整抵抗とによって決めることを
可能にすると共に、第2伝送線路に対する出力インピー
ダンスを、第2回路の抵抗と調整抵抗とによって決める
ことを可能にする。また、上記第1伝送線路に対する出
力インピーダンスを、上記第1回路の抵抗と上記調整抵
抗とによって決め、また、上記第2伝送線路に対する出
力インピーダンスを、上記第2回路の抵抗と上記調整抵
抗とによって決めるので、電源の変動による影響やプロ
セス依存性を少なくすることができる。
によれば、第1伝送線路に対する出力インピーダンス
を、第1回路の抵抗と調整抵抗とによって決めることを
可能にすると共に、第2伝送線路に対する出力インピー
ダンスを、第2回路の抵抗と調整抵抗とによって決める
ことを可能にする。また、上記第1伝送線路に対する出
力インピーダンスを、上記第1回路の抵抗と上記調整抵
抗とによって決め、また、上記第2伝送線路に対する出
力インピーダンスを、上記第2回路の抵抗と上記調整抵
抗とによって決めるので、電源の変動による影響やプロ
セス依存性を少なくすることができる。
【図1】この発明の一実施の形態であるドライバ回路装
置の構成を示す回路図である。
置の構成を示す回路図である。
【図2】同ドライバ回路装置の等価的な回路を示す回路
図である。
図である。
【図3】同ドライバ回路装置の等価的な回路を示す回路
図である。
図である。
【図4】従来のドライバ回路を説明する説明図である。
【図5】同ドライバ回路に入力される送信データの波形
を示す波形図である。
を示す波形図である。
【図6】同ドライバ回路に接続される差動演算部の構成
を示す回路図である。
を示す回路図である。
1A 入力端子(第1入力端子) 1B 入力端子(第2入力端子) 2 プッシュプル回路(第1回路) 2A MOSトランジスタ(第1スイッチ素子) 2B 抵抗(第1抵抗) 2C 抵抗(第2抵抗) 2D MOSトランジスタ(第2スイッチ素子) 3 プッシュプル回路(第2回路) 2A MOSトランジスタ(第3スイッチ素子) 2B 抵抗(第3抵抗) 2C 抵抗(第4抵抗) 2D MOSトランジスタ(第4スイッチ素子) 4 抵抗(調整抵抗) 5A 出力端子(第1出力端子) 5B 出力端子(第2出力端子)
Claims (9)
- 【請求項1】 第1出力端子が第1伝送線路を介して、
第2出力端子が第2伝送線路を介してレシーバにそれぞ
れ接続されるドライバ回路装置において、 送信データが第1入力端子に加えられると、該送信デー
タに応じた論理レベルの出力信号を、抵抗を介して前記
第1出力端子に出力する第1回路と、 前記送信データを反転した逆相データが第2入力端子に
加えられると、該逆相データに応じた論理レベルの逆相
出力信号を、抵抗を介して前記第2出力端子に出力する
第2回路と、 前記第1出力端子と前記第2出力端子との間に接続され
ている調整抵抗とを備えてなることを特徴とするドライ
バ回路装置。 - 【請求項2】 前記第1回路は、前記送信データに応じ
てオン、オフすると共に、電源と前記第1出力端子との
間に接続されている第1スイッチ素子と、該第1スイッ
チ素子と前記第1出力端子との間に介挿されている第1
抵抗と、前記送信データによって、前記第1スイッチ素
子と逆にオン、オフすると共に、グランドと前記第1出
力端子との間に接続されている第2スイッチ素子と、該
第2スイッチ素子と前記第1出力端子との間に介挿され
ている第2抵抗とを備えてなることを特徴とする請求項
1記載のドライバ回路装置。 - 【請求項3】 前記第1スイッチ素子及び前記第2スイ
ッチ素子は、絶縁ゲート型電界効果トランジスタである
ことを特徴とする請求項2記載のドライバ回路装置。 - 【請求項4】 前記第1スイッチ素子及び前記第2スイ
ッチ素子のオン時の抵抗値を、前記第1抵抗の値及び前
記第2抵抗の値に比べてそれぞれ小さくしたことを特徴
とする請求項3記載のドライバ回路装置。 - 【請求項5】 前記第2回路は、前記送信データに応じ
てオン、オフすると共に、電源と前記第2出力端子との
間に接続されている第3スイッチ素子と、該第3スイッ
チ素子と前記第2出力端子との間に介挿されている第3
抵抗と、前記送信データによって、前記第3スイッチ素
子と逆にオン、オフすると共に、グランドと前記第2出
力端子との間に接続されている第4スイッチ素子と、該
第4スイッチ素子と前記第2出力端子との間に介挿され
ている第4抵抗とを備えてなることを特徴とする請求項
1、2、3又は4記載のドライバ回路装置。 - 【請求項6】 前記第3スイッチ素子及び前記第4スイ
ッチ素子は、絶縁ゲート型電界効果トランジスタである
ことを特徴とする請求項1、2、3、4又は5記載のド
ライバ回路装置。 - 【請求項7】 前記第3スイッチ素子及び前記第4スイ
ッチ素子のオン時の抵抗値を、前記第3抵抗の値及び前
記第4抵抗の値に比べてそれぞれ小さくしたことを特徴
とする請求項1、2、3、4又は6記載のドライバ回路
装置。 - 【請求項8】 前記各抵抗として、金属系の抵抗を用い
たことを特徴とする請求項1、2、3、4、5、6又は
7記載のドライバ回路装置。 - 【請求項9】 前記各抵抗として、高融点シリサイドの
抵抗を用いたことを特徴とする請求項1、2、3、4、
5、6又は7記載のドライバ回路装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10185392A JP2000022516A (ja) | 1998-06-30 | 1998-06-30 | ドライバ回路装置 |
EP99112399A EP0969633B1 (en) | 1998-06-30 | 1999-06-29 | Differential line driver |
US09/342,137 US6204692B1 (en) | 1998-06-30 | 1999-06-29 | Driver circuit unit |
DE69928868T DE69928868T2 (de) | 1998-06-30 | 1999-06-29 | Differenzieller Leitungstreiber |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10185392A JP2000022516A (ja) | 1998-06-30 | 1998-06-30 | ドライバ回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000022516A true JP2000022516A (ja) | 2000-01-21 |
Family
ID=16170017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10185392A Pending JP2000022516A (ja) | 1998-06-30 | 1998-06-30 | ドライバ回路装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6204692B1 (ja) |
EP (1) | EP0969633B1 (ja) |
JP (1) | JP2000022516A (ja) |
DE (1) | DE69928868T2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003087108A (ja) * | 2001-09-07 | 2003-03-20 | Nec Corp | ドライバ回路 |
KR100486301B1 (ko) * | 2003-01-27 | 2005-04-29 | 삼성전자주식회사 | 전력 소비를 감소시키는 종단 회로. |
US7280411B2 (en) | 2002-11-28 | 2007-10-09 | Kabushiki Kaisha Toshiba | Output buffer circuit and semiconductor memory using the same |
US7659747B2 (en) | 2007-07-31 | 2010-02-09 | Fujitsu Microelectronics Limited | Transmission device |
JP2014530561A (ja) * | 2011-09-23 | 2014-11-17 | インテル コーポレイション | プッシュプルソース直列終端送信装置、方法、及びシステム |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6529036B1 (en) * | 2000-12-20 | 2003-03-04 | Cypress Semiconductor Corp. | Low noise, reduced swing differential output buffer design |
DE10164971B4 (de) * | 2001-07-19 | 2008-04-30 | Infineon Technologies Ag | Pseudo-differentieller Leitungstreiber zur Verstärkung eines differentiellen Eingangsstroms |
US6744275B2 (en) | 2002-02-01 | 2004-06-01 | Intel Corporation | Termination pair for a differential driver-differential receiver input output circuit |
US6771097B1 (en) * | 2003-04-22 | 2004-08-03 | Broadcom Corporation | Series terminated CMOS output driver with impedance calibration |
US7221196B2 (en) * | 2003-12-05 | 2007-05-22 | Aquantia Corporation | Low-power low-voltage multi-level variable-resistor line driver |
DE102004004488A1 (de) * | 2004-01-26 | 2005-08-18 | Siemens Ag | Lokales Netz mit übertragerloser Signalübertragung |
US7411415B2 (en) * | 2004-02-25 | 2008-08-12 | Ashfaq Shaikh | Bus termination scheme having concurrently powered-on transistors |
KR100549869B1 (ko) * | 2004-10-18 | 2006-02-06 | 삼성전자주식회사 | 의사 차동 출력 버퍼, 이를 이용한 메모리 칩 및 메모리시스템 |
US7528629B2 (en) * | 2004-11-18 | 2009-05-05 | Aquantia Corporation | Low-power low-voltage multi-level variable-resistor line driver |
US7532048B1 (en) | 2004-11-18 | 2009-05-12 | Aquantia Corporation | Multi-level variable-resistor line driver |
DE102006061494B4 (de) * | 2006-12-23 | 2008-09-04 | Semikron Elektronik Gmbh & Co. Kg | Einrichtung zur Übertragung von Daten innerhalb eines leistungselektronischen Systems und Verfahren zu deren Betrieb |
US9330971B2 (en) * | 2014-03-04 | 2016-05-03 | GlobalFoundries, Inc. | Method for fabricating integrated circuits including contacts for metal resistors |
JP7051694B2 (ja) * | 2016-10-12 | 2022-04-11 | ソニーセミコンダクタソリューションズ株式会社 | ドライバ回路およびその制御方法、並びに、送受信システム |
EP3373526B1 (en) * | 2017-03-07 | 2020-01-08 | Nxp B.V. | Transmitter with independently adjustable voltage and impedance |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8912461D0 (en) * | 1989-05-31 | 1989-07-19 | Lucas Ind Plc | Line driver |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
US5486777A (en) * | 1994-09-07 | 1996-01-23 | National Semiconductor Corporation | Low power differential receiver input circuit |
-
1998
- 1998-06-30 JP JP10185392A patent/JP2000022516A/ja active Pending
-
1999
- 1999-06-29 DE DE69928868T patent/DE69928868T2/de not_active Expired - Lifetime
- 1999-06-29 US US09/342,137 patent/US6204692B1/en not_active Expired - Lifetime
- 1999-06-29 EP EP99112399A patent/EP0969633B1/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003087108A (ja) * | 2001-09-07 | 2003-03-20 | Nec Corp | ドライバ回路 |
US6697286B2 (en) | 2001-09-07 | 2004-02-24 | Nec Electronics Corporation | Driver circuit |
JP4721578B2 (ja) * | 2001-09-07 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | ドライバ回路 |
US7280411B2 (en) | 2002-11-28 | 2007-10-09 | Kabushiki Kaisha Toshiba | Output buffer circuit and semiconductor memory using the same |
USRE41838E1 (en) | 2002-11-28 | 2010-10-19 | Kabushiki Kaisha Toshiba | Output buffer circuit and semiconductor memory using the same |
KR100486301B1 (ko) * | 2003-01-27 | 2005-04-29 | 삼성전자주식회사 | 전력 소비를 감소시키는 종단 회로. |
US7659747B2 (en) | 2007-07-31 | 2010-02-09 | Fujitsu Microelectronics Limited | Transmission device |
JP2014530561A (ja) * | 2011-09-23 | 2014-11-17 | インテル コーポレイション | プッシュプルソース直列終端送信装置、方法、及びシステム |
US9210011B2 (en) | 2011-09-23 | 2015-12-08 | Intel Corporation | Push-pull source-series terminated transmitter apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
US6204692B1 (en) | 2001-03-20 |
EP0969633A3 (en) | 2002-02-06 |
EP0969633B1 (en) | 2005-12-14 |
DE69928868D1 (de) | 2006-01-19 |
EP0969633A2 (en) | 2000-01-05 |
DE69928868T2 (de) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000022516A (ja) | ドライバ回路装置 | |
US7710149B1 (en) | Input buffer for multiple differential I/O standards | |
JP3920236B2 (ja) | 差動増幅器 | |
US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
JP3171175B2 (ja) | 差動トライステート発生方法及び差動トライステート回路 | |
EP1318601A2 (en) | Voltage mode differential driver and method | |
JPH08509332A (ja) | 高速の差動ラインドライバ | |
US10079603B1 (en) | Configurable, multi-functional driver circuit | |
JPH07297678A (ja) | Cmos終端抵抗回路 | |
JP2002344300A (ja) | インピーダンス調整回路 | |
JP3433707B2 (ja) | 差動入力回路 | |
JP2006311201A (ja) | バッファ回路 | |
JPH04313907A (ja) | 信号処理装置 | |
US20120001663A1 (en) | Mixed-mode input buffer | |
JP4721578B2 (ja) | ドライバ回路 | |
US7157931B2 (en) | Termination circuits having pull-down and pull-up circuits and related methods | |
KR100759775B1 (ko) | 입출력 버퍼 회로 | |
JP3366222B2 (ja) | 出力回路 | |
US6362655B1 (en) | Linear active resistor and driver circuit incorporating the same | |
US6366126B1 (en) | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit | |
JP4029738B2 (ja) | ドライバ回路 | |
JP3119611B2 (ja) | 演算増幅器 | |
JP2000307413A (ja) | 電圧変換回路及び通信回路網 | |
JP4537145B2 (ja) | インタフェイス回路及びその構成方法 | |
US20220215864A1 (en) | Buffers and multiplexers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130309 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |