JP3366222B2

JP3366222B2 - 出力回路

Info

Publication number: JP3366222B2
Application number: JP16008797A
Authority: JP
Inventors: 誠一渡会
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-06-17
Filing date: 1997-06-17
Publication date: 2003-01-14
Anticipated expiration: 2017-06-17
Also published as: EP0893885A3; CN1204886A; DE69822376D1; DE69822376T2; EP0893885A2; EP0893885B1; CN1085440C; US6078206A; JPH118542A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は出力回路に関し、特
に伝送ライン経由による集積回路相互間の論理信号伝送
用の出力回路に関する。

【０００２】

【従来の技術】一般に、この種の出力回路は、複数の集
積回路相互間をバスラインなどの伝送路を経由して信号
伝送する場合の信号送信手段として利用されている。こ
の出力回路で論理信号を伝送する場合は論理値のＨレベ
ルまたはＬレベルのいずれかを信号として出力する。し
たがって、出力回路には自集積回路内部からの内部論理
信号を受信するための入力端子と、その内部論理信号を
他集積回路へ伝搬するための出力端子が必ず存在する。

【０００３】また、従来の伝送信号は、集積回路に供給
されている電源電圧に近い値の振幅を持つものが殆どで
あったが、近年は信号振幅を極端に縮小して伝送する場
合が多くなってきている。例えば、従来の伝送信号とし
てＣＭＯＳインターフェースを例に挙げると、その信号
振幅は供給電源電圧にほぼ等しい、約５Ｖあるいは約３
Ｖという値が一般的であった。これに対し近年の小振幅
による伝送信号、例えばＬｏｗＶｏｌｔａｇｅＤｉ
ｆｆｅｒｅｎｃｉａｌＳｉｇｎａｌｉｎｇ（以下ＬＶ
ＤＳ）インターフェースを例に挙げると、その信号振幅
は約０．３Ｖという極めて小さい値になっている。この
ような信号振幅の縮小を行う理由は、伝送速度の高速
化、低消費電力化、信号伝送時に発生するノイズの低下
などに対し非常に大きな効果をもたらすことが明らかに
なっているためである。したがって、高速化あるいは低
消費電力化を基本思想とする集積回路には上記効果を得
るために、低振幅信号を出力することができる低振幅出
力回路を搭載する必要性が出てきた。

【０００４】この低振幅を出力するための手段としては
既に幾つかの提案がなされており、以下に過去において
提案された例を示す。

【０００５】この種の従来の第１の出力回路として低振
幅インターフェースの代表例であるＰｓｅｕｄｏＥｍ
ｉｔｔｅｒＣｏｕｐｌｅｄＬｏｇｉｃインターフェ
ース（以下ＰＥＣＬインターフェース）を回路図で示す
図７を参照すると、この従来の第１の出力回路は、ソー
スが正電位の電源端子ＶＤＤにドレインが出力端子ＯＵ
Ｔ１にゲートが入力端子ＩＮ１にそれぞれ接続されたＰ
ＭＯＳ型のトランジスタＭ１１と、ドレインがトランジ
スタＭ１１のドレインにゲートがトランジスタＭ１１の
ゲートにそれぞれ接続しソースが接地電位の電源端子Ｖ
ＳＳに接続されたＮＭＯＳ型のトランジスタＭ１２と、
一端が出力端子ＯＵＴ１に他端が終端電源ＶＴＴにそれ
ぞれ接続した低振幅信号出力用の終端抵抗ＲＴＴ１を備
える。

【０００６】通常、電源端子ＶＤＤには集積回路外部か
ら正の電位を供給し、また電源端子ＶＳＳを接地する。

【０００７】また、電源端子ＶＤＤを接地し、電源端子
ＶＳＳに負の電位を供給する場合もある。

【０００８】終端抵抗ＲＴＴ１と終端電源ＶＴＴは予め
値が規格化されており、前者は約５０Ω、後者は電源電
圧から約２Ｖを差し引いた値を使用することが一般的で
ある。

【０００９】次に、図７を参照して、従来の第１の出力
回路の動作について説明すると、いま、入力端子ＩＮ１
に電源端子ＶＤＤの電位ＶＤＤに近いＨレベルの電位が
供給されている場合は、トランジスタＭ１１が遮断状
態、トランジスタＭ１２が導通状態となるため、終端電
源ＶＴＴから終端抵抗ＲＴＴとトランジスタＭ１２を経
由し、電源端子ＶＳＳへ向けて流れる電流ルートが形成
される。このときの出力端子ＯＵＴ１のＬレベル電位Ｖ
ＯＬは、次式にて表される。ＶＯＬ＝［ＶＴＴ−｛（ＶＴＴ−ＶＳＳ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＮ）・・・・（１）ここで、ＶＴＴは終端電源ＶＴＴの電位、ＶＳＳは電源
端子ＶＳＳの電位、ＲＴＴは終端抵抗ＲＴＴ１の抵抗
値、ＲＯＮＮはＮＭＯＳ型トランジスタＭ１２の導通抵
抗すなわち導通抵抗をそれぞれ表す。

【００１０】次に、入力端子ＩＮに電源端子ＶＳＳの電
位ＶＳＳに近いＬレベルの電位が供給されている場合を
考えると、トランジスタＭ１１が導通状態、トランジス
タＭ１２が遮断状態となるため、電源端子ＶＤＤからト
ランジスタＭ１１と終端抵抗ＲＴＴ１を経由し、終端電
源ＶＴＴへ向けて流れる電流ルートが形成される。この
ときの出力端子ＯＵＴ１のＨレベル電位ＶＯＨは、次式
にて表される。ＶＯＨ＝［ＶＴＴ＋｛（ＶＤＤ−ＶＴＴ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＰ）・・・・（２）ここで、ＲＯＮＰはＰＭＯＳ型トランジスタＭ１１の導
通抵抗を表す。

【００１１】ここで、具体的な出力ＯＵＴのＨレベルＶ
ＯＨとＬレベルＶＯＬ及び信号振幅（ＶＯＨ−ＶＯＬ）
を算出するため、式（１）と式（２）における各種変数
を以下のように、ＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ、ＶＴＴ
＝１．５Ｖ、ＲＴＴ＝５０Ω、ＲＯＮＮ＝２００Ω、Ｒ
ＯＮＰ＝２００Ωと設定する。

【００１２】上記変数の設定値を式（１），（２）に代
入し計算すると、出力ＯＵＴのＨレベルＶＯＨ，Ｌレベ
ルＶＯＬは以下のように算出される。

【００１３】ＶＯＨ＝１．８Ｖ・・・・・・・・・・・・・・・・・・・・・（３）ＶＯＬ＝１．２Ｖ・・・・・・・・・・・・・・・・・・・・・（４）したがって出力信号振幅は以下のように算出される。

【００１４】ＶＯＨ−ＶＯＬ＝０．６Ｖ・・・・・・・・・・・・・・・・・（５）この従来の出力回路は、希望とする小振幅を得るために
は、予め定められた供給電源ＶＤＤ，ＶＳＳ，ＶＴＴと
終端抵抗ＲＴＴに対し、素子のサイズによって自由に調
節できるＰＭＯＳ型トランジスタＭ１１またはＮＭＯＳ
型トランジスタＭ１２の導通抵抗ＲＯＮＰ，ＲＯＮＮを
変化させることによって実現できることが特徴の一つで
ある。

【００１５】ところで、この従来の第１の出力回路は、
出力端子が１つしか存在しないことにより当然ながら伝
送信号も１種類だけであるため、一般的にこれを単相伝
送方式と呼ぶ。

【００１６】また、低振幅インターフェースのもう一つ
の伝送方式として、出力端子を２つ保有することにより
２種類の伝送信号を出力する差動伝送方式と呼ばれるも
のも一般的に用いられている。この差動伝送方式の２種
類の伝送信号は、ぞれぞれの出力ＨレベルとＬレベルの
電位は全く同等であるが、時間軸上における位相差が反
転しているという特徴を持つ。この差動伝送方式は上記
のように、２種類の信号の位相のみが反転しているの
で、信号のダイナミックレンジを単相伝送方式の場合と
比較して２倍確保できることに加え、電源等に発生する
ノイズの影響や電磁誘導障害も低減できるという効果が
あることから、高速伝送や高い信頼性を必要とする伝送
においてよく利用されている。この差動伝送方式に必要
な差動信号を出力するための出力回路も既に幾つかの提
案がなされており、以下にその一例を示す。

【００１７】差動伝送方式の代表例である、ＬＶＤＳイ
ンターフェース用の従来の第２の出力回路を図７と共通
の構成要素には共通の参照文字／数字を付して同様に回
路図で示す図８を参照すると、この従来の第２の出力回
路は、従来の第１の出力回路と共通のトランジスタＭ１
１，Ｍ１２，終端抵抗ＲＴＴ１と、入力端子ＩＮ１，出
力端子ＯＵＴ１とから成る出力部１と、出力部１と同一
構成すなわちソースが正電位の電源端子ＶＤＤにドレイ
ンが出力端子ＯＵＴ２にゲートが入力端子ＩＮ２にそれ
ぞれ接続されたＰＭＯＳ型のトランジスタＭ２１と、ド
レインがトランジスタＭ２１のドレインにゲートがトラ
ンジスタＭ２１のゲートにそれぞれ接続しソースが接地
電位の電源端子ＶＳＳに接続されたＮＭＯＳ型のトラン
ジスタＭ２２と、一端が出力端子ＯＵＴ２に他端が終端
電源ＶＴＴにそれぞれ接続した終端抵抗ＲＴＴ２を有す
る出力部２とを備える。

【００１８】終端抵抗ＲＴＴ１，ＲＴＴ２と終端電源Ｖ
ＴＴは予め値が規格化されており、前者は約４５ないし
６５Ω、後者は約１．１Ｖないし１．４Ｖに設定するこ
とが一般的である。

【００１９】次に、図８を参照して、従来の第２の出力
回路の動作について説明すると、いま、入力端子ＩＮ１
に電源端子ＶＤＤの電位ＶＤＤ（以下電源電圧ＶＤＤ）
に近いＨレベルの電位が供給され、同時に入力端子ＩＮ
２に電源端子ＶＳＳの電位ＶＳＳ（以下電源電圧ＶＳ
Ｓ）に近いＬレベルの電位が供給されている場合を考え
ると、トランジスタＭ１２，Ｍ２１が導通状態、トラン
ジスタＭ１１，Ｍ２２が遮断状態となるため、電源端子
ＶＤＤからトランジスタＭ２１と終端抵抗ＲＴＴ２を経
由し、終端電源ＶＴＴへ向けて流れる電流ルートと、終
端電源ＶＴＴから終端抵抗ＲＴＴ１とトランジスタＭ１
２を経由し電源端子ＶＳＳへ向けて流れる電流ルートと
が形成される。したがって、出力端子ＯＵＴ１はＬレベ
ル信号を、出力端子ＯＵＴ２はＨレベル信号をそれぞれ
出力する。これらのＨレベル信号電位ＶＯＨと、Ｌレベ
ル信号電位ＶＯＨは、前述の式（１），（２）で与えら
れる。

【００２０】次に、入力端子ＩＮ１に電源電圧ＶＳＳに
近いＬレベルの電位が供給され、同時に入力端子ＩＮ２
に電源電圧ＶＤＤに近いＨレベルの電位が供給されてい
る場合を考えると、トランジスタＭ１１，Ｍ２２が導通
状態、トランジスタＭ１２，Ｍ２１が遮断状態となるた
め、電源端子ＶＤＤからトランジスタＭ１１と終端抵抗
ＲＴＴ１を経由し、終端電源ＶＴＴへ向けて流れる電流
ルートと、終端電源ＶＴＴから終端抵抗ＲＴＴ２とトラ
ンジスタＭ２２を経由し電源端子ＶＳＳへ向けて流れる
電流ルートとが形成される。したがって、出力端子ＯＵ
Ｔ１はＨレベル信号を、出力端子ＯＵＴ２はＬレベル信
号をそれぞれ出力する。

【００２１】上記のように、差動出力型の従来の第２の
出力回路の出力信号電位のＨレベルとＬレベルを生成す
る方法は、単相型の従来の第１の出力回路の場合と全く
同一であるため、式（１），（２）に与える変数条件が
同じであれば、これらＨレベル信号ＶＯＨとＬレベル信
号ＶＯＬは上記の数値（３），（４），（５）と同等と
なる。また、この従来の第２の出力回路にて希望とする
小振幅を得るためには、従来の第１の出力回路と同様
に、予め定められた供給電源ＶＤＤ，ＶＳＳ，ＶＴＴと
終端抵抗ＲＴＴ１，ＲＴＴ２に対し、素子のサイズによ
って自由に調節できるＰＭＯＳトランジスタＭ１１，Ｍ
２１とまたはＮＭＯＳトランジスタＭ１２，Ｍ２２の導
通抵抗ＲＯＮＰ，ＲＯＮＮを変化させることによって実
現できる。

【００２２】このように、上述した従来の第１，第２の
出力回路は、予め定められた供給電源電圧ＶＤＤ，ＶＳ
Ｓ，ＶＴＴと終端抵抗ＲＴＴ１，ＲＴＴ２に対し、調節
が容易に実現できるＭＯＳトランジスタの導通抵抗を設
定することによって、小振幅の出力信号を得ることがで
きるが、出力振幅の変動が極めて大きいという問題点が
あった。

【００２３】従来の第１の出力回路の出力信号のＨレベ
ルＶＯＨとＬレベルＶＯＬを制御する要素はＭＯＳトラ
ンジスタの導通抵抗ＲＯＮＰ，ＲＯＮＮであったが、こ
れら抵抗値ＲＯＮＰ，ＲＯＮＮには以下に示す３つの変
動成分が加味される。

【００２４】第１はＭＯＳトランジスタの製造行程の影
響である。出力回路を構成しているトランジスタなどの
素子群は、製造工程の過程において、形状に関わる変動
要因、いわゆる製造ばらつきが必ず含まれる。ＭＯＳト
ランジスタの導通抵抗の一般的な製造ばらつきの例を挙
げると、トランジスタの形状によって異なるが、およそ
±１０％ないし２０％の変動幅を持つ。

【００２５】第２は周囲温度の影響である。集積回路を
搭載した電子装置は様々な環境下で利用される。ＭＯＳ
トランジスタの導通抵抗は、特に周囲温度の変化ととも
に変動し、一般的なばらつきの例を挙げると、１００℃
の温度変化に対しおよそ±８％ないし１６％の変動幅を
持つ。

【００２６】第３は電源電圧の影響である。集積回路に
外部から供給される電源電圧は、外部電源自身の電位変
動に加え、供給線路の電位損失等によっても変化する。
ＭＯＳトランジスタの導通抵抗は、入力電圧の変化とと
もに変動し、一般的なばらつきの例を挙げると、電源電
圧±１０％の変動に対しおよそ±１０％ないし１５％の
変動幅を持つ。

【００２７】上記３つの変動要因を全て加味すると、Ｍ
ＯＳトランジスタの導通抵抗は、およそ±２８％ないし
５１％の範囲で変動する。この変動成分を式（１），
（２）で求めた出力信号のＨレベルＶＯＨとＬレベルＶ
ＯＬに換算し、これら変動成分を加味したＨレベルＶＯ
ＨＣとＬレベルＶＯＬＣを求めると、以下のように算出
される。

【００２８】ＶＯＨＣ＝１．７１３Ｖ〜２．００７Ｖ・・・・・・・・・・・・・（６）ＶＯＬＣ＝０．９９３Ｖ〜１．２８７Ｖ・・・・・・・・・・・・・（７）すなわち変動成分を加味しない場合のＨレベルＶＯＨ＝
１．８Ｖに対し、ＨレベルＶＯＨＣは−４．８〜＋１
１．５％の変動を示し、ＬレベルＶＯＬ＝１．２Ｖに対
し、ＬレベルＶＯＬＣは−１７．３〜＋７．３％の変動
を示す。

【００２９】これより信号振幅（ＶＯＨＣ−ＶＯＬＣ）
は以下のように算出される。

【００３０】ＶＯＨＣ−ＶＯＬＣ＝０．４２６Ｖ〜１．０１４Ｖ・・・・（８）３つの変動成分を加味しない場合のＭＯＳトランジスタ
の導通抵抗から計算した信号振幅は、既に数値（３）に
示したように０．６Ｖであった。これに対し３つの変動
要素を加味した場合の信号振幅は、数値（８）に示した
ように、約１．７倍もの値にまで大きくなっている。

【００３１】このように、出力信号振幅が変動し、特に
信号振幅が大きくなった場合は、冒頭にて説明した小振
幅伝送の効果を損なうという問題を引き起こす。すなわ
ち従来の第１，第２の出力回路は、信号振幅の変動が著
しく大きく、そのため伝送速度の低下や消費電力の増加
及び信号伝送時に発生するノイズの増加要因となる。

【００３２】

【発明が解決しようとする課題】上述した従来の従来の
第１，第２の出力回路は、予め定められた供給電源と終
端抵抗に対し、適切な素子サイズの設定により調節が容
易にできるＭＯＳトランジスタの導通抵抗を設定するこ
とによって、所望の小振幅の出力信号を得るが、上記導
通抵抗が、製造ばらつきと周囲温度及び電源電圧の各変
動要因による影響を受けことから、出力振幅の変動が極
めて大きいという欠点があった。

【００３３】また、出力信号振幅が変動し、特に信号振
幅が大きくなった場合は、伝送速度の低下や消費電力の
増加及び信号伝送時に発生するノイズの増加要因となる
という欠点があった。

【００３４】本発明の目的は、出力信号振幅の変動を抑
圧し、伝送速度の低下や消費電力の増加及び信号伝送時
に発生するノイズの増加を低減する出力回路を提供する
ことにある。

【００３５】

【課題を解決するための手段】本発明の出力回路は、第
１の電位の第１の電源とこの第１の電位より低い第２の
電位の電源との間に直列接続され入力信号のレベルに応
答して導通・遮断動作し出力端子に第１及び第２のレベ
ルの出力信号を出力するＭＯＳ型の第１及び第２のトラ
ンジスタを有する出力部を備え、第１の集積回路の論理
信号を前記第１，第２の電位の差である電源電圧に比較
して遥かに小さい予め定めた振幅値の小振幅信号に変換
して第２の集積回路に伝送するための出力回路におい
て、前記第１の電源と前記第１のトランジスタとの間に
挿入しこの第１のトランジスタの供給電圧を制御する電
圧制御手段とを備え、前記電圧制御手段が、第１の導電
極性のバイポーラトランジスタのベースとコレクタとの
短絡で構成するダイオード接続回路を備え、前記出力部
が、ドレインを前記出力端子にゲートを前記入力端子に
それぞれ接続した第１の導電型の前記第１のトランジス
タと、ドレインを前記出力端子にゲートを前記入力端子
にソースを前記第２の電源にそれぞれ接続した第２の導
電型の前記第２のトランジスタと、一端を前記出力端子
に他端を終端電源にそれぞれ接続した終端抵抗である第
１の抵抗とを備え、前記電圧制御手段が、コレクタとベ
ースとを共通接続してダイオード接続しコレクタを前記
第１のトランジスタのソースに接続した第１の導電極性
のバイポーラ型の第３のトランジスタと、ドレインを前
記第３のトランジスタのエミッタにソースを前記第１の
電源にそれぞれ接続した第１の導電型のＭＯＳ型の第４
のトランジスタと、コレクタとベースとを共通接続して
ダイオード接続しエミッタを前記第３のトランジスタの
コレクタに接続した第１の導電極性のバイポーラ型の第
５のトランジスタと、コレクタとベースとを共通接続し
てダイオード接続しエミッタを前記第５のトランジスタ
のコレクタに接続した第１の導電極性のバイポーラ型の
第６のトランジスタと、一端を前記第６のトランジスタ
のエミッタと前記第４のトランジスタのゲートに他端を
前記第２の電源にそれぞれ接続した第２の抵抗とを備え
て構成されている。

【００３６】

【発明の実施の形態】次に、本発明の第１の実施の形態
を図７と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図１を参照すると、この図に示
す本実施の形態の出力回路は、従来の第１の出力回路と
共通のトランジスタＭ１１，Ｍ１２，終端抵抗ＲＴＴ１
と入力端子ＩＮ１，出力端子ＯＵＴ１とから成る出力部
１に加えて、電源ＶＤＤとトランジスタＭ１１のソース
との間に挿入しトランジスタＭ１１の供給電圧を制御す
る電圧制御回路３を備える。

【００３７】電圧制御回路３は、ドレインとゲートとを
共通接続し電源ＶＤＤに接続しソースを出力回路１のト
ランジスタＭ１１のソースに接続したＮＭＯＳ型のトラ
ンジスタＭ３１を備える。

【００３８】次に、図１を参照して本実施の形態の動作
について説明すると、まず、入力端子ＩＮに電源電圧Ｖ
ＳＳに近い電位のＬレベル信号が供給されている場合を
考えると、出力回路１のトランジスタＭ１１が導通状態
で、トランジスタＭ１２が遮断状態となり、電圧制御回
路３のトランジスタＭ３１は常に導通状態であるため、
電源端子ＶＤＤからトランジスタＭ３１とトランジスタ
Ｍ１１及び終端抵抗ＲＴＴ１を経由し、終端電源ＶＴＴ
へ向けて流れる電流ルートが形成される。この場合の出
力端子のＨレベルＶＯＨは、次式にて表される。ＶＯＨ＝［ＶＴＴ＋｛（ＶＤＤ−ＶＴＮ３１−ＶＴＴ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＰ）・・・・・・・・・・・・・・・・・・・・・・・・・（９）ここで、ＶＴＮ３１はＮＭＯＳ型トランジスタＭ３１の
ゲートソース間電圧である。

【００３９】また、トランジスタＭ３１の導通抵抗は極
めて小さいので無視する。

【００４０】この回路は、出力回路１のトランジスタＭ
１１の導通抵抗ＲＯＮＰを小さくすることにより、上述
した３つの変動要因、すなわち製造行程、周囲温度、電
源電圧の影響によって変動する導通抵抗ＲＯＮＰの絶対
値を小さくし、出力信号のＨレベルＶＯＨの変動を抑圧
しようとする回路である。

【００４１】しかしながら、従来の第１の出力回路の従
来例の出力信号のＨレベルを表す式（２）から分かるよ
うに、トランジスタＭ１１の導通抵抗ＲＯＮＰを下げる
と、そのまま出力ＨレベルＶＯＨも上昇するため、その
上昇を抑えるための電位差を電圧制御回路３によって供
給する。

【００４２】本実施の形態では、電圧制御回路３での電
圧制御の役割を果たしているのはトランジスタＭ３１で
あり、その出力電位は、電源電圧ＶＤＤからトランジス
タＭ３１のゲートソース間電圧ＶＴＮ３１を差し引いた
値になる。この電圧制御回路３の出力電位は、電源電圧
ＶＤＤが変化した場合でも、その変化量がそのまま出力
電位に現れる。

【００４３】ここで、式（９）の各変数を、ＶＤＤ＝３
Ｖ、ＶＳＳ＝０Ｖ、ＶＴＴ＝１．５Ｖ、ＲＴＴ＝５０
Ω、ＶＴＮ３１＝１．０Ｖ、ＲＯＮＰ＝３３Ωと設定
し、この式（９）を用いて本実施の形態の出力信号のＨ
レベルＶＯＨの値を計算すると、次のようになる。

【００４４】ＶＯＨ＝１．８Ｖ・・・・・・・・・・・・・・・・・・・・・・（１０）この値は、従来の技術における式（３）と同一である。

【００４５】ここで、トランジスタＭ１１の導通抵抗Ｒ
ＯＮＰが上述した３つの変動要因、すなわち製造行程、
周囲温度、電源電圧の影響によって大きい値に変動し、
出力信号のＨレベルＶＯＨが従来と同様に最大で±５１
％の範囲で変動すると仮定し、式（９）に代入すると、
これら変動成分を加味した出力信号のＨレベルＶＯＨＣ
は次のようになる。

【００４６】ＶＯＨＣ＝１．７５０Ｖ〜１．８７８Ｖ・・・・・・・・・・・・（１１）すなわち変動成分を加味しない場合のＨレベルＶＯＨ＝
１．８Ｖに対し、ＨレベルＶＯＨＣは−２．８〜＋４．
８％の変動に留まり、従来の変動幅−４．８〜＋１１．
５％に対しかなり改善されている。

【００４７】このように、トランジスタＭ１１の導通抵
抗ＲＯＮＰが大きく変動しても、電圧制御回路３のトラ
ンジスタＭ３１が出力するゲートソース間電位の降下に
合わせて、トランジスタＭ１１の導通抵抗成分を小さく
しているためにその変動分の絶対値を小さくすることが
でき、出力ＨレベルＶＯＨの変動分を抑圧できる。

【００４８】次に、本発明の第２の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
に回路図で示す図２を参照すると、この図に示す本実施
の形態の前述の第１の実施の形態との相違点は、電圧制
御回路３の代わりに電源ＶＳＳとトランジスタＭ１２の
ソースとの間に挿入しトランジスタＭ１２の供給電圧を
制御する電圧制御回路４を備えることである。

【００４９】電圧制御回路４は、ドレインとゲートとを
共通接続して出力回路１のトランジスタＭ１２のソース
に接続しソースを電源ＶＳＳに接続したＮＭＯＳ型のト
ランジスタＭ４１を備える。

【００５０】次に、図２を参照して本実施の形態の動作
について説明すると、この回路は出力信号のＬレベルＶ
ＯＬの変動を抑圧するための回路であり、第１の実施の
形態と同様に出力回路１のトランジスタＭ１２の導通抵
抗ＲＯＮＮを小さくすることにより、上記変動要因の影
響によって変動する導通抵抗ＲＯＮＰの絶対値を小さく
し、出力信号のＨレベルＶＯＨの変動を抑圧しようとす
る回路である。

【００５１】まず、入力端子ＩＮに電源電圧ＶＤＤに近
い電位のＨレベル信号が供給されている場合を考える
と、出力回路１のトランジスタＭ１２が導通状態で、ト
ランジスタＭ１１が遮断状態となり、電圧制御回路４の
トランジスタＭ４１は常に導通状態であるため、終端電
源ＶＴＴから終端抵抗ＲＴＴ１とトランジスタＭ１２及
びトランジスタＭ４１を経由し、電源端子ＶＳＳへ向け
て流れる電流ルートが形成される。この場合の出力端子
のＬレベルＶＯＬは、次式にて表される。ＶＯＬ＝［ＶＴＴ＋｛（ＶＴＴ−ＶＴＮ４１−ＶＳＳ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＮ）・・・・・・・・・・・・・・・・・・・・・・・・・（１２）ここで、ＶＴＮ４１はＮＭＯＳ型トランジスタＭ４１の
ゲートソース間電圧である。

【００５２】また、トランジスタＭ４１の導通抵抗は極
めて小さいので無視する。

【００５３】従来の第１の出力回路のＬレベルを表す式
（１）から分かるように、トランジスタＭ１２の導通抵
抗ＲＯＮＮを下げると、そのまま出力ＬレベルＶＯＬも
下降するため、その下降を抑えるための電位差を電圧制
御回路４によって供給する。

【００５４】本実施の形態では、電圧制御回路４での電
圧制御の役割を果たしているのはトランジスタＭ４１で
あり、その出力電位は、電源電圧ＶＳＳからトランジス
タＭ４１のゲートソース間電圧ＶＴＮ４１を加算した値
になる。この電圧制御回路４の出力電位は、電源電圧Ｖ
ＳＳが変化した場合でも、その変化量がそのまま出力電
位に現れる。

【００５５】ここで、式（１２）の各変数を、ＶＤＤ＝
３Ｖ、ＶＳＳ＝０Ｖ、ＶＴＴ＝１．５Ｖ、ＲＴＴ＝５０
Ω、ＶＴＮ３１＝１．０Ｖ、ＲＯＮＮ＝３３Ωと設定
し、この式（１２）を用いて本実施の形態の出力信号の
ＬレベルＶＯＬの値を計算すると、次のようになる。

【００５６】ＶＯＬ＝１．２Ｖ・・・・・・・・・・・・・・・・・・・・・・（１３）この値は、従来の技術における式（４）と同一である。

【００５７】ここで、トランジスタＭ１２の導通抵抗Ｒ
ＯＮＮが上述した３つの変動要因、すなわち製造行程、
周囲温度、電源電圧の影響によって大きい値に変動し、
出力信号のＬレベルＶＯＬが従来と同様に最大で±５１
％の範囲で変動すると仮定し、式（１２）に代入する
と、これら変動成分を加味した出力信号のＬレベルＶＯ
ＬＣは次のようになる。

【００５８】ＶＯＬＣ＝１．１２２２Ｖ〜１．２５０Ｖ・・・・・・・・・・・・（１４）すなわち変動成分を加味しない場合のＬレベルＶＯＬ＝
１．２Ｖに対し、ＬレベルＶＯＬＣは−６．５〜＋４．
２％の変動に留まり、従来の変動幅−１７．３〜＋７．
３％に対しかなり改善されている。

【００５９】このように、トランジスタＭ１２の導通抵
抗ＲＯＮＰが大きく変動しても、電圧制御回路４のトラ
ンジスタＭ４１が出力するゲートソース間電位の降下に
合わせて、トランジスタＭ１２の導通抵抗成分を小さく
しているためにその変動分の絶対値を小さくすることが
でき、出力ＬレベルＶＯＬの変動分を抑圧できる。

【００６０】次に、本発明の第３の実施の形態を図１及
び図２と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図３を参照すると、この図に示
す本実施の形態の出力回路は第１の実施の形態と第２の
実施の形態とを組み合わせた構成であり、トランジスタ
Ｍ１１，Ｍ１２を有する出力部１と、トランジスタＭ３
１から成る電圧制御回路３と、トランジスタＭ４１から
成る電圧制御回路４とを備える。

【００６１】次に、図３を参照して本実施の形態の動作
について説明すると、この回路は出力信号のＨレベルＶ
ＯＨ及びＬレベルＶＯＬの変動を抑圧するための回路で
ある。まず、入力端子ＩＮに電源電圧ＶＳＳに近い電
位のＬレベル信号が供給されている場合は、第１の実施
の形態と同様な動作を行い、出力信号のＨレベルＶＯＨ
の変動を抑圧する。また、入力端子ＩＮに電源電圧ＶＤ
Ｄに近い電位のＨレベル信号が供給されている場合は、
第２の実施の形態と同様な動作を行い、出力信号のＬレ
ベルＶＯＬの変動を抑圧する。

【００６２】ここで、本実施の形態の出力信号の変動を
従来の第１の出力回路の出力信号の変動と比較すると、
本実施の形態のＨレベルＶＯＨの上述した３つの変動要
因による変動は、第１の実施の形態と同一であり、ま
た、ＬレベルＶＯＬの変動は、第２の実施の形態と同一
であるから、これら変動成分を加味した信号振幅（ＶＯ
ＨＣ−ＶＯＬＣ）は次式で算出される。

【００６３】ＶＯＨＣ−ＶＯＬＣ＝０．５００Ｖ〜０，７６５Ｖ・・・・・・（１５）３つの変動成分を加味しない場合の信号振幅ＶＯＨ−Ｖ
ＯＬは、式（３）に示したように０．６Ｖであるので、
本実施の形態の信号振幅変動は、−１６．７〜＋２６．
０％に留まり、従来のの変動幅−２９．０〜＋６９．０
％に対しかなり改善されている。

【００６４】以上説明した、第１〜第３の実施の形態の
電圧制御回路は、Ｎ／ＰＭＯＳ型のトランジスタのゲー
トとドレインとを短絡して形成したダイオード接続回路
を用いているが、ＮＰＮ／ＰＮＰ型のバイポーラトラン
ジスタのベースとコレクタとの短絡で形成するダイオー
ド接続回路を用いてもよい。

【００６５】また、上記電圧制御回路は、より精度の良
い安定した電位を供給するために、集積回路内部や集積
回路外部に形成した電源供給回路と代替えしてもよい。

【００６６】上述のように、電圧制御回路をＮ／ＰＭＯ
Ｓ型のトランジスタのゲートとドレインとの短絡で形成
するダイオード接続回路の場合は、ゲートソース間電圧
を利用し、バイポーラトランジスタのベースとコレクタ
との短絡で形成するダイオード接続回路の場合はベース
エミッタ間電圧を利用する。しかし上記ゲートソース間
電圧又はベースエミッタ間電圧は、温度変化と共に変動
し、一般的には温度の上昇とともに下降する。そのため
出力信号のＨ，ＬレベルＶＯＨ，ＶＯＬは式（９），
（１２）にしたがい変動する。本発明の第４の実施の形
態は、この温度変動を抑圧するための回路例を示す。

【００６７】次に、本発明の第４の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
に回路図で示す図４を参照すると、この図に示す本実施
の形態の前述の第１の実施の形態との相違点は、電圧制
御回路３の代わりに電源ＶＤＤとトランジスタＭ１１の
ソースとの間に挿入しトランジスタＭ１１の供給電圧を
制御するとともに温度補償機能を有する電圧制御回路５
を備えることである。

【００６８】電圧制御回路５は、コレクタとベースとを
共通接続し出力部１のトランジスタＭ１１のソースに接
続したＰＮＰ型のトランジスタＭ５１と、ドレインをト
ランジスタＭ５１のエミッタにソースを電源ＶＤＤにそ
れぞれ接続したＰＭＯＳ型のトランジスタＭ５２と、エ
ミッタをトランジスタＭ５１のコレクタに接続しコレク
タとベースとを共通接続したＰＮＰ型のトランジスタＭ
５３と、エミッタをトランジスタＭ５３のコレクタに接
続しコレクタとベースとを共通接続したＰＮＰ型のトラ
ンジスタＭ５４と、一端をトランジスタＭ５４のコレク
タに他端を電源ＶＳＳにそれぞれ接続した抵抗素子Ｒ５
１とを備える。

【００６９】次に、図４を参照して本実施の形態の動作
について説明すると、この回路は第１の実施の形態と同
様に、出力信号のＨレベルＶＯＨの変動を抑圧するため
の回路であり、第１の実施の形態と同様に出力回路１の
トランジスタＭ１１の導通抵抗ＲＯＮＮを小さくするこ
とにより、上記変動要因の影響によって変動する導通抵
抗ＲＯＮＰの絶対値を小さくして出力信号のＨレベルＶ
ＯＨの変動を抑圧する。

【００７０】まず、入力端子ＩＮに電源電圧ＶＳＳに近
い電位のＬレベル信号が供給されている場合を考える
と、出力回路１のトランジスタＭ１１が導通状態で、ト
ランジスタＭ１２が遮断状態となり、電圧制御回路５の
トランジスタＭ５１，Ｍ５２は常に導通状態であるた
め、電源端子ＶＤＤからトランジスタＭ５１，Ｍ５２と
トランジスタＭ１１及び終端抵抗ＲＴＴ１を経由し、終
端電源ＶＴＴへ向けて流れる電流ルートが形成される。
この場合の出力端子のＨレベルＶＯＨは、次式にて表さ
れる。ＶＯＨ＝［ＶＴＴ＋｛（ＶＤＤ−ＶＢＰ５１−ＶＴＴ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＰ１１＋ＲＯＮＰ５２）＝ＶＴＴ＋ＶＲＴＴＰ・・・・・・・・・・・・・・・・・・・・・（１６）すなわち、終端抵抗ＲＴＴでの電位降下ＶＲＴＴＰは次
式で表される。ＶＲＴＴＰ＝｛（ＶＤＤ−ＶＢＰ５１−ＶＴＴ）×ＲＴＴ｝／（ＲＴＴ＋ＲＯＮＰ１１＋ＲＯＮＰ５２）・・・・・・・・・・・・・・・・・・・・（１７）ここで、ＶＢＰ５１はＰＮＰトランジスタＭ５１のベー
スエミッタ間電圧、ＲＯＮＰ１１，ＲＯＮＰ５２はそれ
ぞれＰＭＯＳ型トランジスタＭ１１，Ｍ５２のゲートソ
ース間電圧である。

【００７１】また、トランジスタＭ５１の導通抵抗は極
めて小さいので無視する。

【００７２】式（１６）において出力信号のＨレベルＶ
ＯＨの温度ドリフトを消去するためには、この式（１
６）を温度Ｔに関して微分し、その値が零になるように
すれば良い。そこでまず式（１６）の温度ドリフトを求
めると次式で示される。ｄＶＯＨ／ｄＴ＝（ｄＶＢＰ５１／ｄＴ）×（ＲＯＮＰ５２²×α×ＶＲＴＴＰ −ＲＴＴ）／（ＲＴＴ＋ＲＯＮＰ１１＋ＲＯＮＰ５２）・・・・・・（１８）ここで、ｄＶＢＰ５１／ｄＴはトランジスタＭ５１のベ
ースエミッタ間電圧ＶＢＰ５１の温度ドリフト、αはＰ
ＭＯＳトランジスタＭ５２のドレインと抵抗素子Ｒ５１
との間に挿入したダイオード接続のトランジスタの個数
（すなわちこの例ではトランジスタＭ５１，Ｍ５３，Ｍ
５４の３個）をそれぞれ示す。

【００７３】式（１８）の値を零、すなわち出力Ｈレベ
ルＶＯＨの温度ドリフトを消去するためには以下の条件
を満たせば良い。ＲＯＮＰ５１²×α×ＶＲＴＴＰ−ＲＴＴ＝０・・・・・・・・・・（１９）ここで式（１９）の変数を、α＝３、ＶＲＴＴＰ＝０．
３Ｖ、ＲＴＴ＝５０Ωとそれぞれ設定し、式（１９）に
代入すると、ＲＯＮＰ５２は以下の値となる。

【００７４】ＲＯＮＰ５２＝７．５Ω・・・・・・・・・・・・・・・・・・・（２０）すなわちＰＭＯＳトランジスタＭ５２の値を数値（２
０）のように決定すれば、出力信号のＨレベルＶＯＨの
温度ドリフトを消去できる。

【００７５】トランジスタＭ５２の抵抗値は、このトラ
ンジスタの形状を調整することによって容易に調節可能
である。

【００７６】また式（１９）内のαは、本実施の形態で
は、トランジスタＭ５１，Ｍ５３，Ｍ５４の３個に対応
して３としたが、この値は任意であり、例えば電源電圧
ＶＤＤを３Ｖとした場合のαは、おおよそ１から４の範
囲に設定できる。

【００７７】次に、本発明の第５の実施の形態を図４と
共通の構成要素には共通の参照文字／数字を付して同様
に回路図で示す図５を参照すると、この図に示す本実施
の形態の前述の第４の実施の形態との相違点は、電圧制
御回路４の代わりに電源ＶＳＳとトランジスタＭ１２の
ソースとの間に挿入しトランジスタＭ１２の供給電圧を
制御するとともに温度補償機能を有する電圧制御回路６
を備えることである。

【００７８】電圧制御回路６は、コレクタとベースとを
共通接続し出力部１のトランジスタＭ１２のソースに接
続したＮＰＮ型のトランジスタＭ６１と、ドレインをト
ランジスタＭ６１のエミッタにソースを電源ＶＳＳにそ
れぞれ接続したＮＭＯＳ型のトランジスタＭ６２と、エ
ミッタをトランジスタＭ６１のコレクタに接続しコレク
タとベースとを共通接続したＮＰＮ型のトランジスタＭ
６３と、エミッタをトランジスタＭ６３のコレクタに接
続しコレクタとベースとを共通接続したＮＰＮ型のトラ
ンジスタＭ６４と、一端をトランジスタＭ６４のコレク
タに他端を電源ＶＤＤにそれぞれ接続した抵抗素子Ｒ６
１とを備える。

【００７９】次に、図５を参照して本実施の形態の動作
について説明すると、この回路は第２の実施の形態と同
様に、出力信号のＬレベルＶＯＬの変動を抑圧するため
の回路であり、第２の実施の形態と同様に出力回路１の
トランジスタＭ１２の導通抵抗ＲＯＮＮを小さくするこ
とにより、上記変動要因の影響によって変動する導通抵
抗ＲＯＮＮの絶対値を小さくして出力信号のＬレベルＶ
ＯＬの変動を抑圧する。

【００８０】まず、入力端子ＩＮに電源電圧ＶＤＤに近
い電位のＨレベル信号が供給されている場合を考える
と、出力回路１のトランジスタＭ１２が導通状態で、ト
ランジスタＭ１１が遮断状態となり、電圧制御回路６の
トランジスタＭ６１，Ｍ６２は常に導通状態であるた
め、終端電源ＶＴＴから終端抵抗ＲＴＴ１、トランジス
タＭ１２，Ｍ６１及びトランジスタＭ６２を経由し、電
源端子ＶＳＳへ向けて流れる電流ルートが形成される。
この場合の出力端子のＬレベルＶＯＬは、次式にて表さ
れる。ＶＯＬ＝［ＶＴＴ−｛（ＶＴＴ−ＶＢＮ６１−ＶＳＳ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＮ１２＋ＲＯＮＮ６２）＝ＶＴＴ＋ＶＲＴＴＮ・・・・・・・・・・・・・・・・・・・・・（２１）すなわち、終端抵抗ＲＴＴでの電位降下ＶＲＴＴＮは次
式で表される。ＶＲＴＴＮ＝｛（ＶＴＴ−ＶＢＮ６１−ＶＳＳ）×ＲＴＴ｝／（ＲＴＴ＋ＲＯＮＮ１２＋ＲＯＮＮ６２）・・・・・・・・・・・・・・・・・・・・（２２）ここで、ＶＢＮ６１はＮＰＮトランジスタＭ６１のベー
スエミッタ間電圧、ＲＯＮＮ１２，ＲＯＮＮ６２はそれ
ぞれＮＭＯＳ型トランジスタＭ１２，Ｍ６２のゲートソ
ース間電圧である。

【００８１】また、トランジスタＭ６１の導通抵抗は極
めて小さいので無視する。

【００８２】第４の実施の形態と同様に、式（２１）に
おいて出力信号のＬレベルＶＯＬの温度ドリフトを消去
するために、式（２１）を温度Ｔに関して微分し、その
値が零になるようにする。そこでまず式（１６）の温度
ドリフトを求めると次式で示される。ｄＶＯＬ／ｄＴ＝（ｄＶＢＮ６１／ｄＴ）×（ＲＯＮＮ６２²×α×ＶＲＴＴＮ −ＲＴＴ）／（ＲＴＴ＋ＲＯＮＮ１２＋ＲＯＮＮ６２）・・・・・・（２３）ここで、ｄＶＢＮ６１／ｄＴはトランジスタＭ６１のベ
ースエミッタ間電圧ＶＢＮ６１の温度ドリフト、αはＮ
ＭＯＳトランジスタＭ６２のドレインと抵抗素子Ｒ６１
との間に挿入したダイオード接続のトランジスタの個数
（すなわちこの例ではトランジスタＭ６１，Ｍ６３，Ｍ
６４の３個）をそれぞれ示す。

【００８３】式（２３）の値を零、すなわち出力Ｌレベ
ルＶＯＬの温度ドリフトを消去するためには以下の条件
を満たせば良い。ＲＯＮＮ６１²×α×ＶＲＴＴＮ−ＲＴＴ＝０・・・・・・・・・・（２４）ここで式（２４）の変数を、α＝３、ＶＲＴＴＮ＝０．
３Ｖ、ＲＴＴ＝５０Ωとそれぞれ設定し、式（２４）に
代入すると、ＲＯＮＮ６２は以下の値となる。

【００８４】ＲＯＮＮ６２＝７．５Ω・・・・・・・・・・・・・・・・・・・（２５）すなわちＮＭＯＳトランジスタ６２の値を数値（２５）
のように決定すれば、出力信号のＬレベルＶＯＬの温度
ドリフトを消去できる。

【００８５】第４の実施の形態と同様に、トランジスタ
Ｍ６２の抵抗値は、このトランジスタの形状を調整する
ことによって容易に調節可能である。

【００８６】第３の実施の形態と同様に、第４及び第５
の実施の形態を組み合わせることにより、温度補償機能
を有し出力信号のＨレベルＶＯＨ及びＬレベルＶＯＬの
変動を抑圧する回路を構成できることは容易に理解でき
る。

【００８７】次に、本発明の第６の実施の形態を図５及
び図８と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図６を参照すると、この図に示
す本実施の形態の出力回路は、差動伝送方式に適用した
ものであり、前述の第５の実施の形態との相違点は、従
来の第２の出力回路と共通の出力部２と、電圧制御回路
６の代わりに電源ＶＳＳとトランジスタＭ１２，Ｍ２２
の各々のソースの共通接続点との間に挿入しトランジス
タＭ１２，Ｍ２２の供給電圧を制御するとともに温度補
償機能を有する電圧制御回路６Ａとを備えることであ
る。

【００８８】電圧制御回路６Ａは、コレクタとベースと
を共通接続し出力部１，２の各々のトランジスタＭ１
２，Ｍ２２のソース共通接続点に接続したＮＰＮ型のト
ランジスタＭ６１と、ドレインをトランジスタＭ６１の
エミッタにソースを電源ＶＳＳにそれぞれ接続したＮＭ
ＯＳ型のトランジスタＭ６２と、エミッタをトランジス
タＭ６１のコレクタに接続しコレクタとベースとを共通
接続したＮＰＮ型のトランジスタＭ６３と、エミッタを
トランジスタＭ６３のコレクタに接続しコレクタとベー
スとを共通接続したＮＰＮ型のトランジスタＭ６４と、
一端をトランジスタＭ６４のコレクタに他端を電源ＶＤ
Ｄにそれぞれ接続した抵抗素子Ｒ６１とを備える。

【００８９】本実施の形態は、差動伝送方式を取り扱う
出力回路であるので、それぞれ２つの入力端子１Ｎ１，
ＩＮ２と出力端子ＯＵＴ１，ＯＵＴ２が存在している
が、例えば入力端子ＩＮ１と出力端子ＯＵＴ１の１組に
接続した出力部１，電圧制御回路６Ａは、単相伝送方式
に対する第５の実施の形態と全く同様であることが容易
に理解できる。

【００９０】また、他の１組の入力端子ＩＮ２と出力端
子ＯＵＴ２に接続した出力部２，電圧制御回路６Ａにつ
いても同様なことがいえる。

【００９１】したがって、本実施の形態の動作は、各一
組の入力端子，出力端子に接続されている出力部，電圧
制御回路に関して、第５の実施の形態の動作と全く同様
であり、かつ発生する効果も同様であるため、ここでは
第５の実施の形態と同様な動作説明を省略する。

【００９２】ただし、補足として、１組の電圧制御回路
６Ａのみを備える理由は、単に回路の簡略化を目的とし
たに過ぎないものである。すなわち電圧制御回路６Ａを
２組備えてもよいが、機能的な動作や効果は１組のもの
と大差ないため簡略化したものである。

【００９３】また、上述の説明では、本発明の実施の形
態として、まず単相伝送方式の第１，第２，第３，第
４，第５の実施の形態を挙げ、第５の実施の形態を差動
伝送方式に適用した第６の実施の形態を説明したが、当
然、第１，第２，第３あるいは第４の実施の形態を適用
した差動伝送方式も実現可能である。

【００９４】

【発明の効果】以上説明したように、本発明の出力回路
は、第１のトランジスタの供給電圧を制御する第１の電
圧制御手段と、第２のトランジスタの供給電圧を制御す
る第２の電圧制御手段との少なくともいずれか一方を備
え、電源電圧に応じてこれら第１，第２のトランジスタ
の導通抵抗を相殺して小さくすることにより、小振幅信
号のＨ／Ｌレベルの出力時に、このＨ／Ｌレベルのスイ
ッチング用のトランジスタの製造工程や周囲温度や電源
電圧変動の影響によって変動する導通抵抗の絶対値を小
さくし、出力信号のＨ／Ｌレベルの変動を抑圧すること
により伝送速度の低下や消費電力の増加及び信号伝送時
に発生するノイズの増加を低減できるという効果があ
る。

【００９５】また本発明出力回路は、単相伝送方式及び
差動伝送方式の何れにも応用することができるため、上
記効果は両者の伝送方式に対して全く同様に得ることが
できるという効果がある。

【図面の簡単な説明】

【図１】本発明の出力回路の第１の実施の形態を示す回
路図である。

【図２】本発明の出力回路の第２の実施の形態を示す回
路図である。

【図３】本発明の出力回路の第３の実施の形態を示す回
路図である。

【図４】本発明の出力回路の第４の実施の形態を示す回
路図である。

【図５】本発明の出力回路の第５の実施の形態を示す回
路図である。

【図６】本発明の出力回路の第６の実施の形態を示す回
路図である。

【図７】従来の第１の出力回路の一例を示す回路図であ
る。

【図８】従来の第２の出力回路の一例を示す回路図であ
る。

【符号の説明】

１，２出力部３，４，５，６，６Ａ電圧制御回
路Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２，Ｍ３１，Ｍ４１，Ｍ
５１〜Ｍ５４，Ｍ６１〜Ｍ６４トランジスタＲ５１，Ｒ６１抵抗素子ＲＴＴ１，ＲＴＴ２終端抵抗

Claims

(57)【特許請求の範囲】

【請求項１】第１の電位の第１の電源とこの第１の電
位より低い第２の電位の電源との間に直列接続され入力
信号のレベルに応答して導通・遮断動作し出力端子に第
１及び第２のレベルの出力信号を出力するＭＯＳ型の第
１及び第２のトランジスタを有する出力部を備え、第１
の集積回路の論理信号を前記第１，第２の電位の差であ
る電源電圧に比較して遥かに小さい予め定めた振幅値の
小振幅信号に変換して第２の集積回路に伝送するための
出力回路において、前記第１の電源と前記第１のトランジスタとの間に挿入
しこの第１のトランジスタの供給電圧を制御する電圧制
御手段とを備え、前記電圧制御手段が、第１の導電極性のバイポーラトラ
ンジスタのベースとコレクタとの短絡で構成するダイオ
ード接続回路を備え、前記出力部が、ドレインを前記出力端子にゲートを前記
入力端子にそれぞれ接続した第１の導電型の前記第１の
トランジスタと、ドレインを前記出力端子にゲートを前
記入力端子にソースを前記第２の電源にそれぞれ接続し
た第２の導電型の前記第２のトランジスタと、一端を前
記出力端子に他端を終端電源にそれぞれ接続した終端抵
抗である第１の抵抗とを備え、前記電圧制御手段が、コレクタとベースとを共通接続し
てダイオード接続しコレクタを前記第１のトランジスタ
のソースに接続した第１の導電極性のバイポーラ型の第
３のトランジスタと、ドレインを前記第３のトランジスタのエミッタにソース
を前記第１の電源にそれぞれ接続した第１の導電型のＭ
ＯＳ型の第４のトランジスタと、コレクタとベースとを共通接続してダイオード接続しエ
ミッタを前記第３のトランジスタのコレクタに接続した
第１の導電極性のバイポーラ型の第５のトランジスタ
と、コレクタとベースとを共通接続してダイオード接続しエ
ミッタを前記第５のトランジスタのコレクタに接続した
第１の導電極性のバイポーラ型の第６のトランジスタ
と、一端を前記第６のトランジスタのコレクタと前記第４の
トランジスタのゲートに他端を前記第２の電源にそれぞ
れ接続した第２の抵抗とを備えることを特徴とする出力
回路。
【請求項２】第１の電位の第１の電源とこの第１の電
位より低い第２の電位の電源との間に直列接続され入力
信号のレベルに応答して導通・遮断動作し出力端子に第
１及び第２のレベルの出力信号を出力するＭＯＳ型の第
１及び第２のトランジスタを有する出力部を備え、第１
の集積回路の論理信号を前記第１，第２の電位の差であ
る電源電圧に比較して遥かに小さい予め定めた振幅値の
小振幅信号に変換して第２の集積回路に伝送するための
出力回路において、前記第２の電源と前記第２のトランジスタとの間に挿入
しこの第２のトランジスタの供給電圧を制御する電圧制
御手段とを備え、前記電圧制御手段が、第２の導電極性のバイポーラトラ
ンジスタのベースとコレクタとの短絡で構成するダイオ
ード接続回路を備え、前記出力部が、ドレインを前記出力端子にゲートを前記
入力端子にソースを前記第１の電源にそれぞれ接続した
第１の導電型の前記第１のトランジスタと、ドレインを
前記出力端子にゲートを前記入力端子にそれぞれ接続し
た第２の導電型の前記第２のトランジスタと、一端を前
記出力端子に他端を終端電源にそれぞれ接続した終端抵
抗である第１の抵抗とを備え、前記電圧制御手段が、コレクタとベースとを共通接続し
てダイオード接続しコレクタを前記第２のトランジスタ
のソースに接続した第２の導電極性のバイポーラ型の第
３のトランジスタと、ドレインを前記第３のトランジスタのエミッタにソース
を前記前記第２の電源にそれぞれ接続した第２の導電型
のＭＯＳ型の第４のトランジスタと、コレクタとベースとを共通接続してダイオード接続しエ
ミッタを前記第３のトランジスタのコレクタに接続した
第２の導電極性のバイポーラ型の第５のトランジスタ
と、コレクタとベースとを共通接続してダイオード接続しエ
ミッタを前記第５のトランジスタのコレクタに接続した
第２の導電極性のバイポーラ型の第６のトランジスタ
と、一端を前記第６のトランジスタのコレクタと前記第４の
トランジスタのゲートに他端を前記第１の電源にそれぞ
れ接続した第２の抵抗とを備えることを特徴とする出力
回路。
【請求項３】第１の電位の第１の電源とこの第１の電
位より低い第２の電位の電源との間に直列接続され第１
の入力信号のレベルに応答して導通・遮断動作し第１の
出力端子に第１の出力信号を出力するＭＯＳ型の第１及
び第２のトランジスタを有する第１の出力部と、前記第
１の入力信号の反転極性の第２の入力信号のレベルに応
答して導通・遮断動作し第２の出力端子に第２の出力信
号を出力するＭＯＳ型の第３及び第４のトランジスタを
有する第２の出力部とを備え、第１の集積回路の論理信
号を前記第１，第２の電位の差である電源電圧に比較し
て遥かに小さい予め定めた振幅値の小振幅信号に変換し
て第２の集積回路に伝送するための出力回路において、前記第１の出力部が、ドレインを前記第１の出力端子に
ゲートを前記第１の入力端子にそれぞれ接続しソースを
前記第１の電源に接続した第１の導電型の前記第１のト
ランジスタと、ドレインを前記第１のトランジスタのド
レインにゲートを前記第１のトランジスタのゲートにそ
れぞれ接続した第２の導電型の前記第２のトランジスタ
と、一端を前記第１の出力端子に他端を終端電源にそれ
ぞれ接続した第１の終端抵抗とを備え、前記第２の出力部が、ドレインを前記第２の出力端子に
ゲートを前記第２の入力端子にそれぞれ接続しソースを
前記第１の電源に接続した第１の導電型の前記第３のト
ランジスタと、ドレインを前記第３のトランジスタのド
レインにゲートを前記第１のトランジスタのゲートにそ
れぞれ接続した第２の導電型の前記第４のトランジスタ
と、一端を前記第２の出力端子に他端を前記終端電源に
それぞれ接続した第２の終端抵抗とを備え、コレクタとベースとを共通接続してダイオード接続しコ
レクタを前記第２及び第４のトランジスタのソースに接
続した第２の導電極性のバイポーラ型の第５のトランジ
スタと、ドレインを前記第５のトランジスタのエミッタ
にソースを前記第２の電源にそれぞれ接続した第２の導
電型のＭＯＳ型の第６のトランジスタと、コレクタとベ
ースとを共通接続してダイオード接続しエミッタを前記
第５のトランジスタのコレクタに接続した第２の導電極
性のバイポーラ型の第７のトランジスタと、コレクタと
ベースとを共通接続してダイオード接続しエミッタを前
記第７のトランジスタのコレクタに接続した第２の導電
極性のバイポーラ型の第８のトランジスタと、一端を前
記第８のトランジスタのコレクタと前記第６のトランジ
スタのゲートに他端を前記第１の電源にそれぞれ接続し
た抵抗とを備えることを特徴とする出力回路。