JP3000962B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP3000962B2 JP3000962B2 JP9156519A JP15651997A JP3000962B2 JP 3000962 B2 JP3000962 B2 JP 3000962B2 JP 9156519 A JP9156519 A JP 9156519A JP 15651997 A JP15651997 A JP 15651997A JP 3000962 B2 JP3000962 B2 JP 3000962B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- power supply
- drain
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は出力回路に関し、特
に伝送ライン経由による集積回路相互間の論理信号伝送
用の出力回路に関する。
に伝送ライン経由による集積回路相互間の論理信号伝送
用の出力回路に関する。
【０００２】
【従来の技術】一般に、この種の出力回路は、複数の集
積回路相互間をバスラインなどの伝送路を経由して信号
伝送する場合の信号送信手段として利用されている。こ
の出力回路で論理信号を伝送する場合は論理値のＨレベ
ルまたはＬレベルのいずれかを信号として出力する。し
たがって、出力回路には自集積回路内部からの内部論理
信号を受信するための入力端子と、その内部論理信号を
他集積回路へ伝搬するための出力端子が必ず存在する。
積回路相互間をバスラインなどの伝送路を経由して信号
伝送する場合の信号送信手段として利用されている。こ
の出力回路で論理信号を伝送する場合は論理値のＨレベ
ルまたはＬレベルのいずれかを信号として出力する。し
たがって、出力回路には自集積回路内部からの内部論理
信号を受信するための入力端子と、その内部論理信号を
他集積回路へ伝搬するための出力端子が必ず存在する。
【０００３】また、従来の伝送信号は、集積回路に供給
されている電源電圧に近い値の振幅を持つものが殆どで
あったが、近年は信号振幅を極端に縮小して伝送する場
合が多くなってきている。例えば、従来の伝送信号とし
てＣＭＯＳインターフェースを例に挙げると、その信号
振幅は供給電源電圧にほぼ等しい、約５Ｖあるいは約３
Ｖという値が一般的であった。これに対し近年の小振幅
による伝送信号、例えばＬｏｗ Ｖｏｌｔａｇｅ Ｄｉ
ｆｆｅｒｅｎｃｉａｌ Ｓｉｇｎａｌｉｎｇ（以下ＬＶ
ＤＳ）インターフェースを例に挙げると、その信号振幅
は約０．３Ｖという極めて小さい値になっている。この
ような信号振幅の縮小を行う理由は、伝送速度の高速
化、低消費電力化、信号伝送時に発生するノイズの低下
などに対し非常に大きな効果をもたらすことが明らかに
なっているためである。したがって、高速化あるいは低
消費電力化を基本思想とする集積回路には上記効果を得
るために、低振幅信号を出力することができる低振幅出
力回路を搭載する必要性が出てきた。
されている電源電圧に近い値の振幅を持つものが殆どで
あったが、近年は信号振幅を極端に縮小して伝送する場
合が多くなってきている。例えば、従来の伝送信号とし
てＣＭＯＳインターフェースを例に挙げると、その信号
振幅は供給電源電圧にほぼ等しい、約５Ｖあるいは約３
Ｖという値が一般的であった。これに対し近年の小振幅
による伝送信号、例えばＬｏｗ Ｖｏｌｔａｇｅ Ｄｉ
ｆｆｅｒｅｎｃｉａｌ Ｓｉｇｎａｌｉｎｇ（以下ＬＶ
ＤＳ）インターフェースを例に挙げると、その信号振幅
は約０．３Ｖという極めて小さい値になっている。この
ような信号振幅の縮小を行う理由は、伝送速度の高速
化、低消費電力化、信号伝送時に発生するノイズの低下
などに対し非常に大きな効果をもたらすことが明らかに
なっているためである。したがって、高速化あるいは低
消費電力化を基本思想とする集積回路には上記効果を得
るために、低振幅信号を出力することができる低振幅出
力回路を搭載する必要性が出てきた。
【０００４】この低振幅を出力するための手段としては
既に幾つかの提案がなされており、以下に過去において
提案された例を示す。
既に幾つかの提案がなされており、以下に過去において
提案された例を示す。
【０００５】この種の従来の第１の出力回路として低振
幅インターフェースの代表例であるＰｓｅｕｄｏ Ｅｍ
ｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃインターフェ
ース（以下ＰＥＣＬインターフェース）を回路図で示す
図８を参照すると、この従来の第１の出力回路は、ソー
スが正電位の電源端子ＶＤＤにドレインが出力端子ＯＵ
Ｔ１にゲートが入力端子ＩＮ１にそれぞれ接続されたＰ
ＭＯＳ型のトランジスタＭ１１と、ドレインがトランジ
スタＭ１１のドレインにゲートがトランジスタＭ１１の
ゲートにそれぞれ接続しソースが接地電位の電源端子Ｖ
ＳＳに接続されたＮＭＯＳ型のトランジスタＭ１２と、
一端が出力端子ＯＵＴ１に他端が終端電源ＶＴＴにそれ
ぞれ接続した低振幅信号出力用の終端抵抗ＲＴＴ１を備
える。
幅インターフェースの代表例であるＰｓｅｕｄｏ Ｅｍ
ｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃインターフェ
ース（以下ＰＥＣＬインターフェース）を回路図で示す
図８を参照すると、この従来の第１の出力回路は、ソー
スが正電位の電源端子ＶＤＤにドレインが出力端子ＯＵ
Ｔ１にゲートが入力端子ＩＮ１にそれぞれ接続されたＰ
ＭＯＳ型のトランジスタＭ１１と、ドレインがトランジ
スタＭ１１のドレインにゲートがトランジスタＭ１１の
ゲートにそれぞれ接続しソースが接地電位の電源端子Ｖ
ＳＳに接続されたＮＭＯＳ型のトランジスタＭ１２と、
一端が出力端子ＯＵＴ１に他端が終端電源ＶＴＴにそれ
ぞれ接続した低振幅信号出力用の終端抵抗ＲＴＴ１を備
える。
【０００６】通常、電源端子ＶＤＤには集積回路外部か
ら正の電位を供給し、また電源端子ＶＳＳを接地する。
ら正の電位を供給し、また電源端子ＶＳＳを接地する。
【０００７】また、電源端子ＶＤＤを接地し、電源端子
ＶＳＳに負の電位を供給する場合もある。
ＶＳＳに負の電位を供給する場合もある。
【０００８】終端抵抗ＲＴＴ１と終端電源ＶＴＴは予め
値が規格化されており、前者は約５０Ω、後者は電源電
圧から約２Ｖを差し引いた値を使用することが一般的で
ある。
値が規格化されており、前者は約５０Ω、後者は電源電
圧から約２Ｖを差し引いた値を使用することが一般的で
ある。
【０００９】次に、図８を参照して、従来の第１の出力
回路の動作について説明すると、いま、入力端子ＩＮ１
に電源端子ＶＤＤの電位ＶＤＤに近いＨレベルの電位が
供給されている場合は、トランジスタＭ１１が遮断状
態、トランジスタＭ１２が導通状態となるため、終端電
源ＶＴＴから終端抵抗ＲＴＴとトランジスタＭ１２を経
由し、電源端子ＶＳＳへ向けて流れる電流ルートが形成
される。このときの出力端子ＯＵＴ１のＬレベル電位Ｖ
ＯＬは、次式にて表される。 ＶＯＬ＝［ＶＴＴ−｛（ＶＴＴ−ＶＳＳ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＮ） ・・・・（１） ここで、ＶＴＴは終端電源ＶＴＴの電位、ＶＳＳは電源
端子ＶＳＳの電位、ＲＴＴは終端抵抗ＲＴＴ１の抵抗
値、ＲＯｎＮはＮＭＯＳ型トランジスタＭ１２の導通状
態の抵抗値すなわち導通抵抗をそれぞれ表す。
回路の動作について説明すると、いま、入力端子ＩＮ１
に電源端子ＶＤＤの電位ＶＤＤに近いＨレベルの電位が
供給されている場合は、トランジスタＭ１１が遮断状
態、トランジスタＭ１２が導通状態となるため、終端電
源ＶＴＴから終端抵抗ＲＴＴとトランジスタＭ１２を経
由し、電源端子ＶＳＳへ向けて流れる電流ルートが形成
される。このときの出力端子ＯＵＴ１のＬレベル電位Ｖ
ＯＬは、次式にて表される。 ＶＯＬ＝［ＶＴＴ−｛（ＶＴＴ−ＶＳＳ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＮ） ・・・・（１） ここで、ＶＴＴは終端電源ＶＴＴの電位、ＶＳＳは電源
端子ＶＳＳの電位、ＲＴＴは終端抵抗ＲＴＴ１の抵抗
値、ＲＯｎＮはＮＭＯＳ型トランジスタＭ１２の導通状
態の抵抗値すなわち導通抵抗をそれぞれ表す。
【００１０】次に、入力端子ＩＮに電源端子ＶＳＳの電
位ＶＳＳに近いＬレベルの電位が供給されている場合を
考えると、トランジスタＭ１１が導通状態、トランジス
タＭ１２が遮断状態となるため、電源端子ＶＤＤからト
ランジスタＭ１１と終端抵抗ＲＴＴ１を経由し、終端電
源ＶＴＴへ向けて流れる電流ルートが形成される。この
ときの出力端子ＯＵＴ１のＨレベル電位ＶＯＨは、次式
にて表される。 ＶＯＨ＝［ＶＴＴ＋｛（ＶＤＤ−ＶＴＴ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＰ） ・・・・（２） ここで、ＲＯＮＰはＰＭＯＳ型トランジスタＭ１１の導
通抵抗を表す。
位ＶＳＳに近いＬレベルの電位が供給されている場合を
考えると、トランジスタＭ１１が導通状態、トランジス
タＭ１２が遮断状態となるため、電源端子ＶＤＤからト
ランジスタＭ１１と終端抵抗ＲＴＴ１を経由し、終端電
源ＶＴＴへ向けて流れる電流ルートが形成される。この
ときの出力端子ＯＵＴ１のＨレベル電位ＶＯＨは、次式
にて表される。 ＶＯＨ＝［ＶＴＴ＋｛（ＶＤＤ−ＶＴＴ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＰ） ・・・・（２） ここで、ＲＯＮＰはＰＭＯＳ型トランジスタＭ１１の導
通抵抗を表す。
【００１１】ここで、具体的な出力ＯＵＴのＨレベルＶ
ＯＨとＬレベルＶＯＬ及び信号振幅（ＶＯＨ−ＶＯＬ）
を算出するため、式（１）と式（２）における各種変数
を以下のように、ＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ、ＶＴＴ
＝１．５Ｖ、ＲＴＴ＝５０Ω、ＲＯＮＮ＝２００Ω、Ｒ
ＯＮＰ＝２００Ωと設定する。
ＯＨとＬレベルＶＯＬ及び信号振幅（ＶＯＨ−ＶＯＬ）
を算出するため、式（１）と式（２）における各種変数
を以下のように、ＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ、ＶＴＴ
＝１．５Ｖ、ＲＴＴ＝５０Ω、ＲＯＮＮ＝２００Ω、Ｒ
ＯＮＰ＝２００Ωと設定する。
【００１２】上記変数の設定値を式（１），（２）に代
入し計算すると、出力ＯＵＴのＨレベルＶＯＨ，Ｌレベ
ルＶＯＬは以下のように算出される。
入し計算すると、出力ＯＵＴのＨレベルＶＯＨ，Ｌレベ
ルＶＯＬは以下のように算出される。
【００１３】 ＶＯＨ＝１．８Ｖ・・・・・・・・・・・・・・・・・・・・・（３） ＶＯＬ＝１．２Ｖ・・・・・・・・・・・・・・・・・・・・・（４） したがって出力信号振幅は以下のように算出される。
【００１４】 ＶＯＨ−ＶＯＬ＝０．６Ｖ・・・・・・・・・・・・・・・・・（５） この従来の出力回路は、希望とする小振幅を得るために
は、予め定められた供給電源ＶＤＤ，ＶＳＳ，ＶＴＴと
終端抵抗ＲＴＴに対し、素子のサイズによって自由に調
節できるＰＭＯＳ型トランジスタＭ１１またはＮＭＯＳ
型トランジスタＭ１２の導通抵抗ＲＯＮＰ，ＲＯＮＮを
変化させることによって実現できることが特徴の一つで
ある。
は、予め定められた供給電源ＶＤＤ，ＶＳＳ，ＶＴＴと
終端抵抗ＲＴＴに対し、素子のサイズによって自由に調
節できるＰＭＯＳ型トランジスタＭ１１またはＮＭＯＳ
型トランジスタＭ１２の導通抵抗ＲＯＮＰ，ＲＯＮＮを
変化させることによって実現できることが特徴の一つで
ある。
【００１５】ところで、この従来の第１の出力回路は、
出力端子が１つしか存在しないことにより当然ながら伝
送信号も１種類だけであるため、一般的にこれを単相伝
送方式と呼ぶ。
出力端子が１つしか存在しないことにより当然ながら伝
送信号も１種類だけであるため、一般的にこれを単相伝
送方式と呼ぶ。
【００１６】また、低振幅インターフェースのもう一つ
の伝送方式として、出力端子を２つ保有することにより
２種類の伝送信号を出力する差動伝送方式と呼ばれるも
のも一般的に用いられている。この差動伝送方式の２種
類の伝送信号は、ぞれぞれの出力ＨレベルとＬレベルの
電位は全く同等であるが、時間軸上における位相差が反
転しているという特徴を持つ。この差動伝送方式は上記
のように、２種類の信号の位相のみが反転しているの
で、信号のダイナミックレンジを単相伝送方式の場合と
比較して２倍確保できることに加え、電源等に発生する
ノイズの影響や電磁誘導障害も低減できるという効果が
あることから、高速伝送や高い信頼性を必要とする伝送
においてよく利用されている。この差動伝送方式に必要
な差動信号を出力するための出力回路も既に幾つかの提
案がなされており、以下にその一例を示す。
の伝送方式として、出力端子を２つ保有することにより
２種類の伝送信号を出力する差動伝送方式と呼ばれるも
のも一般的に用いられている。この差動伝送方式の２種
類の伝送信号は、ぞれぞれの出力ＨレベルとＬレベルの
電位は全く同等であるが、時間軸上における位相差が反
転しているという特徴を持つ。この差動伝送方式は上記
のように、２種類の信号の位相のみが反転しているの
で、信号のダイナミックレンジを単相伝送方式の場合と
比較して２倍確保できることに加え、電源等に発生する
ノイズの影響や電磁誘導障害も低減できるという効果が
あることから、高速伝送や高い信頼性を必要とする伝送
においてよく利用されている。この差動伝送方式に必要
な差動信号を出力するための出力回路も既に幾つかの提
案がなされており、以下にその一例を示す。
【００１７】差動伝送方式の代表例である、ＬＶＤＳイ
ンターフェース用の従来の第２の出力回路を図８と共通
の構成要素には共通の参照文字／数字を付して同様に回
路図で示す図９を参照すると、この従来の第２の出力回
路は、従来の第１の出力回路と共通のトランジスタＭ１
１，Ｍ１２，終端抵抗ＲＴＴ１と、入力端子ＩＮ１，出
力端子ＯＵＴ１とから成る出力部１と、出力部１と同一
構成すなわちソースが正電位の電源端子ＶＤＤにドレイ
ンが出力端子ＯＵＴ２にゲートが入力端子ＩＮ２にそれ
ぞれ接続されたＰＭＯＳ型のトランジスタＭ２１と、ド
レインがトランジスタＭ２１のドレインにゲートがトラ
ンジスタＭ２１のゲートにそれぞれ接続しソースが接地
電位の電源端子ＶＳＳに接続されたＮＭＯＳ型のトラン
ジスタＭ２２と、一端が出力端子ＯＵＴ２に他端が終端
電源ＶＴＴにそれぞれ接続した終端抵抗ＲＴＴ２を有す
る出力部２とを備える。
ンターフェース用の従来の第２の出力回路を図８と共通
の構成要素には共通の参照文字／数字を付して同様に回
路図で示す図９を参照すると、この従来の第２の出力回
路は、従来の第１の出力回路と共通のトランジスタＭ１
１，Ｍ１２，終端抵抗ＲＴＴ１と、入力端子ＩＮ１，出
力端子ＯＵＴ１とから成る出力部１と、出力部１と同一
構成すなわちソースが正電位の電源端子ＶＤＤにドレイ
ンが出力端子ＯＵＴ２にゲートが入力端子ＩＮ２にそれ
ぞれ接続されたＰＭＯＳ型のトランジスタＭ２１と、ド
レインがトランジスタＭ２１のドレインにゲートがトラ
ンジスタＭ２１のゲートにそれぞれ接続しソースが接地
電位の電源端子ＶＳＳに接続されたＮＭＯＳ型のトラン
ジスタＭ２２と、一端が出力端子ＯＵＴ２に他端が終端
電源ＶＴＴにそれぞれ接続した終端抵抗ＲＴＴ２を有す
る出力部２とを備える。
【００１８】終端抵抗ＲＴＴ１，ＲＴＴ２と終端電源Ｖ
ＴＴは予め値が規格化されており、前者は約４５ないし
６５Ω、後者は約１．１Ｖないし１．４Ｖに設定するこ
とが一般的である。
ＴＴは予め値が規格化されており、前者は約４５ないし
６５Ω、後者は約１．１Ｖないし１．４Ｖに設定するこ
とが一般的である。
【００１９】次に、図９を参照して、従来の第２の出力
回路の動作について説明すると、いま、入力端子ＩＮ１
に電源端子ＶＤＤの電位ＶＤＤに近いＨレベルの電位が
供給され、同時に入力端子ＩＮ２に電源端子ＶＳＳの電
位ＶＳＳに近いＬレベルの電位が供給されている場合を
考えると、トランジスタＭ１２，Ｍ２１が導通状態、ト
ランジスタＭ１１，Ｍ２２が遮断状態となるため、電源
端子ＶＤＤからトランジスタＭ２１と終端抵抗ＲＴＴ２
を経由し、終端電源ＶＴＴへ向けて流れる電流ルート
と、終端電源ＶＴＴから終端抵抗ＲＴＴ１とトランジス
タＭ１２を経由し電源端子ＶＳＳへ向けて流れる電流ル
ートとが形成される。したがって、出力端子ＯＵＴ１は
Ｌレベル信号を、出力端子ＯＵＴ２はＨレベル信号をそ
れぞれ出力する。これらのＨレベル信号電位ＶＯＨと、
Ｌレベル信号電位ＶＯＨは、前述の式（１），（２）で
与えられる。
回路の動作について説明すると、いま、入力端子ＩＮ１
に電源端子ＶＤＤの電位ＶＤＤに近いＨレベルの電位が
供給され、同時に入力端子ＩＮ２に電源端子ＶＳＳの電
位ＶＳＳに近いＬレベルの電位が供給されている場合を
考えると、トランジスタＭ１２，Ｍ２１が導通状態、ト
ランジスタＭ１１，Ｍ２２が遮断状態となるため、電源
端子ＶＤＤからトランジスタＭ２１と終端抵抗ＲＴＴ２
を経由し、終端電源ＶＴＴへ向けて流れる電流ルート
と、終端電源ＶＴＴから終端抵抗ＲＴＴ１とトランジス
タＭ１２を経由し電源端子ＶＳＳへ向けて流れる電流ル
ートとが形成される。したがって、出力端子ＯＵＴ１は
Ｌレベル信号を、出力端子ＯＵＴ２はＨレベル信号をそ
れぞれ出力する。これらのＨレベル信号電位ＶＯＨと、
Ｌレベル信号電位ＶＯＨは、前述の式（１），（２）で
与えられる。
【００２０】次に、入力端子ＩＮ１に電源端子ＶＳＳの
電位ＶＳＳに近いＬレベルの電位が供給され、同時に入
力端子ＩＮ２に電源端子ＶＤＤの電位ＶＤＤに近いＨレ
ベルの電位が供給されている場合を考えると、トランジ
スタＭ１１，Ｍ２２が導通状態、トランジスタＭ１２，
Ｍ２１が遮断状態となるため、電源端子ＶＤＤからトラ
ンジスタＭ１１と終端抵抗ＲＴＴ１を経由し、終端電源
ＶＴＴへ向けて流れる電流ルートと、終端電源ＶＴＴか
ら終端抵抗ＲＴＴ２とトランジスタＭ２２を経由し電源
端子ＶＳＳへ向けて流れる電流ルートとが形成される。
したがって、出力端子ＯＵＴ１はＨレベル信号を、出力
端子ＯＵＴ２はＬレベル信号をそれぞれ出力する。
電位ＶＳＳに近いＬレベルの電位が供給され、同時に入
力端子ＩＮ２に電源端子ＶＤＤの電位ＶＤＤに近いＨレ
ベルの電位が供給されている場合を考えると、トランジ
スタＭ１１，Ｍ２２が導通状態、トランジスタＭ１２，
Ｍ２１が遮断状態となるため、電源端子ＶＤＤからトラ
ンジスタＭ１１と終端抵抗ＲＴＴ１を経由し、終端電源
ＶＴＴへ向けて流れる電流ルートと、終端電源ＶＴＴか
ら終端抵抗ＲＴＴ２とトランジスタＭ２２を経由し電源
端子ＶＳＳへ向けて流れる電流ルートとが形成される。
したがって、出力端子ＯＵＴ１はＨレベル信号を、出力
端子ＯＵＴ２はＬレベル信号をそれぞれ出力する。
【００２１】上記のように、差動出力型の従来の第２の
出力回路の出力信号電位のＨレベルとＬレベルを生成す
る方法は、単相型の従来の第１の出力回路の場合と全く
同一であるため、式（１），（２）に与える変数条件が
同じであれば、これらＨレベル信号ＶＯＨとＬレベル信
号ＶＯＬは上記の数値（３），（４），（５）と同等と
なる。また、この従来の第２の出力回路にて希望とする
小振幅を得るためには、従来の第１の出力回路と同様
に、予め定められた供給電源ＶＤＤ，ＶＳＳ，ＶＴＴと
終端抵抗ＲＴＴ１，ＲＴＴ２に対し、素子のサイズによ
って自由に調節できるＰＭＯＳトランジスタＭ１１，Ｍ
２１とまたはＮＭＯＳトランジスタＭ１２，Ｍ２２の導
通抵抗ＲＯＮＰ，ＲＯＮＮを変化させることによって実
現できる。
出力回路の出力信号電位のＨレベルとＬレベルを生成す
る方法は、単相型の従来の第１の出力回路の場合と全く
同一であるため、式（１），（２）に与える変数条件が
同じであれば、これらＨレベル信号ＶＯＨとＬレベル信
号ＶＯＬは上記の数値（３），（４），（５）と同等と
なる。また、この従来の第２の出力回路にて希望とする
小振幅を得るためには、従来の第１の出力回路と同様
に、予め定められた供給電源ＶＤＤ，ＶＳＳ，ＶＴＴと
終端抵抗ＲＴＴ１，ＲＴＴ２に対し、素子のサイズによ
って自由に調節できるＰＭＯＳトランジスタＭ１１，Ｍ
２１とまたはＮＭＯＳトランジスタＭ１２，Ｍ２２の導
通抵抗ＲＯＮＰ，ＲＯＮＮを変化させることによって実
現できる。
【００２２】このように、上述した従来の第１，第２の
出力回路は、予め定められた供給電源ＶＤＤ，ＶＳＳ，
ＶＴＴと終端抵抗ＲＴＴ１，ＲＴＴ２に対し、調節が容
易に実現できるＭＯＳトランジスタの導通抵抗を設定す
ることによって、小振幅の出力信号を得ることができる
が、出力振幅の変動が極めて大きいという問題点があっ
た。
出力回路は、予め定められた供給電源ＶＤＤ，ＶＳＳ，
ＶＴＴと終端抵抗ＲＴＴ１，ＲＴＴ２に対し、調節が容
易に実現できるＭＯＳトランジスタの導通抵抗を設定す
ることによって、小振幅の出力信号を得ることができる
が、出力振幅の変動が極めて大きいという問題点があっ
た。
【００２３】従来の第１の出力回路の出力信号のＨレベ
ルＶＯＨとＬレベルＶＯＬを制御する要素はＭＯＳトラ
ンジスタの導通抵抗ＲＯＮＰ，ＲＯＮＮであったが、こ
れら抵抗値ＲＯＮＰ，ＲＯＮＮには以下に示す３つの変
動成分が加味される。
ルＶＯＨとＬレベルＶＯＬを制御する要素はＭＯＳトラ
ンジスタの導通抵抗ＲＯＮＰ，ＲＯＮＮであったが、こ
れら抵抗値ＲＯＮＰ，ＲＯＮＮには以下に示す３つの変
動成分が加味される。
【００２４】第１はＭＯＳトランジスタの製造行程の影
響である。出力回路を構成しているトランジスタなどの
素子群は、製造工程の過程において、形状に関わる変動
要因、いわゆる製造ばらつきが必ず含まれる。ＭＯＳト
ランジスタの導通抵抗の一般的な製造ばらつきの例を挙
げると、トランジスタの形状によって異なるが、およそ
±１０％ないし２０％の変動幅を持つ。
響である。出力回路を構成しているトランジスタなどの
素子群は、製造工程の過程において、形状に関わる変動
要因、いわゆる製造ばらつきが必ず含まれる。ＭＯＳト
ランジスタの導通抵抗の一般的な製造ばらつきの例を挙
げると、トランジスタの形状によって異なるが、およそ
±１０％ないし２０％の変動幅を持つ。
【００２５】第２は周囲温度の影響である。集積回路を
搭載した電子装置は様々な環境下で利用される。ＭＯＳ
トランジスタの導通抵抗は、特に周囲温度の変化ととも
に変動し、一般的なばらつきの例を挙げると、１００℃
の温度変化に対しおよそ±８％ないし１６％の変動幅を
持つ。
搭載した電子装置は様々な環境下で利用される。ＭＯＳ
トランジスタの導通抵抗は、特に周囲温度の変化ととも
に変動し、一般的なばらつきの例を挙げると、１００℃
の温度変化に対しおよそ±８％ないし１６％の変動幅を
持つ。
【００２６】第３は電源電圧の影響である。集積回路に
外部から供給される電源電圧は、外部電源自身の電位変
動に加え、供給線路の電位損失等によっても変化する。
ＭＯＳトランジスタの導通抵抗は、入力電圧の変化とと
もに変動し、一般的なばらつきの例を挙げると、電源電
圧±１０％の変動に対しおよそ±１０％ないし１５％の
変動幅を持つ。
外部から供給される電源電圧は、外部電源自身の電位変
動に加え、供給線路の電位損失等によっても変化する。
ＭＯＳトランジスタの導通抵抗は、入力電圧の変化とと
もに変動し、一般的なばらつきの例を挙げると、電源電
圧±１０％の変動に対しおよそ±１０％ないし１５％の
変動幅を持つ。
【００２７】上記３つの変動要因を全て加味すると、Ｍ
ＯＳトランジスタの導通抵抗は、およそ±２８％ないし
５１％の範囲で変動する。この変動成分を式（１），
（２）で求めた出力信号のＨレベルＶＯＨとＬレベルＶ
ＯＬに換算すると、以下のように算出される。
ＯＳトランジスタの導通抵抗は、およそ±２８％ないし
５１％の範囲で変動する。この変動成分を式（１），
（２）で求めた出力信号のＨレベルＶＯＨとＬレベルＶ
ＯＬに換算すると、以下のように算出される。
【００２８】 ＶＯＨ＝１．７１３Ｖ〜２．００７Ｖ・・・・・・・・・・・・・（６） ＶＯＬ＝０．９９３Ｖ〜１．２８７Ｖ・・・・・・・・・・・・・（７） これより信号振幅（ＶＯＨ−ＶＯＬ）は以下のように算
出される。
出される。
【００２９】 ＶＯＨ−ＶＯＬ＝０．４２６Ｖ〜１．０１４Ｖ・・・・（８） ３つの変動成分を加味しない場合のＭＯＳトランジスタ
の導通抵抗から計算した信号振幅は、既に数値（３）に
示したように０．６Ｖであった。これに対し３つの変動
要素を加味した場合の信号振幅は、数値（８）に示した
ように、約１．７倍もの値にまで大きくなっている。
の導通抵抗から計算した信号振幅は、既に数値（３）に
示したように０．６Ｖであった。これに対し３つの変動
要素を加味した場合の信号振幅は、数値（８）に示した
ように、約１．７倍もの値にまで大きくなっている。
【００３０】このように、出力信号振幅が変動し、特に
信号振幅が大きくなった場合は、冒頭にて説明した小振
幅伝送の効果を損なうという問題を引き起こす。すなわ
ち従来の第１，第２の出力回路は、信号振幅の変動が著
しく大きく、そのため伝送速度の低下や消費電力の増加
及び信号伝送時に発生するノイズの増加要因となる。
信号振幅が大きくなった場合は、冒頭にて説明した小振
幅伝送の効果を損なうという問題を引き起こす。すなわ
ち従来の第１，第２の出力回路は、信号振幅の変動が著
しく大きく、そのため伝送速度の低下や消費電力の増加
及び信号伝送時に発生するノイズの増加要因となる。
【００３１】
【発明が解決しようとする課題】上述した従来の従来の
第１，第２の出力回路は、予め定められた供給電源と終
端抵抗に対し、適切な素子サイズの設定により調節が容
易にできるＭＯＳトランジスタの導通抵抗を設定するこ
とによって、所望の小振幅の出力信号を得るが、上記導
通抵抗が、製造ばらつきと周囲温度及び電源電圧の各変
動要因による影響を受けことから、出力振幅の変動が極
めて大きいという欠点があった。
第１，第２の出力回路は、予め定められた供給電源と終
端抵抗に対し、適切な素子サイズの設定により調節が容
易にできるＭＯＳトランジスタの導通抵抗を設定するこ
とによって、所望の小振幅の出力信号を得るが、上記導
通抵抗が、製造ばらつきと周囲温度及び電源電圧の各変
動要因による影響を受けことから、出力振幅の変動が極
めて大きいという欠点があった。
【００３２】また、出力信号振幅が変動し、特に信号振
幅が大きくなった場合は、伝送速度の低下や消費電力の
増加及び信号伝送時に発生するノイズの増加要因となる
という欠点があった。
幅が大きくなった場合は、伝送速度の低下や消費電力の
増加及び信号伝送時に発生するノイズの増加要因となる
という欠点があった。
【００３３】本発明の目的は、出力信号振幅の変動を抑
圧し、伝送速度の低下や消費電力の増加及び信号伝送時
に発生するノイズの増加を低減する出力回路を提供する
ことにある。
圧し、伝送速度の低下や消費電力の増加及び信号伝送時
に発生するノイズの増加を低減する出力回路を提供する
ことにある。
【００３４】
【課題を解決するための手段】本発明の出力回路は、第
１の集積回路の論理信号を電源電圧に比較して遥かに小
さい予め定めた振幅値の小振幅信号に変換して第２の集
積回路に伝送するための出力回路において、前記小振幅
信号の第１及び第２のレベルの電位値の各々をそれぞれ
検出してこの電位値対応の電流又は電圧信号であるレベ
ル検出信号を出力する第１及び第２の出力レベルセンス
手段の少なくとも１つと、前記レベル検出信号の大きさ
に応答して前記第１及び第２のレベルの電位値の各々を
変化させる第１及び第２の出力レベル制御手段の少なく
とも１つとを備えて構成されている。
１の集積回路の論理信号を電源電圧に比較して遥かに小
さい予め定めた振幅値の小振幅信号に変換して第２の集
積回路に伝送するための出力回路において、前記小振幅
信号の第１及び第２のレベルの電位値の各々をそれぞれ
検出してこの電位値対応の電流又は電圧信号であるレベ
ル検出信号を出力する第１及び第２の出力レベルセンス
手段の少なくとも１つと、前記レベル検出信号の大きさ
に応答して前記第１及び第２のレベルの電位値の各々を
変化させる第１及び第２の出力レベル制御手段の少なく
とも１つとを備えて構成されている。
【００３５】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図８と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図１を参照すると、この図に示
す本実施の形態の出力回路は、従来の第１の出力回路と
共通のトランジスタＭ１１，Ｍ１２，終端抵抗ＲＴＴ１
と入力端子ＩＮ１，出力端子ＯＵＴ１とから成る出力部
１に加えて、出力端子ＯＵＴ１のレベルを検出するレベ
ルセンス回路３と、レベルセンス回路３のレベル検出に
応答して出力信号レベルを制御するレベル制御回路５と
を備える。
を図８と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図１を参照すると、この図に示
す本実施の形態の出力回路は、従来の第１の出力回路と
共通のトランジスタＭ１１，Ｍ１２，終端抵抗ＲＴＴ１
と入力端子ＩＮ１，出力端子ＯＵＴ１とから成る出力部
１に加えて、出力端子ＯＵＴ１のレベルを検出するレベ
ルセンス回路３と、レベルセンス回路３のレベル検出に
応答して出力信号レベルを制御するレベル制御回路５と
を備える。
【００３６】レベルセンス回路３は、ゲートを出力端子
ＯＵＴ１に接続したＮＭＯＳ型のトランジスタＭ３１
と、共通接続したドレインとゲートとをトランジスタＭ
３１のドレインにソースを電源ＶＳＳにそれぞれ接続し
たＮＭＯＳ型のトランジスタＭ３２とを備える。
ＯＵＴ１に接続したＮＭＯＳ型のトランジスタＭ３１
と、共通接続したドレインとゲートとをトランジスタＭ
３１のドレインにソースを電源ＶＳＳにそれぞれ接続し
たＮＭＯＳ型のトランジスタＭ３２とを備える。
【００３７】レベル制御回路５は、コレクタを電源ＶＤ
Ｄにベースをレベルセンス回路３のトランジスタＭ３１
のドレインにエミッタを出力部１のトランジスタＭ１１
のソースにそれぞれ接続したＮＰＮ型のバイポーラ型の
トランジスタＭ５１と、一端をトランジスタＭ５１のベ
ースに他端を電源ＶＤＤにそれぞれ接続した抵抗素子Ｒ
５１とを備える。
Ｄにベースをレベルセンス回路３のトランジスタＭ３１
のドレインにエミッタを出力部１のトランジスタＭ１１
のソースにそれぞれ接続したＮＰＮ型のバイポーラ型の
トランジスタＭ５１と、一端をトランジスタＭ５１のベ
ースに他端を電源ＶＤＤにそれぞれ接続した抵抗素子Ｒ
５１とを備える。
【００３８】次に、図１を参照して本実施の形態の動作
について説明すると、この回路は出力信号のＨレベルＶ
ＯＨの変動を抑圧するための回路であり、まず、入力端
子ＩＮに電源端子ＶＳＳに近い電位のＬレベル信号が供
給されている場合を考えると、出力回路１のトランジス
タＭ１１が導通状態で、トランジスタＭ１２が遮断状態
となり、レベル制御回路５のトランジスタＭ５１は常に
導通状態であるため、電源端子ＶＤＤからトランジスタ
Ｍ５１とトランジスタＭ１１及び終端抵抗ＲＴＴ１を経
由し、終端電源ＶＴＴへ向けて流れる電流ルートが形成
される。この場合の出力端子のＨレベルＶＯＨは、次式
にて表される。 ＶＯＨ＝［ＶＴＴ＋｛（ＶＤＤ−ＶＴＴ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＢ＋ ＲＯＮＰ）・・・・・・・・・・・・・・・・・・・・・・・・・（９） ここで、ＲＯＮＢはトランジスタＭ５１の導通抵抗であ
る。
について説明すると、この回路は出力信号のＨレベルＶ
ＯＨの変動を抑圧するための回路であり、まず、入力端
子ＩＮに電源端子ＶＳＳに近い電位のＬレベル信号が供
給されている場合を考えると、出力回路１のトランジス
タＭ１１が導通状態で、トランジスタＭ１２が遮断状態
となり、レベル制御回路５のトランジスタＭ５１は常に
導通状態であるため、電源端子ＶＤＤからトランジスタ
Ｍ５１とトランジスタＭ１１及び終端抵抗ＲＴＴ１を経
由し、終端電源ＶＴＴへ向けて流れる電流ルートが形成
される。この場合の出力端子のＨレベルＶＯＨは、次式
にて表される。 ＶＯＨ＝［ＶＴＴ＋｛（ＶＤＤ−ＶＴＴ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＢ＋ ＲＯＮＰ）・・・・・・・・・・・・・・・・・・・・・・・・・（９） ここで、ＲＯＮＢはトランジスタＭ５１の導通抵抗であ
る。
【００３９】ここで、トランジスタＭ１１の導通抵抗Ｒ
ＯＮＰが上述した３つの変動要因、すなわち製造行程、
周囲温度、電源電圧の影響によって大きい値に変動し、
出力信号のＨレベルＶＯＨが上昇したとすると、このと
きレベルセンス回路３のトランジスタＭ３１，Ｍ３２が
強い導通状態に変化し、トランジスタＭ３１のドレイン
からトランジスタＭ３２を経由し、電源端子ＶＳＳへ向
けて電流を流そうとする。この時に流れる電流は、出力
信号ＨレベルＶＯＨの変化に応じて変動する連続的な電
流であり、次式で示される。 Ｉ３１＝０．５×μ×ＣＯ×Ｗ／Ｌ×（ＶＧＳ−ＶＴＮ３１）２・・（１０） ここで、Ｉ３１はトランジスタＭ３１に流れる電流、μ
はトランジスタＭ３１の移動度、ＣＯはトランジスタＭ
３１の単位面積当たりのゲート・チャネル間容量、Ｗは
トランジスタＭ３１のゲート幅、ＬはトランジスタＭ３
１のゲート長、ＶＧＳはトランジスタＭ３１のゲート・
ソース間電圧、ＶＴＮ３１はトランジスタＭ３１のしき
い値をそれぞれ示す。
ＯＮＰが上述した３つの変動要因、すなわち製造行程、
周囲温度、電源電圧の影響によって大きい値に変動し、
出力信号のＨレベルＶＯＨが上昇したとすると、このと
きレベルセンス回路３のトランジスタＭ３１，Ｍ３２が
強い導通状態に変化し、トランジスタＭ３１のドレイン
からトランジスタＭ３２を経由し、電源端子ＶＳＳへ向
けて電流を流そうとする。この時に流れる電流は、出力
信号ＨレベルＶＯＨの変化に応じて変動する連続的な電
流であり、次式で示される。 Ｉ３１＝０．５×μ×ＣＯ×Ｗ／Ｌ×（ＶＧＳ−ＶＴＮ３１）２・・（１０） ここで、Ｉ３１はトランジスタＭ３１に流れる電流、μ
はトランジスタＭ３１の移動度、ＣＯはトランジスタＭ
３１の単位面積当たりのゲート・チャネル間容量、Ｗは
トランジスタＭ３１のゲート幅、ＬはトランジスタＭ３
１のゲート長、ＶＧＳはトランジスタＭ３１のゲート・
ソース間電圧、ＶＴＮ３１はトランジスタＭ３１のしき
い値をそれぞれ示す。
【００４０】この連続的な電流Ｉ３１は、電源端子ＶＤ
Ｄから電流／電圧変換の役割を果たしているレベル制御
回路５の抵抗素子Ｒ５１を経由しトランジスタＭ３１の
ドレインへ供給される。抵抗素子Ｒ５１は、上記の連続
的な電流変化量に比例した電位降下を発生し、その連続
的な電位降下は、出力レベル制御の役割を果たしている
トランジスタＭ５１のベースに供給され、その電位差は
次式で示される。
Ｄから電流／電圧変換の役割を果たしているレベル制御
回路５の抵抗素子Ｒ５１を経由しトランジスタＭ３１の
ドレインへ供給される。抵抗素子Ｒ５１は、上記の連続
的な電流変化量に比例した電位降下を発生し、その連続
的な電位降下は、出力レベル制御の役割を果たしている
トランジスタＭ５１のベースに供給され、その電位差は
次式で示される。
【００４１】 ＶＲ５１＝Ｉ３１×Ｒ５１・・・・・・・・・・・・・・（１１） ここで、ＶＲ５１は抵抗素子Ｒ５１が出力する電圧変化
量、Ｒ５１は抵抗素子Ｒ５１の抵抗値をそれぞれ示す。
量、Ｒ５１は抵抗素子Ｒ５１の抵抗値をそれぞれ示す。
【００４２】レベル制御回路５のトランジスタＭ５１
は、ベースに入力された連続的な電圧変化量をそのまま
エミッタから出力し、出力回路１のトランジスタＭ１１
のソースに供給する。トランジスタＭ１１の移動度を
μ，ゲート幅をＷ，ゲート長をＬ，単位面積当たりのゲ
ート・チャネル間容量をＣＯ，ゲート・ソース間電圧を
ＶＧＳ，しきい値をＶＴＰ５とすると、トランジスタＭ
１１の導通抵抗ＲＯＮＰ１１は、この連続的な電圧変化
を供給された場合、次式で示される。 ＲＯＮＰ１１＝１／｛μ×ＣＯ×Ｗ／Ｌ×（ＶＧＳ−ＶＴＰ１１）｝・（１２） この場合は、トランジスタＭ１１のソース電位が下降す
るため、ゲート・ソース間電圧ＶＧＳは小さくなる。し
たがって、式（１２）より、トランジスタＭ１１の導通
抵抗ＲＯＮＰ１１は大きい値に変化することが容易に理
解できる。また、上述した式（２）より、導通抵抗ＲＯ
ＮＰ１１が大きくなると、出力信号のＨレベルＶＯＨが
導通抵抗ＲＯＮＰ１１の変化とともに下降することも容
易に理解できる。
は、ベースに入力された連続的な電圧変化量をそのまま
エミッタから出力し、出力回路１のトランジスタＭ１１
のソースに供給する。トランジスタＭ１１の移動度を
μ，ゲート幅をＷ，ゲート長をＬ，単位面積当たりのゲ
ート・チャネル間容量をＣＯ，ゲート・ソース間電圧を
ＶＧＳ，しきい値をＶＴＰ５とすると、トランジスタＭ
１１の導通抵抗ＲＯＮＰ１１は、この連続的な電圧変化
を供給された場合、次式で示される。 ＲＯＮＰ１１＝１／｛μ×ＣＯ×Ｗ／Ｌ×（ＶＧＳ−ＶＴＰ１１）｝・（１２） この場合は、トランジスタＭ１１のソース電位が下降す
るため、ゲート・ソース間電圧ＶＧＳは小さくなる。し
たがって、式（１２）より、トランジスタＭ１１の導通
抵抗ＲＯＮＰ１１は大きい値に変化することが容易に理
解できる。また、上述した式（２）より、導通抵抗ＲＯ
ＮＰ１１が大きくなると、出力信号のＨレベルＶＯＨが
導通抵抗ＲＯＮＰ１１の変化とともに下降することも容
易に理解できる。
【００４３】このように、トランジスタＭ１１の導通抵
抗ＲＯＮＰが大きく変動しても、それを抑えるようフィ
ードバック動作しているため、出力信号のＨレベルＶＯ
Ｈの変動を抑圧できる。またＨレベルＶＯＨの値は、レ
ベルセンス回路３の電流変化量とレベル制御回路５の電
流／電圧変換手段の電圧変換係数を任意の値にすること
で制御できる。すなわち、上記電流変化量はトランジス
タＭ３１のゲート幅やゲート長を変えることによって容
易に実現でき、また上記電圧変換係数は抵抗素子Ｒ５１
の値を変えることによって容易に実現できる。
抗ＲＯＮＰが大きく変動しても、それを抑えるようフィ
ードバック動作しているため、出力信号のＨレベルＶＯ
Ｈの変動を抑圧できる。またＨレベルＶＯＨの値は、レ
ベルセンス回路３の電流変化量とレベル制御回路５の電
流／電圧変換手段の電圧変換係数を任意の値にすること
で制御できる。すなわち、上記電流変化量はトランジス
タＭ３１のゲート幅やゲート長を変えることによって容
易に実現でき、また上記電圧変換係数は抵抗素子Ｒ５１
の値を変えることによって容易に実現できる。
【００４４】本実施の形態のシミュレーション波形を波
形図で示す図２を参照すると、この図は、トランジスタ
Ｍ１１における、３つの変動要因、すなわち製造行程，
周囲温度，電源電圧を加味した場合の出力端子ＯＵＴ１
の波形Ａを、上記３つの変動要因を加味しない場合の波
形Ｂと、従来の第１の出力回路の上記３つの変動要素が
加味された場合の波形Ｃとを比較して示したものであ
る。この図に示すように、従来の第１の出力回路の波形
Ｃは、出力信号のＨレベルＶＯＨが、上記変動要因の影
響によって約４３％も上昇していることに対し、本実施
の形態の波形Ａは、出力信号のＨレベルＶＯＨの変動
が、７％の上昇程度で抑えられている様子が分かる。
形図で示す図２を参照すると、この図は、トランジスタ
Ｍ１１における、３つの変動要因、すなわち製造行程，
周囲温度，電源電圧を加味した場合の出力端子ＯＵＴ１
の波形Ａを、上記３つの変動要因を加味しない場合の波
形Ｂと、従来の第１の出力回路の上記３つの変動要素が
加味された場合の波形Ｃとを比較して示したものであ
る。この図に示すように、従来の第１の出力回路の波形
Ｃは、出力信号のＨレベルＶＯＨが、上記変動要因の影
響によって約４３％も上昇していることに対し、本実施
の形態の波形Ａは、出力信号のＨレベルＶＯＨの変動
が、７％の上昇程度で抑えられている様子が分かる。
【００４５】次に、本発明の第２の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
に回路図で示す図３を参照すると、この図に示す本実施
の形態の前述の第１の実施の形態との相違点は、レベル
センス回路３の代わりにゲートを出力端子ＯＵＴ１に接
続したＰＭＯＳ型のトランジスタＭ３３と、共通接続し
たドレインとゲートとをトランジスタＭ３３のドレイン
にソースを電源ＶＤＤにそれぞれ接続したＰＭＯＳ型の
トランジスタＭ３４とを備えるレベルセンス回路３Ａ
と、レベル制御回路５の代わりにコレクタを電源ＶＳＳ
にベースをレベルセンス回路３ＡのトランジスタＭ３３
のドレインにエミッタを出力部１のトランジスタＭ１１
のソースにそれぞれ接続したＰＮＰ型のバイポーラ型の
トランジスタＭ５２と、一端をトランジスタＭ５２のベ
ースに他端を電源ＶＳＳにそれぞれ接続した抵抗素子Ｒ
５２とを備えるレベル制御回路５Ａを備えることであ
る。
共通の構成要素には共通の参照文字／数字を付して同様
に回路図で示す図３を参照すると、この図に示す本実施
の形態の前述の第１の実施の形態との相違点は、レベル
センス回路３の代わりにゲートを出力端子ＯＵＴ１に接
続したＰＭＯＳ型のトランジスタＭ３３と、共通接続し
たドレインとゲートとをトランジスタＭ３３のドレイン
にソースを電源ＶＤＤにそれぞれ接続したＰＭＯＳ型の
トランジスタＭ３４とを備えるレベルセンス回路３Ａ
と、レベル制御回路５の代わりにコレクタを電源ＶＳＳ
にベースをレベルセンス回路３ＡのトランジスタＭ３３
のドレインにエミッタを出力部１のトランジスタＭ１１
のソースにそれぞれ接続したＰＮＰ型のバイポーラ型の
トランジスタＭ５２と、一端をトランジスタＭ５２のベ
ースに他端を電源ＶＳＳにそれぞれ接続した抵抗素子Ｒ
５２とを備えるレベル制御回路５Ａを備えることであ
る。
【００４６】次に、図３を参照して本実施の形態の動作
について説明すると、この回路は出力信号のＬレベルＶ
ＯＬの変動を抑圧するための回路であり、まず、入力端
子ＩＮに電源端子ＶＤＤに近い電位のＨレベル信号が供
給されている場合を考えると、出力回路１のトランジス
タＭ１１が遮断状態で、トランジスタＭ１２が導通状態
となり、レベル制御回路５ＡのトランジスタＭ５２は常
に導通状態であるため、終端電源ＶＴＴからトランジス
タＭ５２とトランジスタＭ１２及び終端抵抗ＲＴＴ１を
経由し、電源端子ＶＳＳへ向けて流れる電流ルートが形
成される。この場合の出力端子のＬレベルＶＯＬは、次
式にて表される。 ＶＯＬ＝［ＶＴＴ−｛（ＶＴＴ−ＶＳＳ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＣ＋ ＲＯＮＮ）・・・・・・・・・・・・・・・・・・・・・・・・・（１３） ここで、ＲＯＮＣはトランジスタＭ５２の導通抵抗であ
る。
について説明すると、この回路は出力信号のＬレベルＶ
ＯＬの変動を抑圧するための回路であり、まず、入力端
子ＩＮに電源端子ＶＤＤに近い電位のＨレベル信号が供
給されている場合を考えると、出力回路１のトランジス
タＭ１１が遮断状態で、トランジスタＭ１２が導通状態
となり、レベル制御回路５ＡのトランジスタＭ５２は常
に導通状態であるため、終端電源ＶＴＴからトランジス
タＭ５２とトランジスタＭ１２及び終端抵抗ＲＴＴ１を
経由し、電源端子ＶＳＳへ向けて流れる電流ルートが形
成される。この場合の出力端子のＬレベルＶＯＬは、次
式にて表される。 ＶＯＬ＝［ＶＴＴ−｛（ＶＴＴ−ＶＳＳ）×ＲＴＴ｝］／（ＲＴＴ＋ＲＯＮＣ＋ ＲＯＮＮ）・・・・・・・・・・・・・・・・・・・・・・・・・（１３） ここで、ＲＯＮＣはトランジスタＭ５２の導通抵抗であ
る。
【００４７】第１の実施の形態と同様に、トランジスタ
Ｍ１２の導通抵抗ＲＯＮＮが上述した３つの変動要因の
影響によって大きい値に変動し、出力信号のＬレベルＶ
ＯＬが低下したとすると、このときレベルセンス回路３
ＡのトランジスタＭ３３，Ｍ３４が強い導通状態に変化
し、トランジスタＭ３３のドレインからトランジスタＭ
３４を経由し、電源端子ＶＤＤからトランジスタＭ３３
のドレインへ向けて電流を流そうとする。トランジスタ
Ｍ３３の移動度をμ，ゲート幅をＷ，ゲート長をＬ，単
位面積当たりのゲート・チャネル間容量をＣＯ，ゲート
・ソース間電圧をＶＧＳ，しきい値をＶＴＰ３３とする
と、この時に流れる電流Ｉ３３は、出力信号ＬレベルＶ
ＯＬの変化に応じて変動する連続的な電流であり、次式
で示される。 Ｉ３３＝０．５×μ×ＣＯ×Ｗ／Ｌ×（ＶＧＳ−ＶＴＰ３３）２・・（１４） 電流Ｉ３３は、トランジスタＭ３３のドレインからレベ
ル制御回路５Ａの抵抗素子Ｒ５２を経由し電源端子ＶＳ
Ｓへ供給される。抵抗素子Ｒ５２で発生した連続的な電
位降下は、トランジスタＭ５２のベースに供給され、そ
の電位差は次式で示される。
Ｍ１２の導通抵抗ＲＯＮＮが上述した３つの変動要因の
影響によって大きい値に変動し、出力信号のＬレベルＶ
ＯＬが低下したとすると、このときレベルセンス回路３
ＡのトランジスタＭ３３，Ｍ３４が強い導通状態に変化
し、トランジスタＭ３３のドレインからトランジスタＭ
３４を経由し、電源端子ＶＤＤからトランジスタＭ３３
のドレインへ向けて電流を流そうとする。トランジスタ
Ｍ３３の移動度をμ，ゲート幅をＷ，ゲート長をＬ，単
位面積当たりのゲート・チャネル間容量をＣＯ，ゲート
・ソース間電圧をＶＧＳ，しきい値をＶＴＰ３３とする
と、この時に流れる電流Ｉ３３は、出力信号ＬレベルＶ
ＯＬの変化に応じて変動する連続的な電流であり、次式
で示される。 Ｉ３３＝０．５×μ×ＣＯ×Ｗ／Ｌ×（ＶＧＳ−ＶＴＰ３３）２・・（１４） 電流Ｉ３３は、トランジスタＭ３３のドレインからレベ
ル制御回路５Ａの抵抗素子Ｒ５２を経由し電源端子ＶＳ
Ｓへ供給される。抵抗素子Ｒ５２で発生した連続的な電
位降下は、トランジスタＭ５２のベースに供給され、そ
の電位差は次式で示される。
【００４８】 ＶＲ５２＝Ｉ３３×Ｒ５２・・・・・・・・・・・・・・（１５） ここで、ＶＲ５２は抵抗素子Ｒ５２が出力する電圧変化
量、Ｒ５２は抵抗素子Ｒ５２の抵抗値をそれぞれ示す。
量、Ｒ５２は抵抗素子Ｒ５２の抵抗値をそれぞれ示す。
【００４９】レベル制御回路５ＡのトランジスタＭ５２
は、ベースに入力された連続的な電圧変化量をそのまま
エミッタから出力し、出力回路１のトランジスタＭ１２
のソースに供給する。トランジスタＭ１２の移動度を
μ，ゲート幅をＷ，ゲート長をＬ，単位面積当たりのゲ
ート・チャネル間容量をＣＯ，ゲート・ソース間電圧を
ＶＧＳ，しきい値をＶＴＮ１２とすると、トランジスタ
Ｍ１２の導通抵抗ＲＯＮＮ１１は、この連続的な電圧変
化を供給された場合、次式で示される。 ＲＯＮＮ＝１／｛μ×ＣＯ×Ｗ／Ｌ×（ＶＧＳ−ＶＴＮ１２）｝・・・（１６） この場合は、トランジスタＭ１２のソース電位が上昇す
るため、ゲート・ソース間電圧ＶＧＳは小さくなる。し
たがって、式（１６）より、トランジスタＭ１２の導通
抵抗ＲＯＮＮ１２は大きい値に変化する。また、上述し
た式（１）に示すように、トランジスタＭ１２の導通抵
抗ＲＯＮＮが大きくなると、出力信号のＬレベルＶＯＬ
がこの導通抵抗ＲＯＮＮの変化とともに上昇する。
は、ベースに入力された連続的な電圧変化量をそのまま
エミッタから出力し、出力回路１のトランジスタＭ１２
のソースに供給する。トランジスタＭ１２の移動度を
μ，ゲート幅をＷ，ゲート長をＬ，単位面積当たりのゲ
ート・チャネル間容量をＣＯ，ゲート・ソース間電圧を
ＶＧＳ，しきい値をＶＴＮ１２とすると、トランジスタ
Ｍ１２の導通抵抗ＲＯＮＮ１１は、この連続的な電圧変
化を供給された場合、次式で示される。 ＲＯＮＮ＝１／｛μ×ＣＯ×Ｗ／Ｌ×（ＶＧＳ−ＶＴＮ１２）｝・・・（１６） この場合は、トランジスタＭ１２のソース電位が上昇す
るため、ゲート・ソース間電圧ＶＧＳは小さくなる。し
たがって、式（１６）より、トランジスタＭ１２の導通
抵抗ＲＯＮＮ１２は大きい値に変化する。また、上述し
た式（１）に示すように、トランジスタＭ１２の導通抵
抗ＲＯＮＮが大きくなると、出力信号のＬレベルＶＯＬ
がこの導通抵抗ＲＯＮＮの変化とともに上昇する。
【００５０】このように、トランジスタＭ１２の導通抵
抗ＲＯＮＮが大きく変動しても、それを抑えるようフィ
ードバック動作しているため、出力信号のＬレベルＶＯ
Ｌの変動を抑圧できる。またＬレベルＶＯＬの値は、レ
ベルセンス回路３Ａの電流変化量とレベル制御回路５Ａ
の電流／電圧変換手段の電圧変換係数を任意の値にする
ことで制御できる。すなわち、上記電流変化量はトラン
ジスタＭ３３のゲート幅やゲート長を変えることによっ
て容易に実現でき、また上記電圧変換係数は抵抗素子Ｒ
５２の値を変えることによって容易に実現できる。
抗ＲＯＮＮが大きく変動しても、それを抑えるようフィ
ードバック動作しているため、出力信号のＬレベルＶＯ
Ｌの変動を抑圧できる。またＬレベルＶＯＬの値は、レ
ベルセンス回路３Ａの電流変化量とレベル制御回路５Ａ
の電流／電圧変換手段の電圧変換係数を任意の値にする
ことで制御できる。すなわち、上記電流変化量はトラン
ジスタＭ３３のゲート幅やゲート長を変えることによっ
て容易に実現でき、また上記電圧変換係数は抵抗素子Ｒ
５２の値を変えることによって容易に実現できる。
【００５１】次に、本発明の第３の実施の形態を図１及
び図３と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図４を参照すると、この図に示
す本実施の形態の出力回路は第１の実施の形態と第２の
実施の形態とを組み合わせた構成であり、トランジスタ
Ｍ１１，Ｍ１２を有する出力部１と、トランジスタＭ３
１，Ｍ３２から成るレベルセンス回路３と、トランジス
タＭ３３，Ｍ３４から成るレベルセンス回路３Ａと、ト
ランジスタＭ５１と抵抗素子Ｒ５１とから成るレベル制
御回路５と、トランジスタＭ５２と抵抗素子Ｒ５２とか
ら成るレベル制御回路５Ａとを備える。
び図３と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図４を参照すると、この図に示
す本実施の形態の出力回路は第１の実施の形態と第２の
実施の形態とを組み合わせた構成であり、トランジスタ
Ｍ１１，Ｍ１２を有する出力部１と、トランジスタＭ３
１，Ｍ３２から成るレベルセンス回路３と、トランジス
タＭ３３，Ｍ３４から成るレベルセンス回路３Ａと、ト
ランジスタＭ５１と抵抗素子Ｒ５１とから成るレベル制
御回路５と、トランジスタＭ５２と抵抗素子Ｒ５２とか
ら成るレベル制御回路５Ａとを備える。
【００５２】次に、図４を参照して本実施の形態の動作
について説明すると、この回路は出力信号のＨレベルＶ
ＯＨ及びＬレベルＶＯＬの変動を抑圧するための回路で
ある。 まず、入力端子ＩＮに電源端子ＶＳＳに近い電
位のＬレベル信号が供給されている場合は、第１の実施
の形態と同様な動作を行い、出力信号のＨレベルＶＯＨ
の変動を抑圧できる。また、入力端子ＩＮに電源端子Ｖ
ＤＤに近い電位のＨレベル信号が供給されている場合
は、第２の実施の形態と同様な動作を行い、出力信号の
ＬレベルＶＯＬの変動を抑圧できる。
について説明すると、この回路は出力信号のＨレベルＶ
ＯＨ及びＬレベルＶＯＬの変動を抑圧するための回路で
ある。 まず、入力端子ＩＮに電源端子ＶＳＳに近い電
位のＬレベル信号が供給されている場合は、第１の実施
の形態と同様な動作を行い、出力信号のＨレベルＶＯＨ
の変動を抑圧できる。また、入力端子ＩＮに電源端子Ｖ
ＤＤに近い電位のＨレベル信号が供給されている場合
は、第２の実施の形態と同様な動作を行い、出力信号の
ＬレベルＶＯＬの変動を抑圧できる。
【００５３】次に、本発明の第４の実施の形態を図１及
び図９と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図５を参照すると、この図に示
す本実施の形態の出力回路は、差動伝送方式に適用した
ものであり、前述の第１の実施の形態との相違点は、出
力部１と同一構成すなわちソースが正電位の電源端子Ｖ
ＤＤにドレインが出力端子ＯＵＴ２にゲートが入力端子
ＩＮ２にそれぞれ接続されたＰＭＯＳ型のトランジスタ
Ｍ２１とドレインがトランジスタＭ２１のドレインにゲ
ートがトランジスタＭ２１のゲートにそれぞれ接続しソ
ースが接地電位の電源端子ＶＳＳに接続されたＮＭＯＳ
型のトランジスタＭ２２と一端が出力端子ＯＵＴ２に他
端が終端電源ＶＴＴにそれぞれ接続した終端抵抗ＲＴＴ
２を有する出力部２と、レベルセンス回路３と同一構成
すなわちドレインをレベル制御回路５のトランジスタＭ
５１のエミッタにゲートを出力端子ＯＵＴ１に接続した
ＮＭＯＳ型のトランジスタＭ４１と共通接続したドレイ
ンとゲートとをトランジスタＭ４１のドレインにソース
を電源ＶＳＳにそれぞれ接続したＮＭＯＳ型のトランジ
スタＭ４２とを有するレベルセンス回路４とをさらに備
えることである。
び図９と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図５を参照すると、この図に示
す本実施の形態の出力回路は、差動伝送方式に適用した
ものであり、前述の第１の実施の形態との相違点は、出
力部１と同一構成すなわちソースが正電位の電源端子Ｖ
ＤＤにドレインが出力端子ＯＵＴ２にゲートが入力端子
ＩＮ２にそれぞれ接続されたＰＭＯＳ型のトランジスタ
Ｍ２１とドレインがトランジスタＭ２１のドレインにゲ
ートがトランジスタＭ２１のゲートにそれぞれ接続しソ
ースが接地電位の電源端子ＶＳＳに接続されたＮＭＯＳ
型のトランジスタＭ２２と一端が出力端子ＯＵＴ２に他
端が終端電源ＶＴＴにそれぞれ接続した終端抵抗ＲＴＴ
２を有する出力部２と、レベルセンス回路３と同一構成
すなわちドレインをレベル制御回路５のトランジスタＭ
５１のエミッタにゲートを出力端子ＯＵＴ１に接続した
ＮＭＯＳ型のトランジスタＭ４１と共通接続したドレイ
ンとゲートとをトランジスタＭ４１のドレインにソース
を電源ＶＳＳにそれぞれ接続したＮＭＯＳ型のトランジ
スタＭ４２とを有するレベルセンス回路４とをさらに備
えることである。
【００５４】本実施の形態は、差動伝送方式を取り扱う
出力回路であるので、それぞれ２つの入力端子１Ｎ１，
ＩＮ２と出力端子ＯＵＴ１，ＯＵＴ２が存在している
が、例えば入力端子ＩＮ１と出力端子ＯＵＴ１の１組に
接続した出力部１，レベルセンス回路３，レベル制御回
路５は、単相伝送方式に対する第１の実施の形態と全く
同様であることが容易に理解できる。
出力回路であるので、それぞれ２つの入力端子１Ｎ１，
ＩＮ２と出力端子ＯＵＴ１，ＯＵＴ２が存在している
が、例えば入力端子ＩＮ１と出力端子ＯＵＴ１の１組に
接続した出力部１，レベルセンス回路３，レベル制御回
路５は、単相伝送方式に対する第１の実施の形態と全く
同様であることが容易に理解できる。
【００５５】また、他の１組の入力端子ＩＮ２と出力端
子ＯＵＴ２に接続した出力部２，レベルセンス回路４，
レベル制御回路５についても同様なことがいえる。
子ＯＵＴ２に接続した出力部２，レベルセンス回路４，
レベル制御回路５についても同様なことがいえる。
【００５６】したがって、本実施の形態の動作は、各一
組の入力端子，出力端子に接続されている出力部，レベ
ルセンス回路、レベル制御回路に関して、第１の実施の
形態の動作と全く同様であり、かつ発生する効果も同様
であるため、以下では第１の実施の形態と同様な動作説
明を省略する。
組の入力端子，出力端子に接続されている出力部，レベ
ルセンス回路、レベル制御回路に関して、第１の実施の
形態の動作と全く同様であり、かつ発生する効果も同様
であるため、以下では第１の実施の形態と同様な動作説
明を省略する。
【００５７】ただし、補足として、１組のレベル制御回
路５のみを備える理由は、単に回路の簡略化を目的とし
たに過ぎないものである。すなわちレベル制御回路５を
２組備えてもよいが、機能的な動作や効果は１組のもの
と大差ないため簡略化したものである。
路５のみを備える理由は、単に回路の簡略化を目的とし
たに過ぎないものである。すなわちレベル制御回路５を
２組備えてもよいが、機能的な動作や効果は１組のもの
と大差ないため簡略化したものである。
【００５８】本実施の形態のシミュレーション波形を波
形図で示す図６を参照すると、この図は、トランジスタ
Ｍ１１，Ｍ２１における、３つの変動要因、すなわち製
造行程，周囲温度，電源電圧を加味した場合の出力端子
ＯＵＴ１，ＯＵＴ２の各々のの波形Ａ１，Ａ２を、上記
３つの変動要因を加味しない場合の波形Ｂ１，Ｂ２と、
従来の第２の出力回路の上記３つの変動要素が加味され
た場合の波形Ｃ１，Ｃ２とを比較して示したものであ
る。この図に示すように、従来の第２の出力回路の波形
Ｃ１，Ｃ２は、出力信号のＨレベルＶＯＨが、上記変動
要因の影響によって約４３％も上昇しているのに対し、
本実施の形態の波形Ａ１，Ａ２は、出力信号のＨレベル
ＶＯＨの変動が、７％の上昇程度で抑えられている様子
が分かる。これは図２に示した第１の実施の形態の単相
伝送方式の場合の出力波形と同等である。したがって本
発明の出力回路は、上述したように単相伝送方式と差動
伝送方式の何れに対しても同等の効果を持つことが分か
る。
形図で示す図６を参照すると、この図は、トランジスタ
Ｍ１１，Ｍ２１における、３つの変動要因、すなわち製
造行程，周囲温度，電源電圧を加味した場合の出力端子
ＯＵＴ１，ＯＵＴ２の各々のの波形Ａ１，Ａ２を、上記
３つの変動要因を加味しない場合の波形Ｂ１，Ｂ２と、
従来の第２の出力回路の上記３つの変動要素が加味され
た場合の波形Ｃ１，Ｃ２とを比較して示したものであ
る。この図に示すように、従来の第２の出力回路の波形
Ｃ１，Ｃ２は、出力信号のＨレベルＶＯＨが、上記変動
要因の影響によって約４３％も上昇しているのに対し、
本実施の形態の波形Ａ１，Ａ２は、出力信号のＨレベル
ＶＯＨの変動が、７％の上昇程度で抑えられている様子
が分かる。これは図２に示した第１の実施の形態の単相
伝送方式の場合の出力波形と同等である。したがって本
発明の出力回路は、上述したように単相伝送方式と差動
伝送方式の何れに対しても同等の効果を持つことが分か
る。
【００５９】また、上述の説明では、本発明の実施の形
態として、まず単相伝送方式の第１，第２，第３の実施
の形態を挙げ、第１の実施の形態を差動伝送方式に適用
した第４の実施の形態を説明したが、当然、第２，第３
の実施の形態を適用した差動伝送方式も実現可能であ
る。
態として、まず単相伝送方式の第１，第２，第３の実施
の形態を挙げ、第１の実施の形態を差動伝送方式に適用
した第４の実施の形態を説明したが、当然、第２，第３
の実施の形態を適用した差動伝送方式も実現可能であ
る。
【００６０】また、本発明の実施の形態では、レベルセ
ンス回路の出力レベルセンス手段を主にＮ／ＰＭＯＳト
ランジスタによって構成した説明を行ったが、これはＮ
ＰＮ／ＰＮＰバイポーラトランジスタによっても構成で
きることも明らかである。
ンス回路の出力レベルセンス手段を主にＮ／ＰＭＯＳト
ランジスタによって構成した説明を行ったが、これはＮ
ＰＮ／ＰＮＰバイポーラトランジスタによっても構成で
きることも明らかである。
【００６１】さらに、レベル制御回路の電流／電圧変換
手段を主に抵抗素子によって構成した説明を行ったが、
これはＰ／ＮＭＯＳトランジスタまたはＰＮＰ／ＮＰＮ
バイポーラトランジスタによっても構成できることも明
らかである。
手段を主に抵抗素子によって構成した説明を行ったが、
これはＰ／ＮＭＯＳトランジスタまたはＰＮＰ／ＮＰＮ
バイポーラトランジスタによっても構成できることも明
らかである。
【００６２】さらにまた、レベル制御回路の出力レベル
制御手段をＮＰＮ／ＰＮＰバイポーラトランジスタの代
わりにＮ／ＰＭＯＳトランジスタを用いて構成できるこ
とも明らかである。
制御手段をＮＰＮ／ＰＮＰバイポーラトランジスタの代
わりにＮ／ＰＭＯＳトランジスタを用いて構成できるこ
とも明らかである。
【００６３】本発明の第５の実施の形態を特徴づけるレ
ベルセンス回路３Ｂを回路図で示す図７を参照すると、
このレベルセンス回路３Ｂの第１の実施の形態のレベル
センス回路３との相違点は、共通のトランジスタＭ３１
に加えて、ダイオード接続したトランジスタＭ３２の代
わりにトランジスタＭ３１のソースに予め定めた電圧の
リファレンス電圧ＶＲＥＦを接続したことである。
ベルセンス回路３Ｂを回路図で示す図７を参照すると、
このレベルセンス回路３Ｂの第１の実施の形態のレベル
センス回路３との相違点は、共通のトランジスタＭ３１
に加えて、ダイオード接続したトランジスタＭ３２の代
わりにトランジスタＭ３１のソースに予め定めた電圧の
リファレンス電圧ＶＲＥＦを接続したことである。
【００６４】レベルセンス回路３は、式（１０）に示す
ように、出力信号のＨレベルＶＯＨの変動を連続的な電
流変化Ｉ３３に変えていた。
ように、出力信号のＨレベルＶＯＨの変動を連続的な電
流変化Ｉ３３に変えていた。
【００６５】ここで、リファレンス電圧ＶＲＥＦの電位
を調整することにより、式（１０）のトランジスタＭ３
１のゲート・ソース間入力電圧ＶＧＳを任意に調節する
ことができる。これはレベルセンス回路３Ｂがセンスす
る出力レベルの値を、リファレンス電圧ＶＲＥＦによっ
てより自由に設定できるだけでなく、より高精度な出力
電位をセンスできるという長所を持つ。
を調整することにより、式（１０）のトランジスタＭ３
１のゲート・ソース間入力電圧ＶＧＳを任意に調節する
ことができる。これはレベルセンス回路３Ｂがセンスす
る出力レベルの値を、リファレンス電圧ＶＲＥＦによっ
てより自由に設定できるだけでなく、より高精度な出力
電位をセンスできるという長所を持つ。
【００６６】
【発明の効果】以上説明したように、本発明の出力回路
は、小振幅信号のＨ／Ｌレベルの電位値を検出してレベ
ル検出信号を出力する出力レベルセンス手段と、レベル
検出信号の大きさに応答してＨ／Ｌレベルの電位値を変
化させる出力レベル制御手段とを備えることにより、ト
ランジスタの製造工程や周囲温度や電源電圧変動の影響
によって生ずる出力レベルの変動を抑え、伝送速度の低
下や消費電力の増加及び信号伝送時に発生するノイズの
増加を低減できるという効果がある。
は、小振幅信号のＨ／Ｌレベルの電位値を検出してレベ
ル検出信号を出力する出力レベルセンス手段と、レベル
検出信号の大きさに応答してＨ／Ｌレベルの電位値を変
化させる出力レベル制御手段とを備えることにより、ト
ランジスタの製造工程や周囲温度や電源電圧変動の影響
によって生ずる出力レベルの変動を抑え、伝送速度の低
下や消費電力の増加及び信号伝送時に発生するノイズの
増加を低減できるという効果がある。
【００６７】また本発明出力回路は、単相伝送方式及び
差動伝送方式の何れにも応用することができるため、上
記効果は両者の伝送方式に対して全く同様に得ることが
できるという効果がある。
差動伝送方式の何れにも応用することができるため、上
記効果は両者の伝送方式に対して全く同様に得ることが
できるという効果がある。
【図１】本発明の出力回路の第１の実施の形態を示す回
路図である。
路図である。
【図２】本実施の形態の出力回路における動作波形を従
来と比較して示した波形図である。
来と比較して示した波形図である。
【図３】本発明の出力回路の第２の実施の形態を示す回
路図である。
路図である。
【図４】本発明の出力回路の第３の実施の形態を示す回
路図である。
路図である。
【図５】本発明の出力回路の第４の実施の形態を示す回
路図である。
路図である。
【図６】本実施の形態の出力回路における動作波形を従
来と比較して示した波形図である。
来と比較して示した波形図である。
【図７】本発明の出力回路の第５の実施の形態を特徴づ
けるレベルセンス回路の回路図である。
けるレベルセンス回路の回路図である。
【図８】従来の第１の出力回路の一例を示す回路図であ
る。
る。
【図９】従来の第２の出力回路の一例を示す回路図であ
る。
る。
１，２ 出力部 ３，３Ａ，３Ｂ，４ レベルセンス回路 ５，５Ａ レベル制御回路 Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２，Ｍ３１，Ｍ３２，Ｍ
３３，Ｍ３４，Ｍ４１，Ｍ４２，Ｍ５１，Ｍ５２ ト
ランジスタ Ｒ５１，Ｒ５２ 抵抗素子 ＲＴＴ１，ＲＴＴ２ 終端抵抗
３３，Ｍ３４，Ｍ４１，Ｍ４２，Ｍ５１，Ｍ５２ ト
ランジスタ Ｒ５１，Ｒ５２ 抵抗素子 ＲＴＴ１，ＲＴＴ２ 終端抵抗
Claims (5)
- 【請求項１】 第１の集積回路の論理信号を電源電圧に
比較して遥かに小さい予め定めた振幅値の小振幅信号に
変換して第２の集積回路に伝送するための出力回路にお
いて、 前記小振幅信号の第１及び第２のレベルの電位値の各々
をそれぞれ検出してこの電位値対応の電流又は電圧信号
であるレベル検出信号を出力する第１及び第２の出力レ
ベルセンス手段の少なくとも１つと、 前記レベル検出信号の大きさに応答して前記第１及び第
２のレベルの電位値の各々を変化させる第１及び第２の
出力レベル制御手段の少なくとも１つとを備えることを
特徴とする出力回路。 - 【請求項２】 ドレインが第１の出力端子にゲートが第
１の入力端子にそれぞれ接続された第１の導電型の第１
のトランジスタと、ドレインが前記第１のトランジスタ
のドレインにゲートが前記第１のトランジスタのゲート
にそれぞれ接続しソースが第２の電源端子に接続された
第２の導電型の第２のトランジスタと、一端が前記第１
の出力端子に他端が終端電源にそれぞれ接続した第１の
終端抵抗とを備える第１の出力部を備え、 前記第１の出力レベルセンス手段が、ゲートを前記第１
の出力端子に接続しソースを予め定めた電圧の電圧源に
接続した第２の導電型の第３のトランジスタを備え、 前記第１の出力レベル制御手段が、一端を前記第３のト
ランジスタのドレインに他端を前記第１の電源にそれぞ
れ接続した第１の抵抗素子と、 コレクタを前記第１の電源にベースを前記第１の抵抗素
子の一端にエミッタを前記第１のトランジスタのソース
にそれぞれ接続した第２の導電極性のバイポーラ型の第
４のトランジスタとを備えることを特徴とする請求項１
記載の出力回路。 - 【請求項３】 ソースが第１の電源端子にドレインが第
１の出力端子にゲートが第１の入力端子にそれぞれ接続
された第１の導電型の第１のトランジスタと、ドレイン
が前記第１のトランジスタのドレインにゲートが前記第
１のトランジスタのゲートにそれぞれ接続された第２の
導電型の第２のトランジスタと、一端が前記第１の出力
端子に他端が終端電源にそれぞれ接続した第１の終端抵
抗とを備える第１の出力部を備え、 前記第２の出力レベルセンス手段が、ゲートを前記第１
の出力端子に接続しソースを予め定めた電圧の電圧源に
接続した第１の導電型の第５のトランジスタを備え、 前記第２の出力レベル制御手段が、一端を前記第５のト
ランジスタのドレインに他端を前記第２の電源にそれぞ
れ接続した第２の抵抗素子と、 コレクタを前記第２の電源にベースを前記第２の抵抗素
子の一端にエミッタを前記第２のトランジスタのソース
にそれぞれ接続した第１の導電極性のバイポーラ型の第
６のトランジスタとを備えることを特徴とする請求項１
記載の出力回路。 - 【請求項４】 前記第１の出力部と、 前記第１の出力レベルセンス手段と、 前記第１の出力レベル制御手段と、 ドレインが前記第１の出力端子にゲートが前記第１の入
力端子にそれぞれ接続された第１の導電型の第７のトラ
ンジスタと、ドレインが前記第７のトランジスタのドレ
インにゲートが前記第７のトランジスタのゲートにそれ
ぞれ接続しソースが前記第２の電源端子に接続された第
２の導電型の第８のトランジスタと、一端が第２の出力
端子に他端が終端電源にそれぞれ接続した第２の終端抵
抗とを備える第２の出力部と、 ゲートを前記第２の出力端子に接続しソースを予め定め
た電圧の電圧源に接続しドレインを前記第５のトランジ
スタのエミッタに接続した第２の導電型の第９のトラン
ジスタを備える第３の出力レベルセンス手段とを備える
ことを特徴とする請求項２記載の出力回路。 - 【請求項５】 前記電圧源が、ドレインとゲートとを共
通接続しソースを前記第２の電源に接続した第２の導電
型のトランジスタを備えることを特徴とする請求項２，
３及び４記載の出力回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156519A JP3000962B2 (ja) | 1997-06-13 | 1997-06-13 | 出力回路 |
| DE69827877T DE69827877T2 (de) | 1997-06-13 | 1998-06-12 | Ausgangsschaltung mit niedrigem Signalhub |
| EP98110832A EP0884847B1 (en) | 1997-06-13 | 1998-06-12 | Small amplitude signal output circuit |
| US09/096,169 US6052018A (en) | 1997-06-13 | 1998-06-12 | Small amplitude signal output circuit |
| CNB98102985XA CN1168211C (zh) | 1997-06-13 | 1998-06-13 | 小幅度信号输出电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156519A JP3000962B2 (ja) | 1997-06-13 | 1997-06-13 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH114158A JPH114158A (ja) | 1999-01-06 |
| JP3000962B2 true JP3000962B2 (ja) | 2000-01-17 |
Family
ID=15629568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156519A Expired - Fee Related JP3000962B2 (ja) | 1997-06-13 | 1997-06-13 | 出力回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6052018A (ja) |
| EP (1) | EP0884847B1 (ja) |
| JP (1) | JP3000962B2 (ja) |
| CN (1) | CN1168211C (ja) |
| DE (1) | DE69827877T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3285088B2 (ja) * | 1999-09-08 | 2002-05-27 | 日本電気株式会社 | Ｅｍｉノイズ除去機構を備える波形出力装置 |
| US6839792B2 (en) * | 2000-12-15 | 2005-01-04 | Innovative Concepts, Inc. | Data modem |
| US20090128119A1 (en) * | 2007-11-16 | 2009-05-21 | Fujitsu Microelectronics Limited | Differential output circuit |
| CN102088284B (zh) * | 2010-12-24 | 2013-01-02 | 厦门优迅高速芯片有限公司 | 一种pecl电平接口电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295508A (ja) * | 1988-05-23 | 1989-11-29 | Mitsubishi Electric Corp | 出力回路 |
| JPH02177724A (ja) * | 1988-12-28 | 1990-07-10 | Sumitomo Electric Ind Ltd | 出力バッファ回路 |
| DE4007212A1 (de) * | 1990-03-07 | 1991-09-12 | Siemens Ag | Integrierbare transistorschaltung zur abgabe logischer pegel |
| US5334882A (en) * | 1992-12-14 | 1994-08-02 | National Semiconductor | Driver for backplane transceiver logic bus |
| US5378943A (en) * | 1993-04-20 | 1995-01-03 | International Business Machines Corporation | Low power interface circuit |
| US5440243A (en) * | 1993-09-21 | 1995-08-08 | Apple Computer, Inc. | Apparatus and method for allowing a dynamic logic gate to operation statically using subthreshold conduction precharging |
-
1997
- 1997-06-13 JP JP9156519A patent/JP3000962B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-12 US US09/096,169 patent/US6052018A/en not_active Expired - Lifetime
- 1998-06-12 DE DE69827877T patent/DE69827877T2/de not_active Expired - Lifetime
- 1998-06-12 EP EP98110832A patent/EP0884847B1/en not_active Expired - Lifetime
- 1998-06-13 CN CNB98102985XA patent/CN1168211C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6052018A (en) | 2000-04-18 |
| EP0884847B1 (en) | 2004-12-01 |
| CN1168211C (zh) | 2004-09-22 |
| DE69827877D1 (de) | 2005-01-05 |
| CN1208995A (zh) | 1999-02-24 |
| EP0884847A3 (en) | 1999-04-07 |
| JPH114158A (ja) | 1999-01-06 |
| DE69827877T2 (de) | 2005-04-21 |
| EP0884847A2 (en) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848500B2 (ja) | インタフェースシステム | |
| JP5065424B2 (ja) | リンギング抑制回路 | |
| JP3079515B2 (ja) | ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路 | |
| KR950010048B1 (ko) | 기판 전위 검출 회로를 가진 반도체 집적 회로 장치 | |
| JP2001175340A (ja) | 電位発生回路 | |
| JP2585599B2 (ja) | 出力インタ−フエ−ス回路 | |
| KR100197998B1 (ko) | 반도체 장치의 저소비 전력 입력 버퍼 | |
| JP3366222B2 (ja) | 出力回路 | |
| US6621329B2 (en) | Semiconductor device | |
| JP3000962B2 (ja) | 出力回路 | |
| JP3400294B2 (ja) | プル・アップ回路及び半導体装置 | |
| US20010024137A1 (en) | Driver circuit | |
| JPH07153908A (ja) | 半導体集積回路 | |
| US6563342B1 (en) | CMOS ECL output buffer | |
| JPH0216063B2 (ja) | ||
| US9698787B1 (en) | Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use | |
| JPH0210763A (ja) | 半導体集積回路 | |
| US7737734B1 (en) | Adaptive output driver | |
| JPH1022807A (ja) | 半導体集積回路 | |
| JP2935283B2 (ja) | 半導体集積回路 | |
| US5773992A (en) | Output buffer circuit capable of supressing ringing | |
| JPH0766709A (ja) | Ｅｃｌ／ｃｍｏｓレベル変換回路及びこれを含む半導体集積回路 | |
| JPH09205356A (ja) | 出力回路 | |
| JP2006054756A (ja) | 出力ドライブ回路及び出力ドライブ回路の制御方法 | |
| JPH04266216A (ja) | レベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |