JPH118542A - 出力回路 - Google Patents

出力回路

Info

Publication number
JPH118542A
JPH118542A JP9160087A JP16008797A JPH118542A JP H118542 A JPH118542 A JP H118542A JP 9160087 A JP9160087 A JP 9160087A JP 16008797 A JP16008797 A JP 16008797A JP H118542 A JPH118542 A JP H118542A
Authority
JP
Japan
Prior art keywords
transistor
power supply
source
gate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9160087A
Other languages
English (en)
Other versions
JP3366222B2 (ja
Inventor
Seiichi Watarai
誠一 渡会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16008797A priority Critical patent/JP3366222B2/ja
Priority to DE69822376T priority patent/DE69822376T2/de
Priority to EP98111022A priority patent/EP0893885B1/en
Priority to US09/098,525 priority patent/US6078206A/en
Priority to CN98103106A priority patent/CN1085440C/zh
Publication of JPH118542A publication Critical patent/JPH118542A/ja
Application granted granted Critical
Publication of JP3366222B2 publication Critical patent/JP3366222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】出力信号振幅の変動を抑圧し、伝送速度の低下
や消費電力の増加及び信号伝送時に発生するノイズの増
加を低減する。 【解決手段】電源VDDとトランジスタM11との間に
挿入しこのトランジスタM11の供給電圧を制御する電
圧制御回路3と、電源VSSとトランジスタM12との
間に挿入しこのランジスタM12の供給電圧を制御する
電圧制御回路4との少なくともいずれか一方を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は出力回路に関し、特
に伝送ライン経由による集積回路相互間の論理信号伝送
用の出力回路に関する。
【0002】
【従来の技術】一般に、この種の出力回路は、複数の集
積回路相互間をバスラインなどの伝送路を経由して信号
伝送する場合の信号送信手段として利用されている。こ
の出力回路で論理信号を伝送する場合は論理値のHレベ
ルまたはLレベルのいずれかを信号として出力する。し
たがって、出力回路には自集積回路内部からの内部論理
信号を受信するための入力端子と、その内部論理信号を
他集積回路へ伝搬するための出力端子が必ず存在する。
【0003】また、従来の伝送信号は、集積回路に供給
されている電源電圧に近い値の振幅を持つものが殆どで
あったが、近年は信号振幅を極端に縮小して伝送する場
合が多くなってきている。例えば、従来の伝送信号とし
てCMOSインターフェースを例に挙げると、その信号
振幅は供給電源電圧にほぼ等しい、約5Vあるいは約3
Vという値が一般的であった。これに対し近年の小振幅
による伝送信号、例えばLow Voltage Di
fferencial Signaling(以下LV
DS)インターフェースを例に挙げると、その信号振幅
は約0.3Vという極めて小さい値になっている。この
ような信号振幅の縮小を行う理由は、伝送速度の高速
化、低消費電力化、信号伝送時に発生するノイズの低下
などに対し非常に大きな効果をもたらすことが明らかに
なっているためである。したがって、高速化あるいは低
消費電力化を基本思想とする集積回路には上記効果を得
るために、低振幅信号を出力することができる低振幅出
力回路を搭載する必要性が出てきた。
【0004】この低振幅を出力するための手段としては
既に幾つかの提案がなされており、以下に過去において
提案された例を示す。
【0005】この種の従来の第1の出力回路として低振
幅インターフェースの代表例であるPseudo Em
itter Coupled Logicインターフェ
ース(以下PECLインターフェース)を回路図で示す
図7を参照すると、この従来の第1の出力回路は、ソー
スが正電位の電源端子VDDにドレインが出力端子OU
T1にゲートが入力端子IN1にそれぞれ接続されたP
MOS型のトランジスタM11と、ドレインがトランジ
スタM11のドレインにゲートがトランジスタM11の
ゲートにそれぞれ接続しソースが接地電位の電源端子V
SSに接続されたNMOS型のトランジスタM12と、
一端が出力端子OUT1に他端が終端電源VTTにそれ
ぞれ接続した低振幅信号出力用の終端抵抗RTT1を備
える。
【0006】通常、電源端子VDDには集積回路外部か
ら正の電位を供給し、また電源端子VSSを接地する。
【0007】また、電源端子VDDを接地し、電源端子
VSSに負の電位を供給する場合もある。
【0008】終端抵抗RTT1と終端電源VTTは予め
値が規格化されており、前者は約50Ω、後者は電源電
圧から約2Vを差し引いた値を使用することが一般的で
ある。
【0009】次に、図7を参照して、従来の第1の出力
回路の動作について説明すると、いま、入力端子IN1
に電源端子VDDの電位VDDに近いHレベルの電位が
供給されている場合は、トランジスタM11が遮断状
態、トランジスタM12が導通状態となるため、終端電
源VTTから終端抵抗RTTとトランジスタM12を経
由し、電源端子VSSへ向けて流れる電流ルートが形成
される。このときの出力端子OUT1のLレベル電位V
OLは、次式にて表される。 VOL=[VTT−{(VTT−VSS)×RTT}]/(RTT+RONN) ・・・・(1) ここで、VTTは終端電源VTTの電位、VSSは電源
端子VSSの電位、RTTは終端抵抗RTT1の抵抗
値、RONNはNMOS型トランジスタM12の導通抵
抗すなわち導通抵抗をそれぞれ表す。
【0010】次に、入力端子INに電源端子VSSの電
位VSSに近いLレベルの電位が供給されている場合を
考えると、トランジスタM11が導通状態、トランジス
タM12が遮断状態となるため、電源端子VDDからト
ランジスタM11と終端抵抗RTT1を経由し、終端電
源VTTへ向けて流れる電流ルートが形成される。この
ときの出力端子OUT1のHレベル電位VOHは、次式
にて表される。 VOH=[VTT+{(VDD−VTT)×RTT}]/(RTT+RONP) ・・・・(2) ここで、RONPはPMOS型トランジスタM11の導
通抵抗を表す。
【0011】ここで、具体的な出力OUTのHレベルV
OHとLレベルVOL及び信号振幅(VOH−VOL)
を算出するため、式(1)と式(2)における各種変数
を以下のように、VDD=3V、VSS=0V、VTT
=1.5V、RTT=50Ω、RONN=200Ω、R
ONP=200Ωと設定する。
【0012】上記変数の設定値を式(1),(2)に代
入し計算すると、出力OUTのHレベルVOH,Lレベ
ルVOLは以下のように算出される。
【0013】 VOH=1.8V・・・・・・・・・・・・・・・・・・・・・(3) VOL=1.2V・・・・・・・・・・・・・・・・・・・・・(4) したがって出力信号振幅は以下のように算出される。
【0014】 VOH−VOL=0.6V・・・・・・・・・・・・・・・・・(5) この従来の出力回路は、希望とする小振幅を得るために
は、予め定められた供給電源VDD,VSS,VTTと
終端抵抗RTTに対し、素子のサイズによって自由に調
節できるPMOS型トランジスタM11またはNMOS
型トランジスタM12の導通抵抗RONP,RONNを
変化させることによって実現できることが特徴の一つで
ある。
【0015】ところで、この従来の第1の出力回路は、
出力端子が1つしか存在しないことにより当然ながら伝
送信号も1種類だけであるため、一般的にこれを単相伝
送方式と呼ぶ。
【0016】また、低振幅インターフェースのもう一つ
の伝送方式として、出力端子を2つ保有することにより
2種類の伝送信号を出力する差動伝送方式と呼ばれるも
のも一般的に用いられている。この差動伝送方式の2種
類の伝送信号は、ぞれぞれの出力HレベルとLレベルの
電位は全く同等であるが、時間軸上における位相差が反
転しているという特徴を持つ。この差動伝送方式は上記
のように、2種類の信号の位相のみが反転しているの
で、信号のダイナミックレンジを単相伝送方式の場合と
比較して2倍確保できることに加え、電源等に発生する
ノイズの影響や電磁誘導障害も低減できるという効果が
あることから、高速伝送や高い信頼性を必要とする伝送
においてよく利用されている。この差動伝送方式に必要
な差動信号を出力するための出力回路も既に幾つかの提
案がなされており、以下にその一例を示す。
【0017】差動伝送方式の代表例である、LVDSイ
ンターフェース用の従来の第2の出力回路を図7と共通
の構成要素には共通の参照文字/数字を付して同様に回
路図で示す図8を参照すると、この従来の第2の出力回
路は、従来の第1の出力回路と共通のトランジスタM1
1,M12,終端抵抗RTT1と、入力端子IN1,出
力端子OUT1とから成る出力部1と、出力部1と同一
構成すなわちソースが正電位の電源端子VDDにドレイ
ンが出力端子OUT2にゲートが入力端子IN2にそれ
ぞれ接続されたPMOS型のトランジスタM21と、ド
レインがトランジスタM21のドレインにゲートがトラ
ンジスタM21のゲートにそれぞれ接続しソースが接地
電位の電源端子VSSに接続されたNMOS型のトラン
ジスタM22と、一端が出力端子OUT2に他端が終端
電源VTTにそれぞれ接続した終端抵抗RTT2を有す
る出力部2とを備える。
【0018】終端抵抗RTT1,RTT2と終端電源V
TTは予め値が規格化されており、前者は約45ないし
65Ω、後者は約1.1Vないし1.4Vに設定するこ
とが一般的である。
【0019】次に、図8を参照して、従来の第2の出力
回路の動作について説明すると、いま、入力端子IN1
に電源端子VDDの電位VDD(以下電源電圧VDD)
に近いHレベルの電位が供給され、同時に入力端子IN
2に電源端子VSSの電位VSS(以下電源電圧VS
S)に近いLレベルの電位が供給されている場合を考え
ると、トランジスタM12,M21が導通状態、トラン
ジスタM11,M22が遮断状態となるため、電源端子
VDDからトランジスタM21と終端抵抗RTT2を経
由し、終端電源VTTへ向けて流れる電流ルートと、終
端電源VTTから終端抵抗RTT1とトランジスタM1
2を経由し電源端子VSSへ向けて流れる電流ルートと
が形成される。したがって、出力端子OUT1はLレベ
ル信号を、出力端子OUT2はHレベル信号をそれぞれ
出力する。これらのHレベル信号電位VOHと、Lレベ
ル信号電位VOHは、前述の式(1),(2)で与えら
れる。
【0020】次に、入力端子IN1に電源電圧VSSに
近いLレベルの電位が供給され、同時に入力端子IN2
に電源電圧VDDに近いHレベルの電位が供給されてい
る場合を考えると、トランジスタM11,M22が導通
状態、トランジスタM12,M21が遮断状態となるた
め、電源端子VDDからトランジスタM11と終端抵抗
RTT1を経由し、終端電源VTTへ向けて流れる電流
ルートと、終端電源VTTから終端抵抗RTT2とトラ
ンジスタM22を経由し電源端子VSSへ向けて流れる
電流ルートとが形成される。したがって、出力端子OU
T1はHレベル信号を、出力端子OUT2はLレベル信
号をそれぞれ出力する。
【0021】上記のように、差動出力型の従来の第2の
出力回路の出力信号電位のHレベルとLレベルを生成す
る方法は、単相型の従来の第1の出力回路の場合と全く
同一であるため、式(1),(2)に与える変数条件が
同じであれば、これらHレベル信号VOHとLレベル信
号VOLは上記の数値(3),(4),(5)と同等と
なる。また、この従来の第2の出力回路にて希望とする
小振幅を得るためには、従来の第1の出力回路と同様
に、予め定められた供給電源VDD,VSS,VTTと
終端抵抗RTT1,RTT2に対し、素子のサイズによ
って自由に調節できるPMOSトランジスタM11,M
21とまたはNMOSトランジスタM12,M22の導
通抵抗RONP,RONNを変化させることによって実
現できる。
【0022】このように、上述した従来の第1,第2の
出力回路は、予め定められた供給電源電圧VDD,VS
S,VTTと終端抵抗RTT1,RTT2に対し、調節
が容易に実現できるMOSトランジスタの導通抵抗を設
定することによって、小振幅の出力信号を得ることがで
きるが、出力振幅の変動が極めて大きいという問題点が
あった。
【0023】従来の第1の出力回路の出力信号のHレベ
ルVOHとLレベルVOLを制御する要素はMOSトラ
ンジスタの導通抵抗RONP,RONNであったが、こ
れら抵抗値RONP,RONNには以下に示す3つの変
動成分が加味される。
【0024】第1はMOSトランジスタの製造行程の影
響である。出力回路を構成しているトランジスタなどの
素子群は、製造工程の過程において、形状に関わる変動
要因、いわゆる製造ばらつきが必ず含まれる。MOSト
ランジスタの導通抵抗の一般的な製造ばらつきの例を挙
げると、トランジスタの形状によって異なるが、およそ
±10%ないし20%の変動幅を持つ。
【0025】第2は周囲温度の影響である。集積回路を
搭載した電子装置は様々な環境下で利用される。MOS
トランジスタの導通抵抗は、特に周囲温度の変化ととも
に変動し、一般的なばらつきの例を挙げると、100℃
の温度変化に対しおよそ±8%ないし16%の変動幅を
持つ。
【0026】第3は電源電圧の影響である。集積回路に
外部から供給される電源電圧は、外部電源自身の電位変
動に加え、供給線路の電位損失等によっても変化する。
MOSトランジスタの導通抵抗は、入力電圧の変化とと
もに変動し、一般的なばらつきの例を挙げると、電源電
圧±10%の変動に対しおよそ±10%ないし15%の
変動幅を持つ。
【0027】上記3つの変動要因を全て加味すると、M
OSトランジスタの導通抵抗は、およそ±28%ないし
51%の範囲で変動する。この変動成分を式(1),
(2)で求めた出力信号のHレベルVOHとLレベルV
OLに換算し、これら変動成分を加味したHレベルVO
HCとLレベルVOLCを求めると、以下のように算出
される。
【0028】 VOHC=1.713V〜2.007V・・・・・・・・・・・・・(6) VOLC=0.993V〜1.287V・・・・・・・・・・・・・(7) すなわち変動成分を加味しない場合のHレベルVOH=
1.8Vに対し、HレベルVOHCは−4.8〜+1
1.5%の変動を示し、LレベルVOL=1.2Vに対
し、LレベルVOLCは−17.3〜+7.3%の変動
を示す。
【0029】これより信号振幅(VOHC−VOLC)
は以下のように算出される。
【0030】 VOHC−VOLC=0.426V〜1.014V・・・・(8) 3つの変動成分を加味しない場合のMOSトランジスタ
の導通抵抗から計算した信号振幅は、既に数値(3)に
示したように0.6Vであった。これに対し3つの変動
要素を加味した場合の信号振幅は、数値(8)に示した
ように、約1.7倍もの値にまで大きくなっている。
【0031】このように、出力信号振幅が変動し、特に
信号振幅が大きくなった場合は、冒頭にて説明した小振
幅伝送の効果を損なうという問題を引き起こす。すなわ
ち従来の第1,第2の出力回路は、信号振幅の変動が著
しく大きく、そのため伝送速度の低下や消費電力の増加
及び信号伝送時に発生するノイズの増加要因となる。
【0032】
【発明が解決しようとする課題】上述した従来の従来の
第1,第2の出力回路は、予め定められた供給電源と終
端抵抗に対し、適切な素子サイズの設定により調節が容
易にできるMOSトランジスタの導通抵抗を設定するこ
とによって、所望の小振幅の出力信号を得るが、上記導
通抵抗が、製造ばらつきと周囲温度及び電源電圧の各変
動要因による影響を受けことから、出力振幅の変動が極
めて大きいという欠点があった。
【0033】また、出力信号振幅が変動し、特に信号振
幅が大きくなった場合は、伝送速度の低下や消費電力の
増加及び信号伝送時に発生するノイズの増加要因となる
という欠点があった。
【0034】本発明の目的は、出力信号振幅の変動を抑
圧し、伝送速度の低下や消費電力の増加及び信号伝送時
に発生するノイズの増加を低減する出力回路を提供する
ことにある。
【0035】
【課題を解決するための手段】本発明の出力回路は、第
1の電位の第1の電源とこの第1の電位より低い第2の
電位の電源との間に直列接続され入力信号のレベルに応
答して導通・遮断動作し出力端子に第1及び第2のレベ
ルの出力信号を出力する第1及び第2のトランジスタを
有する出力部を備え、第1の集積回路の論理信号を前記
第1,第2の電位の差である電源電圧に比較して遥かに
小さい予め定めた振幅値の小振幅信号に変換して第2の
集積回路に伝送するための出力回路において、前記第1
の電源と前記第1のトランジスタとの間に挿入しこの第
1のトランジスタの供給電圧を制御する第1の電圧制御
手段と、前記第2の電源と前記第2のトランジスタとの
間に挿入しこの第2のトランジスタの供給電圧を制御す
る第2の電圧制御手段との少なくともいずれか一方を備
えて構成されている。
【0036】
【発明の実施の形態】次に、本発明の第1の実施の形態
を図7と共通の構成要素には共通の参照文字/数字を付
して同様に回路図で示す図1を参照すると、この図に示
す本実施の形態の出力回路は、従来の第1の出力回路と
共通のトランジスタM11,M12,終端抵抗RTT1
と入力端子IN1,出力端子OUT1とから成る出力部
1に加えて、電源VDDとトランジスタM11のソース
との間に挿入しトランジスタM11の供給電圧を制御す
る電圧制御回路3を備える。
【0037】電圧制御回路3は、ドレインとゲートとを
共通接続し電源VDDに接続しソースを出力回路1のト
ランジスタM11のソースに接続したNMOS型のトラ
ンジスタM31を備える。
【0038】次に、図1を参照して本実施の形態の動作
について説明すると、まず、入力端子INに電源電圧V
SSに近い電位のLレベル信号が供給されている場合を
考えると、出力回路1のトランジスタM11が導通状態
で、トランジスタM12が遮断状態となり、電圧制御回
路3のトランジスタM31は常に導通状態であるため、
電源端子VDDからトランジスタM31とトランジスタ
M11及び終端抵抗RTT1を経由し、終端電源VTT
へ向けて流れる電流ルートが形成される。この場合の出
力端子のHレベルVOHは、次式にて表される。 VOH=[VTT+{(VDD−VTN31−VTT)×RTT}]/(RTT +RONP)・・・・・・・・・・・・・・・・・・・・・・・・・(9) ここで、VTN31はNMOS型トランジスタM31の
ゲートソース間電圧である。
【0039】また、トランジスタM31の導通抵抗は極
めて小さいので無視する。
【0040】この回路は、出力回路1のトランジスタM
11の導通抵抗RONPを小さくすることにより、上述
した3つの変動要因、すなわち製造行程、周囲温度、電
源電圧の影響によって変動する導通抵抗RONPの絶対
値を小さくし、出力信号のHレベルVOHの変動を抑圧
しようとする回路である。
【0041】しかしながら、従来の第1の出力回路の従
来例の出力信号のHレベルを表す式(2)から分かるよ
うに、トランジスタM11の導通抵抗RONPを下げる
と、そのまま出力HレベルVOHも上昇するため、その
上昇を抑えるための電位差を電圧制御回路3によって供
給する。
【0042】本実施の形態では、電圧制御回路3での電
圧制御の役割を果たしているのはトランジスタM31で
あり、その出力電位は、電源電圧VDDからトランジス
タM31のゲートソース間電圧VTN31を差し引いた
値になる。この電圧制御回路3の出力電位は、電源電圧
VDDが変化した場合でも、その変化量がそのまま出力
電位に現れる。
【0043】ここで、式(9)の各変数を、VDD=3
V、VSS=0V、VTT=1.5V、RTT=50
Ω、VTN31=1.0V、RONP=33Ωと設定
し、この式(9)を用いて本実施の形態の出力信号のH
レベルVOHの値を計算すると、次のようになる。
【0044】 VOH=1.8V・・・・・・・・・・・・・・・・・・・・・・(10) この値は、従来の技術における式(3)と同一である。
【0045】ここで、トランジスタM11の導通抵抗R
ONPが上述した3つの変動要因、すなわち製造行程、
周囲温度、電源電圧の影響によって大きい値に変動し、
出力信号のHレベルVOHが従来と同様に最大で±51
%の範囲で変動すると仮定し、式(9)に代入すると、
これら変動成分を加味した出力信号のHレベルVOHC
は次のようになる。
【0046】 VOHC=1.750V〜1.878V・・・・・・・・・・・・(11) すなわち変動成分を加味しない場合のHレベルVOH=
1.8Vに対し、HレベルVOHCは−2.8〜+4.
8%の変動に留まり、従来の変動幅−4.8〜+11.
5%に対しかなり改善されている。
【0047】このように、トランジスタM11の導通抵
抗RONPが大きく変動しても、電圧制御回路3のトラ
ンジスタM31が出力するゲートソース間電位の降下に
合わせて、トランジスタM11の導通抵抗成分を小さく
しているためにその変動分の絶対値を小さくすることが
でき、出力HレベルVOHの変動分を抑圧できる。
【0048】次に、本発明の第2の実施の形態を図1と
共通の構成要素には共通の参照文字/数字を付して同様
に回路図で示す図2を参照すると、この図に示す本実施
の形態の前述の第1の実施の形態との相違点は、電圧制
御回路3の代わりに電源VSSとトランジスタM12の
ソースとの間に挿入しトランジスタM12の供給電圧を
制御する電圧制御回路4を備えることである。
【0049】電圧制御回路4は、ドレインとゲートとを
共通接続して出力回路1のトランジスタM12のソース
に接続しソースを電源VSSに接続したNMOS型のト
ランジスタM41を備える。
【0050】次に、図2を参照して本実施の形態の動作
について説明すると、この回路は出力信号のLレベルV
OLの変動を抑圧するための回路であり、第1の実施の
形態と同様に出力回路1のトランジスタM12の導通抵
抗RONNを小さくすることにより、上記変動要因の影
響によって変動する導通抵抗RONPの絶対値を小さく
し、出力信号のHレベルVOHの変動を抑圧しようとす
る回路である。
【0051】まず、入力端子INに電源電圧VDDに近
い電位のHレベル信号が供給されている場合を考える
と、出力回路1のトランジスタM12が導通状態で、ト
ランジスタM11が遮断状態となり、電圧制御回路4の
トランジスタM41は常に導通状態であるため、終端電
源VTTから終端抵抗RTT1とトランジスタM12及
びトランジスタM41を経由し、電源端子VSSへ向け
て流れる電流ルートが形成される。この場合の出力端子
のLレベルVOLは、次式にて表される。 VOL=[VTT+{(VTT−VTN41−VSS)×RTT}]/(RTT +RONN)・・・・・・・・・・・・・・・・・・・・・・・・・(12) ここで、VTN41はNMOS型トランジスタM41の
ゲートソース間電圧である。
【0052】また、トランジスタM41の導通抵抗は極
めて小さいので無視する。
【0053】従来の第1の出力回路のLレベルを表す式
(1)から分かるように、トランジスタM12の導通抵
抗RONNを下げると、そのまま出力LレベルVOLも
下降するため、その下降を抑えるための電位差を電圧制
御回路4によって供給する。
【0054】本実施の形態では、電圧制御回路4での電
圧制御の役割を果たしているのはトランジスタM41で
あり、その出力電位は、電源電圧VSSからトランジス
タM41のゲートソース間電圧VTN41を加算した値
になる。この電圧制御回路4の出力電位は、電源電圧V
SSが変化した場合でも、その変化量がそのまま出力電
位に現れる。
【0055】ここで、式(12)の各変数を、VDD=
3V、VSS=0V、VTT=1.5V、RTT=50
Ω、VTN31=1.0V、RONN=33Ωと設定
し、この式(12)を用いて本実施の形態の出力信号の
LレベルVOLの値を計算すると、次のようになる。
【0056】 VOL=1.2V・・・・・・・・・・・・・・・・・・・・・・(13) この値は、従来の技術における式(4)と同一である。
【0057】ここで、トランジスタM12の導通抵抗R
ONNが上述した3つの変動要因、すなわち製造行程、
周囲温度、電源電圧の影響によって大きい値に変動し、
出力信号のLレベルVOLが従来と同様に最大で±51
%の範囲で変動すると仮定し、式(12)に代入する
と、これら変動成分を加味した出力信号のLレベルVO
LCは次のようになる。
【0058】 VOLC=1.1222V〜1.250V・・・・・・・・・・・・(14) すなわち変動成分を加味しない場合のLレベルVOL=
1.2Vに対し、LレベルVOLCは−6.5〜+4.
2%の変動に留まり、従来の変動幅−17.3〜+7.
3%に対しかなり改善されている。
【0059】このように、トランジスタM12の導通抵
抗RONPが大きく変動しても、電圧制御回路4のトラ
ンジスタM41が出力するゲートソース間電位の降下に
合わせて、トランジスタM12の導通抵抗成分を小さく
しているためにその変動分の絶対値を小さくすることが
でき、出力LレベルVOLの変動分を抑圧できる。
【0060】次に、本発明の第3の実施の形態を図1及
び図2と共通の構成要素には共通の参照文字/数字を付
して同様に回路図で示す図3を参照すると、この図に示
す本実施の形態の出力回路は第1の実施の形態と第2の
実施の形態とを組み合わせた構成であり、トランジスタ
M11,M12を有する出力部1と、トランジスタM3
1から成る電圧制御回路3と、トランジスタM41から
成る電圧制御回路4とを備える。
【0061】次に、図3を参照して本実施の形態の動作
について説明すると、この回路は出力信号のHレベルV
OH及びLレベルVOLの変動を抑圧するための回路で
ある。 まず、入力端子INに電源電圧VSSに近い電
位のLレベル信号が供給されている場合は、第1の実施
の形態と同様な動作を行い、出力信号のHレベルVOH
の変動を抑圧する。また、入力端子INに電源電圧VD
Dに近い電位のHレベル信号が供給されている場合は、
第2の実施の形態と同様な動作を行い、出力信号のLレ
ベルVOLの変動を抑圧する。
【0062】ここで、本実施の形態の出力信号の変動を
従来の第1の出力回路の出力信号の変動と比較すると、
本実施の形態のHレベルVOHの上述した3つの変動要
因による変動は、第1の実施の形態と同一であり、ま
た、LレベルVOLの変動は、第2の実施の形態と同一
であるから、これら変動成分を加味した信号振幅(VO
HC−VOLC)は次式で算出される。
【0063】 VOHC−VOLC=0.500V〜0,765V・・・・・・(15) 3つの変動成分を加味しない場合の信号振幅VOH−V
OLは、式(3)に示したように0.6Vであるので、
本実施の形態の信号振幅変動は、−16.7〜+26.
0%に留まり、従来のの変動幅−29.0〜+69.0
%に対しかなり改善されている。
【0064】以上説明した、第1〜第3の実施の形態の
電圧制御回路は、N/PMOS型のトランジスタのゲー
トとドレインとを短絡して形成したダイオード接続回路
を用いているが、NPN/PNP型のバイポーラトラン
ジスタのベースとコレクタとの短絡で形成するダイオー
ド接続回路を用いてもよい。
【0065】また、上記電圧制御回路は、より精度の良
い安定した電位を供給するために、集積回路内部や集積
回路外部に形成した電源供給回路と代替えしてもよい。
【0066】上述のように、電圧制御回路をN/PMO
S型のトランジスタのゲートとドレインとの短絡で形成
するダイオード接続回路の場合は、ゲートソース間電圧
を利用し、バイポーラトランジスタのベースとコレクタ
との短絡で形成するダイオード接続回路の場合はベース
エミッタ間電圧を利用する。しかし上記ゲートソース間
電圧又はベースエミッタ間電圧は、温度変化と共に変動
し、一般的には温度の上昇とともに下降する。そのため
出力信号のH,LレベルVOH,VOLは式(9),
(12)にしたがい変動する。本発明の第4の実施の形
態は、この温度変動を抑圧するための回路例を示す。
【0067】次に、本発明の第4の実施の形態を図1と
共通の構成要素には共通の参照文字/数字を付して同様
に回路図で示す図4を参照すると、この図に示す本実施
の形態の前述の第1の実施の形態との相違点は、電圧制
御回路3の代わりに電源VDDとトランジスタM11の
ソースとの間に挿入しトランジスタM11の供給電圧を
制御するとともに温度補償機能を有する電圧制御回路5
を備えることである。
【0068】電圧制御回路5は、コレクタとベースとを
共通接続し出力部1のトランジスタM11のソースに接
続したPNP型のトランジスタM51と、ドレインをト
ランジスタM51のエミッタにソースを電源VDDにそ
れぞれ接続したPMOS型のトランジスタM52と、エ
ミッタをトランジスタM51のコレクタに接続しコレク
タとベースとを共通接続したPNP型のトランジスタM
53と、エミッタをトランジスタM53のコレクタに接
続しコレクタとベースとを共通接続したPNP型のトラ
ンジスタM54と、一端をトランジスタM54のコレク
タに他端を電源VSSにそれぞれ接続した抵抗素子R5
1とを備える。
【0069】次に、図4を参照して本実施の形態の動作
について説明すると、この回路は第1の実施の形態と同
様に、出力信号のHレベルVOHの変動を抑圧するため
の回路であり、第1の実施の形態と同様に出力回路1の
トランジスタM11の導通抵抗RONNを小さくするこ
とにより、上記変動要因の影響によって変動する導通抵
抗RONPの絶対値を小さくして出力信号のHレベルV
OHの変動を抑圧する。
【0070】まず、入力端子INに電源電圧VSSに近
い電位のLレベル信号が供給されている場合を考える
と、出力回路1のトランジスタM11が導通状態で、ト
ランジスタM12が遮断状態となり、電圧制御回路5の
トランジスタM51,M52は常に導通状態であるた
め、電源端子VDDからトランジスタM51,M52と
トランジスタM11及び終端抵抗RTT1を経由し、終
端電源VTTへ向けて流れる電流ルートが形成される。
この場合の出力端子のHレベルVOHは、次式にて表さ
れる。 VOH=[VTT+{(VDD−VBP51−VTT)×RTT}]/(RTT +RONP11+RONP52) =VTT+VRTTP・・・・・・・・・・・・・・・・・・・・・(16) すなわち、終端抵抗RTTでの電位降下VRTTPは次
式で表される。 VRTTP={(VDD−VBP51−VTT)×RTT}/(RTT+RON P11+RONP52)・・・・・・・・・・・・・・・・・・・・(17) ここで、VBP51はPNPトランジスタM51のベー
スエミッタ間電圧、RONP11,RONP52はそれ
ぞれPMOS型トランジスタM11,M52のゲートソ
ース間電圧である。
【0071】また、トランジスタM51の導通抵抗は極
めて小さいので無視する。
【0072】式(16)において出力信号のHレベルV
OHの温度ドリフトを消去するためには、この式(1
6)を温度Tに関して微分し、その値が零になるように
すれば良い。そこでまず式(16)の温度ドリフトを求
めると次式で示される。 dVOH/dT=(dVBP51/dT)×(RONP522×α×VRTTP −RTT)/(RTT+RONP11+RONP52)・・・・・・(18) ここで、dVBP51/dTはトランジスタM51のベ
ースエミッタ間電圧VBP51の温度ドリフト、αはP
MOSトランジスタM52のドレインと抵抗素子R51
との間に挿入したダイオード接続のトランジスタの個数
(すなわちこの例ではトランジスタM51,M53,M
54の3個)をそれぞれ示す。
【0073】式(18)の値を零、すなわち出力Hレベ
ルVOHの温度ドリフトを消去するためには以下の条件
を満たせば良い。 RONP512×α×VRTTP−RTT=0・・・・・・・・・・(19) ここで式(19)の変数を、α=3、VRTTP=0.
3V、RTT=50Ωとそれぞれ設定し、式(19)に
代入すると、RONP52は以下の値となる。
【0074】 RONP52=7.5Ω・・・・・・・・・・・・・・・・・・・(20) すなわちPMOSトランジスタM52の値を数値(2
0)のように決定すれば、出力信号のHレベルVOHの
温度ドリフトを消去できる。
【0075】トランジスタM52の抵抗値は、このトラ
ンジスタの形状を調整することによって容易に調節可能
である。
【0076】また式(19)内のαは、本実施の形態で
は、トランジスタM51,M53,M54の3個に対応
して3としたが、この値は任意であり、例えば電源電圧
VDDを3Vとした場合のαは、おおよそ1から4の範
囲に設定できる。
【0077】次に、本発明の第5の実施の形態を図4と
共通の構成要素には共通の参照文字/数字を付して同様
に回路図で示す図5を参照すると、この図に示す本実施
の形態の前述の第4の実施の形態との相違点は、電圧制
御回路4の代わりに電源VSSとトランジスタM12の
ソースとの間に挿入しトランジスタM12の供給電圧を
制御するとともに温度補償機能を有する電圧制御回路6
を備えることである。
【0078】電圧制御回路6は、コレクタとベースとを
共通接続し出力部1のトランジスタM12のソースに接
続したNPN型のトランジスタM61と、ドレインをト
ランジスタM61のエミッタにソースを電源VSSにそ
れぞれ接続したNMOS型のトランジスタM62と、エ
ミッタをトランジスタM61のコレクタに接続しコレク
タとベースとを共通接続したNPN型のトランジスタM
63と、エミッタをトランジスタM63のコレクタに接
続しコレクタとベースとを共通接続したNPN型のトラ
ンジスタM64と、一端をトランジスタM64のコレク
タに他端を電源VDDにそれぞれ接続した抵抗素子R6
1とを備える。
【0079】次に、図5を参照して本実施の形態の動作
について説明すると、この回路は第2の実施の形態と同
様に、出力信号のLレベルVOLの変動を抑圧するため
の回路であり、第2の実施の形態と同様に出力回路1の
トランジスタM12の導通抵抗RONNを小さくするこ
とにより、上記変動要因の影響によって変動する導通抵
抗RONNの絶対値を小さくして出力信号のLレベルV
OLの変動を抑圧する。
【0080】まず、入力端子INに電源電圧VDDに近
い電位のHレベル信号が供給されている場合を考える
と、出力回路1のトランジスタM12が導通状態で、ト
ランジスタM11が遮断状態となり、電圧制御回路6の
トランジスタM61,M62は常に導通状態であるた
め、終端電源VTTから終端抵抗RTT1、トランジス
タM12,M61及びトランジスタM62を経由し、電
源端子VSSへ向けて流れる電流ルートが形成される。
この場合の出力端子のLレベルVOLは、次式にて表さ
れる。 VOL=[VTT−{(VTT−VBN61−VSS)×RTT}]/(RTT +RONN12+RONN62) =VTT+VRTTN・・・・・・・・・・・・・・・・・・・・・(21) すなわち、終端抵抗RTTでの電位降下VRTTNは次
式で表される。 VRTTN={(VTT−VBN61−VSS)×RTT}/(RTT+RON N12+RONN62)・・・・・・・・・・・・・・・・・・・・(22) ここで、VBN61はNPNトランジスタM61のベー
スエミッタ間電圧、RONN12,RONN62はそれ
ぞれNMOS型トランジスタM12,M62のゲートソ
ース間電圧である。
【0081】また、トランジスタM61の導通抵抗は極
めて小さいので無視する。
【0082】第4の実施の形態と同様に、式(21)に
おいて出力信号のLレベルVOLの温度ドリフトを消去
するために、式(21)を温度Tに関して微分し、その
値が零になるようにする。そこでまず式(16)の温度
ドリフトを求めると次式で示される。 dVOL/dT=(dVBN61/dT)×(RONN622×α×VRTTN −RTT)/(RTT+RONN12+RONN62)・・・・・・(23) ここで、dVBN61/dTはトランジスタM61のベ
ースエミッタ間電圧VBN61の温度ドリフト、αはN
MOSトランジスタM62のドレインと抵抗素子R61
との間に挿入したダイオード接続のトランジスタの個数
(すなわちこの例ではトランジスタM61,M63,M
64の3個)をそれぞれ示す。
【0083】式(23)の値を零、すなわち出力Lレベ
ルVOLの温度ドリフトを消去するためには以下の条件
を満たせば良い。 RONN612×α×VRTTN−RTT=0・・・・・・・・・・(24) ここで式(24)の変数を、α=3、VRTTN=0.
3V、RTT=50Ωとそれぞれ設定し、式(24)に
代入すると、RONN62は以下の値となる。
【0084】 RONN62=7.5Ω・・・・・・・・・・・・・・・・・・・(25) すなわちNMOSトランジスタ62の値を数値(25)
のように決定すれば、出力信号のLレベルVOLの温度
ドリフトを消去できる。
【0085】第4の実施の形態と同様に、トランジスタ
M62の抵抗値は、このトランジスタの形状を調整する
ことによって容易に調節可能である。
【0086】第3の実施の形態と同様に、第4及び第5
の実施の形態を組み合わせることにより、温度補償機能
を有し出力信号のHレベルVOH及びLレベルVOLの
変動を抑圧する回路を構成できることは容易に理解でき
る。
【0087】次に、本発明の第6の実施の形態を図5及
び図8と共通の構成要素には共通の参照文字/数字を付
して同様に回路図で示す図6を参照すると、この図に示
す本実施の形態の出力回路は、差動伝送方式に適用した
ものであり、前述の第5の実施の形態との相違点は、従
来の第2の出力回路と共通の出力部2と、電圧制御回路
6の代わりに電源VSSとトランジスタM12,M22
の各々のソースの共通接続点との間に挿入しトランジス
タM12,M22の供給電圧を制御するとともに温度補
償機能を有する電圧制御回路6Aとを備えることであ
る。
【0088】電圧制御回路6Aは、コレクタとベースと
を共通接続し出力部1,2の各々のトランジスタM1
2,M22のソース共通接続点に接続したNPN型のト
ランジスタM61と、ドレインをトランジスタM61の
エミッタにソースを電源VSSにそれぞれ接続したNM
OS型のトランジスタM62と、エミッタをトランジス
タM61のコレクタに接続しコレクタとベースとを共通
接続したNPN型のトランジスタM63と、エミッタを
トランジスタM63のコレクタに接続しコレクタとベー
スとを共通接続したNPN型のトランジスタM64と、
一端をトランジスタM64のコレクタに他端を電源VD
Dにそれぞれ接続した抵抗素子R61とを備える。
【0089】本実施の形態は、差動伝送方式を取り扱う
出力回路であるので、それぞれ2つの入力端子1N1,
IN2と出力端子OUT1,OUT2が存在している
が、例えば入力端子IN1と出力端子OUT1の1組に
接続した出力部1,電圧制御回路6Aは、単相伝送方式
に対する第5の実施の形態と全く同様であることが容易
に理解できる。
【0090】また、他の1組の入力端子IN2と出力端
子OUT2に接続した出力部2,電圧制御回路6Aにつ
いても同様なことがいえる。
【0091】したがって、本実施の形態の動作は、各一
組の入力端子,出力端子に接続されている出力部,電圧
制御回路に関して、第5の実施の形態の動作と全く同様
であり、かつ発生する効果も同様であるため、ここでは
第5の実施の形態と同様な動作説明を省略する。
【0092】ただし、補足として、1組の電圧制御回路
6Aのみを備える理由は、単に回路の簡略化を目的とし
たに過ぎないものである。すなわち電圧制御回路6Aを
2組備えてもよいが、機能的な動作や効果は1組のもの
と大差ないため簡略化したものである。
【0093】また、上述の説明では、本発明の実施の形
態として、まず単相伝送方式の第1,第2,第3,第
4,第5の実施の形態を挙げ、第5の実施の形態を差動
伝送方式に適用した第6の実施の形態を説明したが、当
然、第1,第2,第3あるいは第4の実施の形態を適用
した差動伝送方式も実現可能である。
【0094】
【発明の効果】以上説明したように、本発明の出力回路
は、第1のトランジスタの供給電圧を制御する第1の電
圧制御手段と、第2のトランジスタの供給電圧を制御す
る第2の電圧制御手段との少なくともいずれか一方を備
え、電源電圧に応じてこれら第1,第2のトランジスタ
の導通抵抗を相殺して小さくすることにより、小振幅信
号のH/Lレベルの出力時に、このH/Lレベルのスイ
ッチング用のトランジスタの製造工程や周囲温度や電源
電圧変動の影響によって変動する導通抵抗の絶対値を小
さくし、出力信号のH/Lレベルの変動を抑圧すること
により伝送速度の低下や消費電力の増加及び信号伝送時
に発生するノイズの増加を低減できるという効果があ
る。
【0095】また本発明出力回路は、単相伝送方式及び
差動伝送方式の何れにも応用することができるため、上
記効果は両者の伝送方式に対して全く同様に得ることが
できるという効果がある。
【図面の簡単な説明】
【図1】本発明の出力回路の第1の実施の形態を示す回
路図である。
【図2】本発明の出力回路の第2の実施の形態を示す回
路図である。
【図3】本発明の出力回路の第3の実施の形態を示す回
路図である。
【図4】本発明の出力回路の第4の実施の形態を示す回
路図である。
【図5】本発明の出力回路の第5の実施の形態を示す回
路図である。
【図6】本発明の出力回路の第6の実施の形態を示す回
路図である。
【図7】従来の第1の出力回路の一例を示す回路図であ
る。
【図8】従来の第2の出力回路の一例を示す回路図であ
る。
【符号の説明】
1,2 出力部3,4,5,6,6A 電圧制御回
路 M11,M12,M21,M22,M31,M41,M
51〜M54,M61〜M64 トランジスタ R51,R61 抵抗素子 RTT1,RTT2 終端抵抗

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 第1の電位の第1の電源とこの第1の電
    位より低い第2の電位の電源との間に直列接続され入力
    信号のレベルに応答して導通・遮断動作し出力端子に第
    1及び第2のレベルの出力信号を出力する第1及び第2
    のトランジスタを有する出力部を備え、第1の集積回路
    の論理信号を前記第1,第2の電位の差である電源電圧
    に比較して遥かに小さい予め定めた振幅値の小振幅信号
    に変換して第2の集積回路に伝送するための出力回路に
    おいて、 前記第1の電源と前記第1のトランジスタとの間に挿入
    しこの第1のトランジスタの供給電圧を制御する第1の
    電圧制御手段と、 前記第2の電源と前記第2のトランジスタとの間に挿入
    しこの第2のトランジスタの供給電圧を制御する第2の
    電圧制御手段との少なくともいずれか一方を備えること
    を特徴とする出力回路。
  2. 【請求項2】 前記出力部が、ドレインを前記出力端子
    にゲートを前記入力端子にそれぞれ接続した第1の導電
    型の前記第1のトランジスタと、ドレインを前記第1の
    トランジスタのドレインにゲートを前記第1のトランジ
    スタのゲートにそれぞれ接続しソースを前記第2の電源
    に接続した第2の導電型の前記第2のトランジスタと、
    一端を前記出力端子に他端を終端電源にそれぞれ接続し
    た終端抵抗とを備え、 前記第1の電圧制御手段が、ドレインとゲートとを共通
    接続して前記第1の電源にソースを前記第1のトランジ
    スタのソースにそれぞれ接続した第2の導電型の第3の
    トランジスタを備えることを特徴とする請求項1記載の
    出力回路。
  3. 【請求項3】 前記出力部が、ソースを前記第1の電源
    にドレインを前記出力端子にゲートを前記入力端子にそ
    れぞれ接続した第1の導電型の前記第1のトランジスタ
    と、ドレインを前記第1のトランジスタのドレインにゲ
    ートを前記第1のトランジスタのゲートにそれぞれ接続
    した第2の導電型の前記第2のトランジスタと、一端を
    前記出力端子に他端を終端電源にそれぞれ接続した終端
    抵抗とを備え、 前記第2の電圧制御手段が、ドレインとゲートとを共通
    接続して前記第2のトランジスタのソースに接続しソー
    スを前記第2の電源に接続した第2の導電型の第4のト
    ランジスタを備えることを特徴とする請求項1記載の出
    力回路。
  4. 【請求項4】 前記出力部が、ドレインを前記出力端子
    にゲートを前記入力端子にそれぞれ接続した第1の導電
    型の前記第1のトランジスタと、ドレインを前記第1の
    トランジスタのドレインにゲートを前記第1のトランジ
    スタのゲートにそれぞれ接続した第2の導電型の前記第
    2のトランジスタと、一端を前記出力端子に他端を終端
    電源にそれぞれ接続した終端抵抗とを備え、 前記第1の電圧制御手段が、ドレインとゲートとを共通
    接続して前記第1の電源にソースを前記第1のトランジ
    スタのソースにそれぞれ接続した第2の導電型の第3の
    トランジスタを備え、 前記第2の電圧制御手段が、ドレインとゲートとを共通
    接続して前記第2のトランジスタのソースに接続しソー
    スを前記第2の電源に接続した第2の導電型の第4のト
    ランジスタを備えることを特徴とする請求項1記載の出
    力回路。
  5. 【請求項5】 ドレインを第1の出力端子にゲートを第
    1の入力端子にそれぞれ接続した第1の導電型の前記第
    1のトランジスタと、ドレインを前記第1のトランジス
    タのドレインにゲートを前記第1のトランジスタのゲー
    トにそれぞれ接続しソースを前記第2の電源に接続した
    第2の導電型の前記第2のトランジスタと、一端を前記
    第1の出力端子に他端を終端電源にそれぞれ接続した第
    1の終端抵抗とを備える第1の出力部と、 ドレインを第2の出力端子にゲートを第2の入力端子に
    それぞれ接続した第1の導電型の第11のトランジスタ
    と、ドレインを前記第11のトランジスタのドレインに
    ゲートを前記第11のトランジスタのゲートにそれぞれ
    接続しソースを前記第2の電源端子に接続した第2の導
    電型の第12のトランジスタと、一端を前記第2の出力
    端子に他端を前記終端電源にそれぞれ接続した第2の終
    端抵抗とを備える第2の出力部と、 コレクタとベースとを共通接続してダイオード接続しコ
    レクタを前記第2及び第12のトランジスタのソースに
    接続した第2の導電極性のバイポーラ型の第13のトラ
    ンジスタと、ドレインを前記第13のトランジスタのエ
    ミッタにソースを前記前記第2の電源にそれぞれ接続し
    た第2の導電型の第14のトランジスタと、コレクタと
    ベースとを共通接続してダイオード接続しエミッタを前
    記第13のトランジスタのコレクタに接続した第2の導
    電極性のバイポーラ型の第15のトランジスタと、一端
    を前記第15のトランジスタのエミッタと前記第14の
    トランジスタのゲートに他端を前記第2の電源にそれぞ
    れ接続した第3の抵抗とを有する前記第2の電圧制御手
    段を備えることを特徴とする請求項1記載の出力回路。
  6. 【請求項6】 前記第1の電圧制御手段が、コレクタと
    ベースとを共通接続してダイオード接続しコレクタを前
    記第1のトランジスタのドレインに接続した第1の導電
    極性のバイポーラ型の第5のトランジスタと、 ドレインを前記第5のトランジスタのエミッタにソース
    を前記前記第1の電源にそれぞれ接続した第1の導電型
    の第6のトランジスタと、 コレクタとベースとを共通接続してダイオード接続しエ
    ミッタを前記第5のトランジスタのコレクタに接続した
    第1の導電極性のバイポーラ型の第7のトランジスタ
    と、 一端を前記第7のトランジスタのエミッタと前記第6の
    トランジスタのゲートに他端を前記第2の電源にそれぞ
    れ接続した第1の抵抗とを備えることを特徴とする請求
    項2及び4記載の出力回路。
  7. 【請求項7】 前記第2の電圧制御手段が、コレクタと
    ベースとを共通接続してダイオード接続しコレクタを前
    記第2のトランジスタのソースに接続した第2の導電極
    性のバイポーラ型の第8のトランジスタと、 ドレインを前記第8のトランジスタのエミッタにソース
    を前記前記第2の電源にそれぞれ接続した第2の導電型
    の第9のトランジスタと、 コレクタとベースとを共通接続してダイオード接続しエ
    ミッタを前記第8のトランジスタのコレクタに接続した
    第2の導電極性のバイポーラ型の第10のトランジスタ
    と、 一端を前記第10のトランジスタのエミッタと前記第9
    のトランジスタのゲートに他端を前記第2の電源にそれ
    ぞれ接続した第2の抵抗とを備えることを特徴とする請
    求項3及び4記載の出力回路。
JP16008797A 1997-06-17 1997-06-17 出力回路 Expired - Fee Related JP3366222B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP16008797A JP3366222B2 (ja) 1997-06-17 1997-06-17 出力回路
DE69822376T DE69822376T2 (de) 1997-06-17 1998-06-16 Ausgangsschaltung mit niedrigem Signalhub
EP98111022A EP0893885B1 (en) 1997-06-17 1998-06-16 Small amplitude signal output circuit
US09/098,525 US6078206A (en) 1997-06-17 1998-06-17 Small amplitude signal output circuit
CN98103106A CN1085440C (zh) 1997-06-17 1998-06-17 小幅度信号的输出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16008797A JP3366222B2 (ja) 1997-06-17 1997-06-17 出力回路

Publications (2)

Publication Number Publication Date
JPH118542A true JPH118542A (ja) 1999-01-12
JP3366222B2 JP3366222B2 (ja) 2003-01-14

Family

ID=15707587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16008797A Expired - Fee Related JP3366222B2 (ja) 1997-06-17 1997-06-17 出力回路

Country Status (5)

Country Link
US (1) US6078206A (ja)
EP (1) EP0893885B1 (ja)
JP (1) JP3366222B2 (ja)
CN (1) CN1085440C (ja)
DE (1) DE69822376T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285232B1 (en) 1999-09-27 2001-09-04 Nec Corporation Driver circuit and output stabilizing method therefor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331950B1 (en) * 1999-10-19 2001-12-18 Fujitsu Limited Write protect input implementation for a simultaneous operation flash memory device
JP4115752B2 (ja) * 2002-06-06 2008-07-09 三菱電機株式会社 電流切替回路
US6992512B1 (en) * 2003-03-25 2006-01-31 National Semiconductor Corporation Output buffer
TWI353108B (en) * 2008-02-12 2011-11-21 Himax Analogic Inc Preset circuit of audio power amplifier
CN101521487B (zh) * 2008-02-28 2011-05-04 原景科技股份有限公司 音频功率放大器中的前置电路
FR2964794A1 (fr) * 2010-09-14 2012-03-16 St Microelectronics Sa Circuit de polarisation dynamique du substrat d'un transistor
JP6104784B2 (ja) * 2013-12-05 2017-03-29 株式会社東芝 基準電圧生成回路
JP2016143428A (ja) * 2015-01-29 2016-08-08 株式会社ジャパンディスプレイ シフトレジスタ回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471242A (en) * 1981-12-21 1984-09-11 Motorola, Inc. TTL to CMOS Input buffer
JPS61234622A (ja) * 1985-04-10 1986-10-18 Nec Corp 半導体集積回路
JPS61269530A (ja) * 1985-05-24 1986-11-28 Nec Corp 相補型mosインバ−タ回路
JPH0681029B2 (ja) * 1985-12-27 1994-10-12 株式会社東芝 出力回路装置
US4833350A (en) * 1988-04-29 1989-05-23 Tektronix, Inc. Bipolar-CMOS digital interface circuit
US5270068A (en) * 1988-08-29 1993-12-14 Minnesota Mining And Manufacturing Company Edge-bonded sets of carbonless copy paper
JPH03184419A (ja) * 1989-12-13 1991-08-12 Fujitsu Ltd 半導体集積回路装置
JPH03211904A (ja) * 1990-01-16 1991-09-17 Fujitsu Ltd 高周波増幅器
JPH05252020A (ja) * 1992-03-06 1993-09-28 Fujitsu Ltd Cmos駆動回路
JP2657019B2 (ja) * 1992-03-13 1997-09-24 三菱電機株式会社 Mosトランジスタ出力回路
JP3238526B2 (ja) * 1992-06-10 2001-12-17 松下電器産業株式会社 基準電位発生回路とそれを用いた半導体集積回路
US5467044A (en) * 1994-11-28 1995-11-14 Analog Devices, Inc. CMOS input circuit with improved supply voltage rejection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285232B1 (en) 1999-09-27 2001-09-04 Nec Corporation Driver circuit and output stabilizing method therefor

Also Published As

Publication number Publication date
US6078206A (en) 2000-06-20
JP3366222B2 (ja) 2003-01-14
EP0893885A3 (en) 1999-03-31
EP0893885B1 (en) 2004-03-17
DE69822376T2 (de) 2004-08-12
CN1204886A (zh) 1999-01-13
CN1085440C (zh) 2002-05-22
DE69822376D1 (de) 2004-04-22
EP0893885A2 (en) 1999-01-27

Similar Documents

Publication Publication Date Title
JP2848500B2 (ja) インタフェースシステム
US6867618B2 (en) Voltage mode differential driver and method
US5767699A (en) Fully complementary differential output driver for high speed digital communications
KR100290725B1 (ko) 에미터 결합 로직-바이폴라 상보형 금속 산화물 반도체/상보형 금속 산화물 반도체 트랜슬레이터
EP0231062A1 (en) Level conversion circuit
WO1999001914B1 (en) High speed semiconductor laser driver circuits
JP3366222B2 (ja) 出力回路
US5418475A (en) Input/output circuit having the input buffer circuit being connected in parallel with two transistors with the same polarity
US5656952A (en) All-MOS differential high speed output driver for providing positive-ECL levels into a variable load impedance
JPH11103227A (ja) 出力振幅調整回路
KR19990087228A (ko) 내부전압 기준출력 구동기
US4888501A (en) ECL to CMOS converter
US20010024137A1 (en) Driver circuit
JP3000962B2 (ja) 出力回路
JPH04329024A (ja) 入出力バッファ回路
JPH07153908A (ja) 半導体集積回路
WO2003055073A1 (en) Cmos ecl output buffer
CN110677151A (zh) 一种无需共模反馈环路的高速lvds驱动电路
JP2910679B2 (ja) 半導体集積回路
US9698787B1 (en) Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US20010013794A1 (en) Buffer circuit
US6404228B1 (en) Apparatus for translating digital signals
JPH02285714A (ja) 半導体集積回路
US5656955A (en) Low power output buffer circuit
JPS63302622A (ja) インタフエ−ス回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees