KR100551614B1 - 전자기 커플링 버스 시스템 - Google Patents

전자기 커플링 버스 시스템 Download PDF

Info

Publication number
KR100551614B1
KR100551614B1 KR1020037006614A KR20037006614A KR100551614B1 KR 100551614 B1 KR100551614 B1 KR 100551614B1 KR 1020037006614 A KR1020037006614 A KR 1020037006614A KR 20037006614 A KR20037006614 A KR 20037006614A KR 100551614 B1 KR100551614 B1 KR 100551614B1
Authority
KR
South Korea
Prior art keywords
bus
conductive trace
symbol
coupler
signal
Prior art date
Application number
KR1020037006614A
Other languages
English (en)
Other versions
KR20030062342A (ko
Inventor
사이몬토마스
아미르싸라자라지반
나이트토마스주니어
마켓카난두
벤함존
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20030062342A publication Critical patent/KR20030062342A/ko
Application granted granted Critical
Publication of KR100551614B1 publication Critical patent/KR100551614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/12—Compensating for variations in line impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 멀티-드롭 버스 시스템에서 높은 디지털 대역폭을 지원하는 기구를 제공한다. 시스템의 제1 장치는 버스에 전기적으로 커플링된다. 복수의 수신 장치는 특정 범위의 커플링 계수를 가진 관련 전자기 커플러를 통해 버스에 커플링된다. 전자기 커플러의 기하학적 형태는 커플러 구성 요소의 상대적 위치 변화에 따른 커플링 계수 변동을 감소시키도록 선택된다.
멀티-드롭 버스 시스템, 전자기 커플러, 커플링 계수, 도전성 트레이스

Description

전자기 커플링 버스 시스템{ELECTROMAGNETICALLY-COUPLED BUS SYSTEM}
본 발명은 디지털 데이터 통신 기구에 관한 것으로, 특히 전자기 커플링 버스 시스템에서의 디지털 데이터 통신 기구에 관한 것이다.
본 특허출원은 1999년 5월 25일자로 출원된 발명의 명칭이 "고속 디지털 분배 시스템(High-Speed Digital Distribution System)"인 미국특허출원 제09/318,287호의 일부 계속출원이다.
컴퓨터와 같은 디지털 전자 시스템은 그 구성 장치들의 고속 동작을 충분히 이용하기 위해서는 구성 장치들을 따라 데이터 이동 속도를 증가시켜야 한다. 예컨대 컴퓨터는 기가헤르츠(GHz) 이상의 주파수에서 동작하는 하나 이상의 프로세서를 포함할 수 있다. 프로세서의 데이터 처리량은 종래 시스템의 데이터 전달 대역폭을 크게 능가한다. 이러한 불일치는 자주 이용되는 데이터를 프로세서 칩 상에 유지하는 데이터의 지능적 캐싱에 의해 다소 완화된다. 그러나 최상의 캐싱 구조라 하더라도 프로세서를 미사용 상태로 남겨둘 수가 있다. 이러한 문제는 통신 네트워크, 라우터, 백플레인(backplane), I/O 버스, 휴대용 장치 인터페이스 등과 같이 높은 주파수에서 동작하는 장치들을 따라 데이터를 전송해야 하는 디지털 시스템에서도 일어나는 것이다.
통신 채널의 디지털 대역폭(BW)은 다음과 같이 나타낼 수 있다.
BW = FsNs
여기서, Fs는 채널 상에서의 심볼 전송 주파수이고, Ns는 클록 사이클당 심볼당 전송 비트수("심볼 밀도")이다. 채널은 통신의 기본 단위를 말하는 것으로, 예컨대 단일 종단 시그널링에서의 보드 트레이스(board trace)나 차동 시그널링에서의 2보수 트레이스를 말한다. 통상의 버스 방식 시스템에서는 Fs는 200 MHz 정도이고, Ns는 1이며, 버스폭(채널수)은 32로서 초당 1 기가바이트 이하의 버스 데이터 속도를 제공한다.
BW를 향상시키는 종래의 전략은 파라미터 Fs와 Ns 중 어느 하나 또는 둘 다를 증가시키는 것에 초점을 맞추는 것이었다. 예컨대, 버스 트레이스는 신호 파장이 버스 치수에 필적하게 되는 주파수를 위한 전송선처럼 행동한다. 이 고주파 영역에서는 버스의 전기적 특성이 신중하게 관리되어야 한다. 이것은 특히 병렬 스터브(stub)를 통해 각 버스 트레이스에 전기적으로 연결되는 3개 이상의 장치를 포함하는 표준 멀티 드롭(multi-drop) 버스 시스템에 그대로 적용된다. 연결부들은 트레이스 임피던스에서 고주파 신호를 산란시키는 불연속을 생기게 할 수 있다. 산란 신호와 비산란 신호 간의 인터페이스는 신호 신뢰성을 크게 감소시킬 수가 있다. 그에 따라 발생되는 잡음은 시스템 구성 요소의 신중한 임피던스 정합을 통해 줄일 수가 있다. 그러나 임피던스 정합을 위해서는 정밀한 구성 요소를 이용해야 하므로 시스템 비용을 증가시킨다. 임피던스 불연속 외에도 버스 트레이스에의 연결부들도 커패시턴스를 부가하므로써 시스템 성능에 영향을 미칠 수가 있다. 커패시턴스는 신호 전파 속도를 느리게 하고 트레이스 임피던스를 저하시킬 수가 있는데, 이는 더 큰 구동 회로를 필요로 하여 더 많은 전력을 소모할 수 있다.
RAMBUSTMDRAM(RDRAM) 기술에 기반을 둔 컴퓨터 시스템은 고속 시그널링에 대한 다른 방식을 나타낸다. 이 시스템에 있어서는 장치들은 고가의 꼭 들어맞는 커넥터를 통해서 버스와 직렬로 연결되는 도터 카드(daughter card)에 장착된다. 임피던스 정합된 일련의 연결부들은 병렬 스터브의 임피던스 불연속을 제거하기는 하나, 신호 경로가 각 도터 카드를 횡단해야 하기 때문에 그 길이가 증가하게 된다. 게다가, 서로 다른 도터 카드 구성 요소들은 서로에 대해서 그리고 커넥터에 대해 임피던스 정합되어야 하며, 버스의 일부분에 전부 접촉하는 이들 구성 요소들의 기생 커패시턴스도 신호 전파 속도, 임피던스, 드라이버 크기 및 전력 소모에 영향을 미친다. 이러한 영향들은 합쳐져서 하나의 버스에 배치될 수 있는 구성 요소의 총수(즉 버스 용량)를 크게 제한하게 된다.
종래의 버스 시스템의 주파수 제한 문제를 해결하는 또 다른 전략은 버스 트레이스와 장치 간의 직접적인 전기적 연결부를 간접적인, 예컨대 전자기적인 커플링(coupling)으로 대체하는 것이다. 예컨대, 미국특허 제5,638,402호에는 전자기적 커플러를 이용하는 시스템이 개시되어 있다. 전자기적 커플러가 트레이스 임피던스에 미치는 영향은 커플러가 그 커플링 구성 요소들 간에 전달하는 신호 에너지 비율, 즉 커플링 계수에 따라 크게 달라진다. 커플러의 커플링 계수 및/또는 길이가 크면 커플러가 그 관련 장치에 전달하는 샘플링 신호 에너지 비율이 크다. 전달되는 에너지가 크면, 통상의 직접적인 전기적 연결부의 경우처럼 트레이스 임피던스의 연속성이 나빠질 수가 있으며 또 신호 에너지를 급격히 감쇄시킬 수도 있으며, 멀티-드롭 버스 상에서는 신호 발생원에서 멀리 떨어져 있는 장치에 이용될 수 있는 신호 에너지가 적다. 반면에, 커플링 계수가 너무 작거나 길이가 너무 짧으면 장치에서의 신호 대 잡음 비율이 작아지게 된다. 게다가, 커플링 계수는 커플링 구성 요소의 상대적 위치에 매우 민감하다. 상대 위치가 변동되면 거리의 증감에 따라서 버스 트레이스 상의 잡음이 증가하거나 스케일링불능(non-scalable) 잡음에 대한 전송 신호가 감소될 수 있다.
실제의 BW는 특히 고주파에서 BW 파라미터들 간의 상호 작용에 의해서도 제한된다. 예컨대, 고주파 시그널링에 관련된 자기 유도(self-induced) 잡음이 클수록 신호 해상도가 제한된다. 이것은 더 높은 심볼 밀도를 이용할 수 있는 기회를 제한하게 된다.
일부 디지털 시스템에서는 변조 기술을 이용하여 각 전송 심볼 내의 다중 비트를 인코딩하여 Ns를 증가시켰다. 그러나 이러한 기술은 주로 특히 높은 시그널링 주파수에서의 점 대 점(point-to-point) 통신 시스템에 한정되어 이용되었다. 인코딩된 심볼은 그 데이터 밀도가 높기 때문에 비교적 잡음이 적은 환경에서만 확실히 분해될 수 있다. 전송선 효과는 특히 멀티-드롭 환경에서 고주파 통신에서의 변조 이용을 제한한다. 예컨대 RDRAM 기반 시스템은 4가지 전압 레벨(QRSL이라 불림)DMF 이용하여 Ns를 2로 증가시킬 수 있다. 잡음 환경 때문에 더욱 더 적극적인 변조(진폭 변조나 기타 다른 변조 방식)를 이용하는 것이 제한된다.
본 발명은 디지털 전자 시스템에서의 데이터 통신에 관련된 이러한 문제들과 기타 다른 문제들을 해결한다.
본 발명은 주파수를 더 많이 제어하고, 데이터 전송에 이용되는 기구를 인코딩함으로써 높은 대역폭 통신을 지원한다. 본 발명에 따른 시스템은 거의 일정한 전기적 특성을 가진 버스와 같은 데이터 채널을 포함하고, 이 데이터 채널을 통해 결합되는 장치들 간에 신호를 전달한다. 일정한 전기적 특성은 전송선 효과에 기여할 수 있는 잡음을 거의 증가시키지 않고서 고주파 시그널링을 이용할 수 있도록 하는 전자기 커플링 방식에 의해 지원된다. 이 전자기 커플링 방식에서는 평형(balanced) 전자기 커플러를 이용함으로써 통신 채널의 임피던스에 거의 영향을 주지 않고서 통신 채널과 장치 간에 신호를 확실히 전달할 수 있다. 이렇게 해서 얻어진 잡음 감소 환경에서는 인코딩 방식을 선택하여 데이터를 표현하는데 있어 유연성이 더욱 커질 수가 있다.
본 발명의 일 실시예에서, 평형 전자기 커플러는 유전체 매체에 의해 분리되며 특정 범위의 커플링 계수를 갖는 제1 및 제2 커플러 구성 요소를 포함한다. 이 커플러 구성 요소들 중 적어도 하나는 커플링 구성 요소들의 상대적 위치의 변동에 대한 커플링 계수의 감도를 감소시키는 기하학적 형상을 갖고 있다. 커플러의 길이는 시스템 대역폭을 제한함이 없이 신호 에너지를 충분히 전달할 수 있도록 선택된다.
본 발명의 다른 실시예에서, 장치는 선택된 변조 방식을 이용하여 전자기 커플러를 통해 멀티-드롭 버스와 데이터를 송수신한다. 전자기 커플러에 의해 장치는 버스 상에서 신호 에너지의 비교적 작은 부분을 샘플링할 수 있어 장치가 버스의 전기적 특성에 미치는 영향을 경감시킬 수가 있다. 이용된 변조 방식은 전자기 커플링된 장치가 제공하는 임피던스 환경에서 심볼 밀도가 심볼간 및 심볼내 간섭에 대한 감응(susceptibility)과 균형을 이루도록 선택된다.
본 발명은 첨부된 도면을 참조하면 잘 이해될 수 있다. 도면에서는 동일 구성 요소에 대해서는 동일한 도면 부호가 표시된다. 첨부 도면은 본 발명의 선택된 실시예들을 설명하기 위한 것으로 본 발명의 범위를 한정하는 것은 아니다.
도 1은 전자기 커플러를 이용하는 종래의 멀티-드롭 버스 시스템의 블록도.
도 2A는 본 발명에 따른 전자기 커플링 멀티-드롭 버스의 블록도.
도 2B는 도 2A의 전자기 커플링 버스 시스템의 일 실시예의 전기적 특성을 나타낸 블록도.
도 3A는 평형 전자기 커플러의 일실시예로서, 제1 트레이스 상에 있는 제2 트레이스의 돌출부분이 제1 트레이스와 여러 번 교차하여 지그재그 패턴을 형성하는 것을 나타내는 도면.
도 3B는 평형 전자기 커플러의 다른 일실시예로서, 실질적으로 직선형인 제1 트레이스 상에 있는 제2 트레이스의 돌출부분이 제1 트레이스와 여러 번 교차하여 지그재그 패턴을 형성하는 것을 나타내는 도면.
도 3C는 전자기 커플러의 다른 일실시예로서, 하나의 트레이스(구성 요소)의 폭이 다른 트레이스(구성 요소)보다 더 좁게 되어 있는 것을 나타내는 도면.
도 3D는 회전 평형 전자기 커플러를 갖는 멀티-드롭 버스 시스템의 일부를 나타내는 도면.
도 3E는 장치를 버스 트레이스에 커플링하기 위한 메커니즘으로서, 장치가 유연한 회로 상에 장착되어 회로 기판에 대하여 눌려지는 것을 나타내는 도면.
도 4는 본 발명에 이용하기에 적합한 각종 변조 기술을 적용한 데이터의 다중 비트를 나타내는 심볼을 개략적으로 나타낸 도면.
삭제
도 5A 및 5B는 본 발명에 이용하기에 적합한 인터페이스에 대한 실시예들의 블록도.
도 6은 진폭, 펄스폭, 및 위상 변조를 통해 비트를 인코딩 및 디코딩하는 트랜시버 모듈의 일 실시예에 대한 블록도.
도 7A-7D는 도 6의 송신기의 일 실시예의 각종 구성 요소에 대한 회로도.
도 8A-8E는 버스 시스템(200)의 일 실시예에 있어서 데이터 전송의 여러 단계에서의 신호들을 도시한 도면.
도 9A-9E는 본 발명에 이용하기에 적합한 수신기의 일 실시예의 각종 구성 요소에 대한 회로도.
도 10은 본 발명에 이용하기에 적합한 보정 회로를 나타낸 블록도.
도 11은 버스 시스템(200)의 통신 채널의 일 실시예의 주파수 응답도.
이하의 설명에서는 본 발명의 충분한 이해를 위해 특정의 세부사항들이 많이 설명되어 있으나, 본 발명의 수혜를 입는 당업자들이라면 이러한 세부사항에 대한 설명이 없더라도 본 발명을 실시하는데 지장이 없다는 것을 잘 알 것이다. 게다가 본 발명의 특징들에 주의를 집중하기 위해서 각종의 공지된 방법, 절차, 구성 요소 및 회로들에 대해서는 설명하지 않았다.
도 1은 멀티-드롭 버스 시스템(100)의 전기적 특성을 나타내는 블록도이다. 시스템(100)은 각종 장치(120(1) - 120(n))(총괄적으로는,"장치(120)") 간에 데이 터를 전달하는 버스(110)를 포함한다. 장치(120(1))는 버스(110)에 전기적으로 결합되고, 장치(120(2) - 120(n))는 각각 해당 전자기 커플러(160(1) - 160(n-1))를 통해 버스(110)에 결합된다. 아래의 설명에서 전기적 커플링이라 함은 신호를 제로 주파수(DC)까지 낮추어서 전송할 수 있는, 버스(110)와 장치(120(1)) 간의 비교적 저저항의 전기적 경로를 말한다. 또한, 도 1에는 기생 성분(130)이 나타나 있는데, 이것은 장치(120)가 별도의 도터 카드 상에 설치될 때에 장치(120)나 커넥터용 패키지에 관련된 것일 수 있다.
멀티-드롭 시스템에서, 복수의 전자기 커플러(160)는 버스(110)에 따른 임피던스 불연속을 생기게 하는데, 이러한 불연속은 임피던스 매칭을 더욱 어렵게 만든다. 임피던스 불연속으로부터 반사된 신호는 다른 신호와 간섭한다(심볼간 및 심볼내 간섭). 커플러(160)와 기생 성분(130)(존재하는 경우)에 의해 만들어지는 잡음 환경은 시스템(100) 상에서 이용될 수 있는 시그널링 주파수와 심볼 밀도를 제한한다.
시스템(100)과 유사한 전자기 커플링 버스는 미국특허 제5,638,402호, 제3,516,065호 및 제3,619,504호에 개시되어 있다. 미국특허 제5,638,402호는 평형판 형태("평형 커플링부")와 대략 0.3의 "후방 누화 계수(backward cross-talk coefficient)"(Kb)를 가지는 전자기 커플러(160)를 개시하고 있다. Kb는 커플러(160)에 유도되는 역방향 전파 신호의 1차 신호에 대한 상대 진폭을 말한다. Kb값이 0.3이라는 것은 버스(110) 상에서 신호가 크게 산란되고 커플러당 신호 에너 지 손실이 크다는 것을 의미한다. 또한, 이것은 장치(120)의 수신기에 동적 범위 조건을 가중시킨다. Kb가 0.2 정도만 되어도 버스(110) 상에서의 신호 감쇄와 잡음 문제가 심각하다.
평행판 커플러의 커플링 계수는 그 강도 이외에도 커플러 구성 요소(162, 164)의 수평(x, y) 및 수직(z) 정렬의 변동에도 매우 민감하다. 한가지 해결책은 전자기 커플러(160)의 양측면을 커플링 계수가 목적 범위 내에 확실히 들 정도로 충분한 정밀도를 갖고서 회로 기판 내에 삽입하는 것이다. 이와 같이 정밀하게 하려면 시스템(100) 비용이 증가하게 된다. 더욱이, 이러한 정밀 삽입을 위해서는 도터 카드를 수용하는 커넥터가 필요하게 되는데, 이러한 커넥터는 기생 성분(130)으로 나타나게 된다.
평행판 커플러(160)는 버스 트레이스 쌍들에서 보수(complementary) 신호들을 구동하는 차동 신호 방식으로 구현되는 경우에는 잡음 문제에도 민감하게 된다. 이 시스템에서 한 쌍의 커플러(160)는 보수 신호를 장치(120) 내의 다른 수신기로 전달한다. 평행판 커플러(160)의 구성 요소들의 위치 변동에 대한 평행판 커플러의 감도는 커플러 쌍들이 커플링 계수와 부정합(mismatch)할 가능성을 증가시킨다. 이것은 차동 시그널링의 이익을 손상시키는 차동 잡음(differential noise)으로 나타난다. 더욱이, 커플러들이 충분히 서로 이격되어 있지(커플러를 지지하는데 필요한 회로 기판 면적을 증가시키는 것) 않으면 보수 신호들이 커플링을 방해할 수 있으며, 이는 신호 대 잡음의 손실을 초래하게 된다.
도 2A는 본 발명에 따른 시스템(200)의 일 실시예를 나타낸 블록도이다. 시스템(200)은 컴퓨터 시스템일 수 있으나, 본 발명의 수혜를 입는 디지털 통신 분야의 당업자들이라면 본 발명의 이익은 높은 대역폭 데이터 전송을 필요로 하는 어떠한 시스템에서도 구현될 수 있음을 잘 알 것이다.
시스템(200)에서, 장치(220(1) - 220(m))(총괄적으로는, "장치(220)")들은 버스(210)를 통해 서로 통신한다. 이를 위해서 장치(220(1) - 220(m))는 각각 버스(210)와 신호를 송수신하는 인터페이스(230(1) - 230(m))를 포함한다. 인터페이스(230(2) - 230(m))는 각각 해당 전자기 커플러(240(1) - 240(m-1))(총괄적으로는, "전자기 커플러(240)")를 통해 버스(210)와 통신한다. 전자기 커플러(240)는 장치(220)가 버스(210)의 전기적 특성에 미치는 영향을 제한하도록 평형을 이루며, 장치(220)와 버스(210) 간에 신호를 확실하게 전송한다. 예컨대, 전자기 커플러(240)의 커플링 계수는 버스(210)와 장치(220) 간에 신호 에너지를 충분히 전달하여 버스(210) 상에서의 신호 반사와 버스(210) 상에서의 신호 에너지의 급속한 감쇄(신호 에너지 잘림(bleed-off))를 제한하면서 신호 대 잡음 여유를 유지하도록 선택된다. 평형 전자기 커플러(240)는 일반적으로 0.1 내지 0.4 범위의 커플링 계수를 이용하며, 예컨대 Kb = 0.05 내지 0.2이다. 전자기 커플러(240)의 기하학적 형태는 버스와 장치 측 커플링 구성 요소(242, 244)(도 2B) 각각의 상대 위치 변동에 대해 그 선택된 커플링 계수를 그대로 유지하게끔 선택될 수 있다.
전자기 커플러에 의해 전달되는 에너지와 전자기 커플러를 이용하는 시스템에 의해 지원되는 최대 유효 시그널링 주파수는 커플러 길이에 따라 달라진다. 또 한, 커플러가 길수록 공간을 더 많이 차지하며 시스템 비용도 더 많이 들게 된다.
커플러(240)에 의해 전달되는 신호 에너지는 유도(induced) 신호 파형의 제곱을 그 지속 기간에 대해 적분한 것에 비례한다. 유도 신호 파형은 Kb, 버스 트레이스 상의 신호 파형의 진폭, 및 커플러의 길이에 의해 정해진다. 소정의 Kb 값에 대해서, 커플러가 길수록 커플러가 전달하는 샘플링된 신호 에너지는 더 크게 된다. 또한, 심볼이 충분히 높은 주파수로 버스(210)에서 구동되면, 심볼 주기는 유도 파형의 지속 기간보다 더 짧아 질 수 있다. 이러한 사정 하에서, 커플러(240)는 2 이상의 심볼로부터의 에너지를 혼합, 즉 심볼들을 간섭시킬 수 있는데, 이러한 간섭은 신호 대 잡음비를 저하시킨다. 이런 이유로, 커플러(240)의 길이는 버스(210)를 따른 심볼간 간섭이나 과잉 에너지 잘림을 일으키지 않고서 적당한 신호 에너지를 장치에 공급하기에 충분히 길어야 한다.
도 2B는 시스템(200)의 전기적 특성을 개략적으로 나타낸 것이다. 장치, 예컨대 장치(220(2))와 버스(210) 간에는 신호가 전자기 커플러(240(1))를 통해 전자기적으로 전송된다. 이하의 설명에서는 전자기 커플링이라 함은 신호 에너지가 그 신호에 관련된 전기장과 자기장을 통해 전달되는 것을 말한다. 전자기 커플링은 신호의 전기장에 관련된 용량성(capacitive) 성분과 신호의 자기장에 관련된 유도성(inductive) 성분을 포함한다. 예컨대, Kb는 다음과 같이 유도성 커플링 계수(KL)와 용량성 커플링 계수(KC)에 관련된다.
Kb = 0.25(KL+ KC)
여기서, KL은 커플러 구성 요소들 간의 단위 길이당 상호(mutual) 인덕턴스에 대한 커플러 구성 요소들의 자기(self) 인덕턴스의 기하학적 평균의 비이며, KC는 커플러 구성 요소들 간의 단위 길이당 상호 커패시턴스에 대한 커플러 구성 요소들의 자기 커패시턴스의 기하학적 평균의 비이다.
커플러(240)에 전달되는 에너지에 대한 용량성 및 유도성 기여의 효과는 신호 주파수에 따라 변한다. 일반적으로 유도성 성분의 상대적 기여는 신호 주파수가 증가할수록 더욱 현저해진다. 예컨대, 의미있는 유도성 성분의 존재는 고주파에서 신호 방향성을 제공하는데 이용될 수 있다. 게다가, 전자기 커플러(240)는 집중식(lumped) 장치가 아닌 분산식(distributed) 장치처럼 행동한다. 커플러(240)의 용량성 및 유도성 양상의 분산적 성질은 주파수가 높을수록 더욱 현저해지고, 그 때에 신호 파장은 커플러(240)의 물리적 치수에 가까워지게 된다.
적당한 커플링 계수가 선택된 전자기 커플러(240)를 이용하면 시스템(200)에서의 임피던스 불연속을 전기적 연결부나 비평형 전자기 커플러에 의존하는 시스템에서의 임피던스 불연속에 비해 현저히 감소시킨다. 더욱이, 전자기 커플러(240)가 장치와 버스 측 구성 요소(242, 244) 각각의 위치 변동에 상대적으로 덜 민감한 기하학적 형태를 갖는다면, 굳이 비싸고 정밀한 제조 방식을 쓰지 않아도 평형 커플링 계수를 일정하게 유지시킬 수가 있다. 버스(210)의 임피던스가 균일할수록 데이터를 전송하는 신호 환경이 더욱 깨끗해진다. 본 발명에 따라 이러한 데이터 를 인코딩하는데 이용된 변조 방식은 버스(210)의 깨끗한 잡음 환경과 커플러(240)가 그 전달 파형에 미치는 영향을 반영한다.
본 발명의 일 실시예에서, 전자기 커플러(240)는 버스(210) 상의 신호 진폭의 약 5-10%를 대응 장치(220)로 전달한다. 이것은 특정 커플러 형태와 길이(Kb = 0.13, L = 1cm)에 대한 신호 에너지의 1% 이하에 해당한다. 버스(210) 상에서의 신호 에너지 감쇄가 비교적 작다면 복수의 장치(220)가 버스(210)의 임피던스에 미치는 영향이 제한된다. 이러한 제한된 신호 감쇄의 한가지 효과는 전자기 커플러(240)의 장치 측(242) 신호 파형("전달 파형")은 버스(210) 상에서 전송되는 에너지의 작은 비율이라는 것이다. 커플링 계수는 대칭적이므로 장치 측(242)에서 버스(210)로의 역방향에서도 유사한 감쇄가 일어난다. 이러한 신호 감쇄의 중요성은 시스템(200)에서의 잡음 종류에 따라 변한다.
스케일링 가능 잡음은 신호의 에너지로 스케일링되는 잡음이다. 전달된 파형에 관련된 스케일링 가능 잡음은 전달된 파형 그 자체와 동일한 정도로 감쇄된다. 스케일링 가능 잡음의 발생원은 전자기 커플러(240)에 의해 제거되지 않는 신호 반사부를 포함한다. 스케일링 불능 잡음은 외부로부터 들어온 잡음, 열잡음 등을 포함한다. 이 스케일링 불능 잡음 문제가 해결되지 않으면, 전자기 커플러(240)에 의한 신호 감쇄가 시스템(200)의 성능에 영향을 미칠 수 있다. 시스템(200)에서 스케일링 불능 잡음 문제를 해결하기 위한 전략은 강건한(robust) 심볼 변조 방식을 선택하고 차동 시그널링을 이용하는 것을 포함한다. 시스템(200)의 일 실시예에서, 인터페이스(230)는 전달 파형을 증폭시킨 후에 이를 복조하여 전송 데이터를 재생한다.
전자기 커플러(240)의 다른 효과는 전달된 파형이 버스(210) 상의 신호에 비례하여 변한다는 것이다. 일반적으로, 전자기 커플러(240)에 전달되는 신호는 미분된다. 예컨대, 전자기 커플러(240)의 버스 측(244)의 정방향(positive) 신호 펄스(260)는 전자기 커플러(240)의 장치 측(242)의 정방향/부방향 진행 펄스(270)가 된다. 시스템(200)에서 이용되는 변조 방식(들)은 통신 채널의 신뢰성을 저하시키지 않으면서 전자기 커플러(240)에 관련된 진폭 감쇄와 신호 미분을 수용하도록 선택된다. 예컨대, 스케일링 불능 잡음 발생원 앞에서의 신호 감쇄는 이용 가능한 진폭 변조 전압 레벨의 수를 제한할 수 있다. 미분을 위해서는, 원한다면 전환(transition) 시그널링 대신에 또는 이에 부가하여 레벨 시그널링에 대한 DC 전압을 복구하는 적분 회로를 이용해야 하는 수가 있다. 또한, 시스템(200)에서 상승 시간(rise-time) 변조(후술함)를 이용하려면 신호 파형의 2차 도함수를 측정해야 한다.
본 발명의 일 실시예에서, 멀티-드롭 버스 시스템(200)은 컴퓨터 시스템이며, 장치(220)는 프로세서, 메모리 모듈, 시스템 로직 등과 같은 각종 시스템 구성 요소에 해당한다. 본 발명의 실시예는 400 MHz의 신호 주파수에서 데이터를 전달할 수 있는 장치(220)를 17개까지 지원하는 50cm 길이의 버스(210)를 포함한다. 심볼당 4비트의 심볼 밀도를 제공하는 변조 방식을 이용함으로써 시스템(200)의 이러한 실시예는 채널당 초당 1.6 기가비트의 디지털 대역폭을 제공한다. 버스(210) 의 비교적 깨끗한 잡음 환경에 의해 가능하게 되는 높은 신호 주파수와 높은 심볼 밀도는 훨씬 더 큰 디지털 대역폭을 제공하는데 이용될 수 있다. 예컨대, 적당한 재료를 이용하면, 멀티-드롭 버스 시스템에 1GHz 정도의 시그널링 주파수를 이용할 수 있다.
도 11은 재료와 전자 패키지의 현 기술 수준에서 전자기 커플링 버스 시스템(210)의 대역폭을 설명하는 곡선군을 보여준다. 각 곡선은 커플러 수가 서로 다르며, 목적 범위 내에서 커플링 계수도 다르다. 형태는 통과대역이 1101로 표시된 대역통과 필터이다. 주파수 하한은 커플러(240)의 주파수 응답에 의해 설정되고, 주파수 상한은 인쇄 회로 기판 재료 손실과 패키지 기생 인덕턴스와 커패시턴스에 의해 정해진다. 1cm 길이의 커플러에서 길이 유도 대역폭 한계는 5 GHz 부근이며, 더 긴 커플러에서는 이 한계는 더 낮은 주파수에 있는데, 예컨대 4cm 길이의 커플러에서는 이 한계는 1.25 GHz 부근이다. 따라서 재료와 기생 성분은 심볼 주파수(Fs)를 더 높게 스케일링하는 능력을 제한한다. 예컨대, 유행하고 있는 PC 보드 유전체 재료 FR4는 3 GHz이상의 주파수를 심하게 감쇄시킨다. 이러한 제한 하에서 디지털 대역폭을 증가시키기 위해서는 본 발명에서 설명된 변조 기술을 이용하여 Ns를 증가시켜야 한다. 예컨대 FR4를 테프론으로 대체하여 재료 특성을 개선하면, 본 발명에서 Fs, Ns 또는 이 둘의 조합이 스케일링될 수가 있어 버스 시스템(210)의 통과대역(1101)이 확대됨에 따라 디지털 대역폭이 더 커지게 된다.
장치(220)와 버스(210) 간의 전자기 커플링의 한가지 장점은 직접식 커플링 시스템이나 커플러 구성 요소의 정밀한 위치 설정을 요하는 전자기적 커플링 시스템에서보다 더 쉽게 장치(220)를 시스템(200)에 추가하거나 시스템으로부터 제거할 수 있다는 것이다. 예컨대 전자기 커플러(240)를 이용하면, 예컨대 32 비트 버스의 32개 트레이스에의 전기적 연결부를 만들거나 깨뜨릴 필요가 없다. 이것과, 정전 방전 보호 이익, 신호 보전 등 때문에, 본 발명의 전자기 커플링 양상은 핫 스와핑(hot-swapping)과 같은 응용분야에 중요한 이점을 가질 수가 있다.
본 발명의 일 실시예에서, 전자기 커플러(240)는 그 커플링 계수가 장치 측 구성 요소(242)와 버스 측 구성 요소(244)의 상대적 위치에 덜 민감하게 하는 기하학적 형태를 갖고 있다. 이러한 기하학적 형태에 의해서 평형 커플러(240)는 장치 및 버스 측 구성 요소들(242, 244) 각각의 수평 또는 수직 간격의 변동에도 불구하고 커플링 계수를 어떤 선택된 범위 내로 유지시킬 수가 있다.
도 3A는 장치(220)와 버스(210) 간에 비교적 안정된 커플링을 제공하는 기하학적 형태를 가진 평형 전자기 커플러(240)의 일 실시예(300)를 나타낸 것이다. 커플러(300)는 도 2B에 표시된 좌표 시스템(그 일부는 도 3A에 다시 나타남)에 대해서 부의(negative) z방향에서 본 것이다. 이 배향에서, 버스 측 구성 요소(320)는 전자기 커플러(300)의 장치 측 구성 요소(330) 위에 나타난다. 버스와 장치 측 구성 요소(320, 330)의 기하학적 형태에 의해서 커플러(300)를 통해 전달되는 에너지량은 버스와 장치 측 구성 요소(320, 330)의 상대적 정렬에 비교적 덜 민감하게 될 수가 있다.
커플러(300)에서, 버스 측 구성 요소(320)는 그 단부점에 의해 정해지는 길이 방향에 대해(y축 방향을 따라) 굽이쳐서 지그재그 패턴을 형성한다. 버스 측 구성 요소(320)의 개시된 실시예는 정부의(positive and negative) z방향에서 교대하는 길이 방향으로부터의 4개의 편위(excursion)를 포함한다. 길이 방향으로부터의 이 편위들의 개시된 수, 크기, 및 각도는 기하학적 형태를 개괄적으로 나타낸 것이다. 이 값들은 특정 실시예의 조건에 맞추어서 변경될 수 있다. 장치 측 구성 요소(330)는 버스 측 구성 요소(320)의 지그재그 패턴에 상보적인 지그재그 패턴을 갖고 있다.
반복된 교차들은 커플러(300)에 대해서 평행판 영역(340(1) - 340(4))(총괄해서, "평행판 영역(340)")과 주변(fringe) 영역(350(1) - 350(3))(총괄해서, "주변 영역(350)")을 형성한다. 평행판 영역(340)과 주변 영역(350)은 각각 커플러(300)의 커플링 계수에 기여하는 바가 다르며, 구성 요소(320, 330)의 상대적 정렬의 변동 효과를 경감시킨다. 예컨대, 구성 요소(320, 330)가 x, y 평면에서의 그 기준 위치로부터 약간 이동해도 평행판 영역(340)의 크기는 별로 변하지 않고, 구성 요소(320, 330)가 x, y 평면에서의 그 기준 위치로부터 이동하면 인접 영역에서의 변화가 서로를 보상하도록 주변 영역(350)의 크기가 변한다. S가 0.125cm, δ = 35°, W가 5밀리미터인 커플러(300)의 실시예에서, Kc는 구성 요소(320, 330)가 그 정상 정렬 위치로부터 x 및/또는 y 방향에서 ±8 밀리미터 만큼 이동하면 ±2%만큼만 변화한다.
구성 요소들(320, 330) 간의 수직 간격 변동의 효과도 커플러(300)에서 경감된다. 평행판 영역(340)에서의 커플링은 간격(z)에 따라 역으로 변하며, 주변 영역(350)에서의 변동은 간격에 따라 아주 서서히 변한다. 총 효과는 커플러(300)커플러(300)에 대해서 z방향에서의 변동에 대한 감도가 감소되는 것이다. 이와 같이 커플러 형태를 선택함으로써, 커플러 간격(z)이 +/- 30% 변화하면 용량성 커플링 계수가 +/- 15% 이하만큼 변화하게 된다. 이것은 똑같은 도선 간격 범위에서 +40/-30% 변동을 나타내는 평행판 방식 커플러 형태보다 양호하다.
커플러(300)의 개시된 실시예에서, 구성 요소(320, 330)는 각 구성 요소를 따라 전송되는 신호에 비교적 일정한 임피던스 환경을 제공하는 둥근 코너를 갖고 있다. 마찬가지 이유로, 구성 요소(320, 330)는 비교적 일정한 단면을 갖고 있다. 요컨대, 커플러(300)는 어떤 환경에서도 별다른 임피던스 변화 없이 장치(220)와 버스(210) 간에 강건한 신호 전송을 제공한다.
도 3B는 평형 전자기 커플러(240)의 다른 실시예(304)를 나타낸다. 개시된 실시예에서, 일 구성 요소(324)는 구성 요소(320)에 대해 전술한 것과 마찬가지로 굽이치는 즉 지그재그 패턴을 갖고 있고, 제2 구성 요소(334)는 거의 직선 형태를 갖고 있다. 구성 요소(334)는 커플러(304)의 버스 측 또는 장치 측을 구성할 수 있으며, 구성 요소(324)는 그 반대측을 구성한다. 커플러(304)는 평행판 영역(344)과 주변 영역(354) 모두를 포함하는데, 주변 영역(354)은 커플러(300)에서의 주변 영역(350)보다 작다. 결과적으로, 커플러(304)는 커플러(300)보다 구성 요소(324, 334)의 상대적 위치 변동에 더 민감할 수 있다.
도 3C는 평형 전자기 커플러(240)의 또 다른 실시예(308)를 나타낸다. 이 실시예에서는 일 구성 요소(328)는 제2 구성 요소(338)보다 좁게 하여 평행판 영역(348)과 주변 영역(358) 모두를 제공한다.
도 3D는 커플러(300)를 구비한 멀티-드롭 버스 시스템의 일부를 도시한 것이다. 버스 트레이스(380)는 그 길이를 따라 이격된 복수의 버스 측 구성 요소들(320)을 포함한다. 해당 장치(370)는 관련 장치 측 구성 요소(330)를 통해 버스 트레이스(380)에 커플링된다. 구성 요소(320, 330)는 그 기하학적 형태를 나타내도록 회전된 것으로 도시되어 있다. 커플러(300)의 실시예들은 위치 설정을 용이하게 하거나 커플링 계수를 조정하기 위하여 구성 요소들(320, 330) 간에 유전체 재료를 포함시킬 수 있다.
도 3E는 버스 트레이스(380)에 장치(370)를 커플링시키는 기구를 도시한 것이다. 개시된 실시예에서, 커플러(300)의 버스 측 구성 요소(320)를 포함하는 버스 트레이스(380)는 회로 기판(384) 상에 장착된다. 버스 트레이스(380)의 일단은 장치(220(1))에 연결된다. 장치(370)는 유연성 회로(386)에 장착되어 장치 측 구성 요소(330)에 연결되는데, 도 3E에는 그 일부만이 도시되어 있다. 장치 측 구성 요소(330)는 유연성 회로(386)가 회로 기판(384)을 누를 때에(화살표로 표시됨) 버스 측 구성 요소(320)와 맞대어지는 유연성 회로(386)의 표면을 따라 연속된다. 소켓(388)은 유연성 회로(386)를 정위치에 고정시키기 위해 제공되는 것으로, 도 3E에는 그 일부만이 나타나 있다.
유연성 회로(386)의 유연성으로 인해 이 회로는 회로 기판(384)을 누름에 따 라 굽어질 수가 있다. 일 실시예에서, 장치 측 구성 요소(330)는 회로 기판(384)에 대해 유연성 회로(386)를 누름으로써 형성된 유연성 회로(386)의 비교적 평탄한 부분 상에 있게 된다. 완전히 삽입하고 부의 z축을 따라 커플러(300)를 내려다보면, 장치 측 구성 요소(330)와 버스 측 구성 요소(320)는 도 3A에서처럼 정렬된다. 버스와 장치 측 구성 요소들(320, 330) 간에 간격을 유지시키기 위해 스페이서가 구비될 수 있으며, 또는 구성 요소들(320, 330) 중 어느 하나 또는 둘 다에 유전체 재료가 코팅될 수 있어, 이들 구성 요소들은 단락 회로가 생기지 않도록 하면서 함께 눌러질 수가 있다. 장치 측 구성 요소(330)를 장치(370)에 커플링시키는 트레이스는 유연성 회로(386)와 함께 굽어지므로 장치 측 구성 요소(330)와 장치(370) 간에 커넥터를 삽입할 필요가 없게 된다.
유연성 회로(386)는 예컨대 에폭시 유전체 재료, 폴리이미드(예컨대, 델라웨어주 윌밍톤시 소재의 E.I. du Pont de Nemours사가 제조한 Kapton®), 또는 폴리에틸렌 테레프탈레이트(PET)와 같은 한 층 이상의 유연성 및/또는 탄성 재료를 포함할 수 있다. 일 실시예에서, 장치 측 구성 요소(330)는 유연성/탄성 재료 층들 간에 개재되어 커플러를 형성하는데 이용되는 탄성 및 유전체 격리를 제공할 수 있다. 개시된 기구는 장치(370)를 버스 트레이스(380)에 커플링시키는데 이용될 수 있는 많은 방법 중 하나일 뿐이다. 예컨대 유연성 및 강성 재료, 도터 카드 및 이들 기구에 대한 변형의 여러 조합이 이용될 수 있다.
본 발명에 따라 구현되는 멀티-드롭 버스 시스템에 의해 제공된 더 깨끗한 잡음 환경에 따라서 종래의 멀티-드롭 버스 시스템에서보다 더 높은 주파수에서 신호가 확실히 전송될 수가 있다. 그러나, 더 높은 시그널링 주파수에 의해 제공되는 대역폭 이득은 제한된다. 예컨대 전송 채널에서 신호를 산란시킬 수 있는 불규칙성의 스케일은 신호 주파수가 증가함에 따라 감소된다. 게다가, 완전히 제거되거나 차단될 수는 없는 기생 커패시턴스와 인덕턴스는 전송 속도를 떨어뜨리고, 신호 진폭을 감쇄시키며, 고주파에서 회로 공진을 일으킨다. 더욱이, 표피 효과(skin effect)와 유전체 손실과 같은 재료 특성은 고주파 전파(propagation)를 제한할 수 있다. 전자기 커플러(240)에 의한 신호 감쇄도 대역폭에 영향을 미칠 수 있다. 예컨대, 감쇄를 보상하기 위해 전송된 신호를 증폭시키는 것은 신호가 전송될 수 있는 주파수를 제한하게 된다.
전술한 바와 같이, 채널의 디지털 대역폭은 BW = FsNs로 주어진다. 여기서, Fs는 심볼 주파수이고 Ns는 심볼당 전송 비트수("심볼 밀도")이다. 본 발명의 이익은 개시된 변조 방식에 한정되는 것은 아니다. 형상(shape) 변조(어떤 펄스 내의 에지 수를 변화시키는 것)와 같은 시간 영역 변조 방식, 주파수 변조, 위상 변조 및 확산 스펙트럼과 같은 협대역 및 광대역 주파수 영역 변조 방식이나 이들 시간 및 주파수 영역 변조 방식의 조합(고주파 사인파가 중첩된 펄스)도 본 발명에 이용하기에 적당하다.
도 4는 Fs, Ns, 그리고 복수의 데이터 비트를 인코딩하여 심볼로 만드는데 이용될 수 있는 각종 변조 방식 간의 상호 작용을 보여주는 신호(410)의 개략적 표현을 도시한 것이다. 신호(410)는 심볼 주기(Fs -1)에서 전송된 변조된 심볼(420)을 포함한다. 실례로, 심볼 내의 5개 비트의 데이터(Ns=5)를 인코딩하는데에 위상, 펄스폭, 상승 시간, 및 진폭 변조 방식이 나타나 있다. 본 발명은 특정 시스템에서 대역폭을 증가시키기 위해 이러한 변조 방식은 물론 다른 변조 방식이나 이들의 조합을 구현할 수 있다. 변조 방식(들)은 고려하고 있는 각 변조 방식에 적용될 수 있는 비트 간격(아래 참조), 잡음 발생원, 및 회로 제한 사항과, 주어진 주파수에 대해 이용 가능한 심볼 주기를 고려하여 선택될 수 있다.
다음의 설명에서, "펄스"란 상승 에지와 하강 에지 모두를 갖는 신호 파형을 말한다. 펄스 방식 시그널링에서는 정보는 예컨대 에지 위치, 에지 형태, 및 에지 쌍 간의 신호 진폭으로 인코딩될 수 있다. 그러나 본 발명은 펄스 방식 시그널링에 한정되는 것은 아니다. 에지 방식 시그널링과 각종 진폭, 위상 또는 주파수 변조 주기 파형들과 같은 다른 신호 파형들도 마찬가지로 구현될 수 있다. 다음의 설명은 본 발명의 여러 가지 양상을 명확하게 밝히기 위해 펄스 방식 시그널링 방식의 변조에 초점을 두지만, 이들 방식은 본 발명을 실시하는데 반드시 필요한 것은 아니다. 펄스 방식 시그널링에 대해 아래에 설명되는 것과 유사한 고려가 다른 신호 파형에도 적용되어 적당한 변조 방식을 선택할 수 있다.
신호(410)에서 제1 비트의 값(0 또는 1)은 심볼(420)의 선단(leading) 에지가 발생되는 심볼 주기 내의 위치(p0 또는 p1)로 표시된다(위상 변조, 즉 PM). 제2 및 제3 비트의 값은 펄스가 4가지 가능한 폭(w0, w1, w2, w3 ) 중 갖는 것으로 표시된다(펄스폭 변조, 즉 PWM). 제4 비트의 값은 하강 에지의 기울기가 큰가(rt0) 작은가(rt1)로 표시된다(상승 시간 변조, 즉 RTM). 제5 비트의 값은 펄스 진폭이 정(positive)인가 부(negative)인가(a0, a1)로 표시된다(진폭 변조, 즉 AM). 두꺼운 선은 심볼(420)의 실제 상태를 나타내며, 점선은 설명된 인코딩 방식에 대해 다른 이용가능한 상태를 나타낸다. 상승 및 하강 에지의 위치가 비교될 수 있는 기준 시각을 제공하기 위한 스트로브가 심볼 주기 내에 표시된다. 전술한 변조 방식 각각에 의해 인코딩된 비트 수는 설명의 목적으로만 제공된 것이다. 그 외에도 심볼(420)의 상승 및/또는 하강 에지에 RTM이 적용될 수 있으며, AM은 비트를 심볼(420)의 크기 및/또는 부호로 인코딩할 수 있다.
PM, PWM, 및 RTM은 시간 영역 변조 방식의 예들이다. 각 시간 영역 변조 방식은 하나 이상의 비트를 상승 에지나 그에 이어지는 하강 에지와 같은 하나 이상의 이벤트가 심볼 주기 내에 발생되는 시각(들)으로 인코딩한다. 즉, 비트 상태는 심볼 주기 내의 이벤트 시각이나 이벤트 시각들 간의 차로서 표현된다. 각 시간 영역 변조 방식에 관련된 비트 구간은 변조 방식의 여러 가지 서로 다른 비트 상태들 간을 확실히 구별하는데 필요한 최소 시간량을 나타낸다. 특정 시스템을 위해 선택된 변조 방식과 선택된 변조 방식으로 표현되는 비트 수는 부분적으로는 후보 변조 방식의 비트 구간과 이를 수용하는데 이용될 수 있는 시간, 즉 비트 주기에 의해서 결정된다.
도 4에서, t1은 위상 변조 방식에서 p0와 p1 간을 구별하는데 필요한 최소 시간을 나타낸다. 심볼 주기 내에는 지속기간 t1의 1 비트 구간이 할당되어 펄스 에지가 p0이나 p1에 확실히 할당될 수가 있다. t1의 값은 위상 측정과 간섭을 일으킬 수 있는 회로 제한 사항과 잡음에 따라 다르다. 예컨대, 클록 펄스에 의해 스트로브가 제공되면, 클록 지터가 이 스트로브 위치(시간)를 불확정하게 만들 수 있고, 이것은 p0와 p1 간을 확실히 구별하는데 필요한 최소 시간을 증가시키게 된다. 각종 회로 제한 사항과 해결책은 뒤에 더 자세히 설명한다.
마찬가지로, 심볼 주기 내에 지속 기간 t3의 1 비트 구간이 할당되어 두 가지 상태(rt0, rt1)가 확실히 구별될 수 있다. t3의 크기는 상승 시간 측정과 관련된 회로 제한 사항과 잡음에 의해 결정된다. 예컨대 상승 시간은 커플러(240)를 통과함으로써 미분된다. 따라서, t3는 2차 도함수의 측정이 가능할 정도로 충분히 길어야 한다.
심볼 주기 내에 지속 기간 t2의 3 비트 구간이 할당되어 4가지 상태(w0, w1 , w2, w3)가 확실히 구별될 수 있다. t2의 크기는 펄스폭 측정과 관련된 회로 제한 사항과 잡음에 의해 결정된다. 펄스폭이 클록 스트로브와 관련하여 결정되면, 쿨록 지터에 관한 고려 사항이 적용될 수 있다. 펄스폭이 예컨대 펄스의 선단 에지와 관련하여 결정되면, 선단 및 후단 에지의 측정들 간의 공급 전압 변동과 같은 고려 사항이 적용될 수 있다.
일반적으로, n비트 값을 비트 구간(ti)을 가진 시간 영역 변조 방식(i)으로 인코딩하는데 필요한 시간은 (2n-1)·ti이다. 잡음이나 회로 사정으로 불균일 비트 구간이 바람직한 경우에는 변조 방식에 할당되는 총 시간은 그 비트 구간 모두의 합이다. 복수의 시간 영역 변조 방식이 이용되는 경우에는 심볼 주기는 Σ(2n(i)-1)·ti)에다 임의의 추가적인 타이밍 여유를 더한 것을 수용할 정도로 충분히 길어야 한다. 여기서, 합산은 이용된 모든 시간 영역 변조 방식에 대한 것이다. 상기 예에서, 심볼 주기는 t1 + t3 + 3t2에다 임의의 다른 여유나 타이밍을 더한 것을 수용해야 한다. 이것은 채널 대역폭, 잔류 잡음 등으로 표시되는 최소 펄스폭을 포함할 수 있다.
복수의 인코딩 방식을 이용하면 심볼 시간에 대한 제한 조건이 경감된다. 예컨대 펄스폭 변조만을 이용하여 5비트를 인코딩하려면 적어도 31·t2가 필요하다. t2가 충분히 클 때, 하나의 인코딩 방식을 이용하려면 더 큰 심볼 주기(더 낮은 심볼 주파수)를 필요로 할 수 있다.
최소 분해 시간은 진폭 변조에도 연관될 수 있다. 시간 영역 변조 방식과는 달리, 진폭 변조는 데이터를 에지 위치에 거의 직교하는 펄스 특성들로 인코딩한다. 따라서 이것은 심볼 주기에 수용되는 전체 비트 구간에 직접 부가될 필요는 없다. 예컨대 진폭 변조는 전압 레벨의 부호나 크기를 이용하여 데이터를 인코딩한다.
그러나 다른 변조 방식은 완전히 직교적인 것은 아니다. 상기 예에서 두 가지 진폭 상태(정과 부)는 1비트를 인코딩하며, 이 구간에 관련된 최소 시간은 예컨대 진폭(A)을 갖는 전압에 대한 검출기 회로의 응답 시간에 의해 결정될 수 있다. 펄스폭은 적어도 A의 부호가 결정될 정도로 충분히 길어야 한다. 마찬가지로 상승 시간 상태(rt1)과 폭 상태(w3)로 특징되는 심볼은 위상 상태(p0)로 특징되는 다음 심볼과 간섭할 수 있다. 따라서 본 발명에서 이용될 변조 방식을 선택할 때는 잡음과 회로 제한 사항(어느 정도는 비트 구간으로 요약됨), 변조 방식의 상대적 독립성, 및 각종 다른 인자(factor)가 고려된다.
도 5A는 장치(220(2) - 220(m))에 대한 다중 비트 심볼을 처리하는데 적합한 인터페이스(230)의 실시예(500)의 블록도이다. 예컨대 인터페이스(500)는 예컨대 장치(220(2))로부터의 아웃바운드(outbound) 비트를 인코딩하여 버스(210) 상에서의 전송을 위한 대응 심볼로 만들고, 버스(210) 상에서 수신된 심볼을 디코딩하여 장치(220(2))가 사용하기 위한 인바운드(inbound) 비트로 만드는데 이용될 수 있다.
인터페이스(230)의 개시된 실시예는 트랜시버(510)와 보정(calibration) 회로(520)를 포함한다. 또한 도 5A에는 전달된 파형을 트랜시버(510)에 공급하는 전자기 커플러(240)의 장치 측 구성 요소(242)가 도시되어 있다. 예컨대 전달된 파 형은 전자기 커플러(240)에서 펄스를 전송함으로써 발생되는 미분 파형일 수 있다. 장치 측 구성 요소(420)는 채널마다, 예컨대 인터페이스(230)가 통신하는 버스 트레이스마다 구비된다. 제2 장치 측 구성 요소(242')는 차동 시그널링이 이용되는 경우에 표시된다.
트랜시버(510)는 수신기(530)와 송신기(540)를 포함한다. 수신기(530)는 전자기 커플러(240)의 장치 측 구성 요소(242) 상에서 전달 파형으로 인코딩된 비트를 재생시키고 재생된 비트를 인터페이스(230)에 관련된 장치로 공급한다. 수신기(530)의 실시예는 전자기 커플러(240)에서의 전송 시의 신호 에너지의 감쇄를 보상하는 증폭기를 포함할 수 있다. 송신기(540)는 관련 장치에 의해 공급된 데이터 비트를 인코딩하여 심볼로 만들고 이 심볼을 전자기 커플러(240)의 장치 측(242)으로 공급한다.
보정 회로(520)는 송신기(510)의 성능에 영향을 줄 수 있는 각종 파라미터를 관리한다. 인터페이스(230)의 일 실시예에서 보정 회로(520)는 프로세스, 온도, 전압 등의 변동에 응답하여 트랜시버(510)에서의 종단 저항, 증폭기 이득, 또는 신호 지연을 조정하는데 이용될 수 있다.
도 5B는 통신 채널에 바로 연결되는 장치에 대한 인코딩된 심볼을 처리하는데 적합한 인터페이스(230)의 실시예(504)의 블록도이다. 예컨대 시스템(200)(도 2)에서, 장치(220(1))는 메모리 버스(210)에 바로 연결되는 컴퓨터 시스템의 시스템 로직이나 칩셋을 나타낼 수 있고, 장치(220(2) - 220(m))는 컴퓨터 시스템에서의 메모리 모듈을 나타낼 수 있다. 따라서 각 채널, 즉 인터페이스가 통신하는 트 레이스마다 DC 연결부(506)가 구비된다. 차동 시그널링이 이용되는 경우에는 (채널마다) 제2 DC 연결부(506')가 표시된다. 인터페이스(504)는 여러 장치(220(2) - 220(m))와 로컬 클록으로부터 전송되는 신호의 타이밍차를 제거하는 클록 동기화 회로(560)를 포함할 수 있다.
도 6은 위상, 펄스폭 및 진폭 변조를 이용하여 데이터 비트가 인코딩되고 클록 신호에 의해 스트로브가 제공되는, 파형 제어에 적합한 트랜시버(510)의 실시예(600)를 나타낸 블록 레벨도이다. 트랜시버(600)는 데이터 패드(602, 604)로 표시된 바와 같이 차동 시그널링을 지원하며, 제어 신호(608)를 통해 예컨대 보정 회로(520)로부터 보정 제어 신호를 수신한다.
트랜시버(510)의 개시된 실시예에서, 송신기(540)는 위상 변조기(640), 펄스폭 변조기(630), 진폭 변조기(620), 및 출력 버퍼(610)를 포함한다. 출력 버퍼(610)는 반전 및 비반전 출력을 패드(602, 604)에 각각 공급하여 차동 시그널링을 지원한다. 위상 변조기(640)에는 클록 신호가 공급되어 트랜시버(510)를 시스템 클록과 동기화시킨다. 변조기(620, 630, 640)의 개시된 구성은 설명 목적으로만 제공된 것이다. 해당하는 변조 방식들은 다른 순서로 적용될 수 있으며, 또는 2이상의 방식이 동시에 적용될 수도 있다.
트랜시버(530)의 개시된 실시예는 증폭기(650), 진폭 복조기(660), 위상 복조기(670), 및 펄스폭 복조기(680)를 포함한다. 복조기(660, 670, 680)의 순서는 예시적인 것으로 본 발명을 구현하는데 반드시 요구되는 것은 아니다. 예컨대 각종 복조기는 어떤 신호에 따라 동시에 또는 표시된 순서와 다른 순서로 동작할 수 있다.
장치((690(a), 690(b))(총괄적으로, "장치(690)")는 온 칩 종단 임피던스로서 작용하며, 이것은 본 발명의 일 실시예에서 인터페이스(230)가 수신되고 있는 동안에 활성화된다. 예컨대 프로세스, 온도, 및 전압 변동이 있는 장치(690)의 효과는 보정 회로(520)에 의해 지원될 수 있다. 트랜시버(600)에서, 장치(690)는 N장치로 도시되어 있지만, 직렬 또는 병렬 연결된 복수의 N 및/또는 P 장치에 의해서도 원하는 기능이 제공될 수 있다. 보정 회로(520)에 의해 제공되는 제어는 디지털 또는 아날로그 형태일 수 있으며 출력 인에이블에 따라 조정될 수 있다.
도 7A는 트랜시버(540)와 그 구성 변조기(620, 630, 640)의 일 실시예의 회로도이다. 또한 이 도면에는 버스(210)를 통해 전송될 수 있는 스트로브 신호를 발생시키는데 적합한 스트로브 송신기(790)가 도시되어 있다. 시스템(200)의 일 실시예에는 두 개의 별도의 스토로브가 제공되는데, 그 중 하나는 장치(220(1))에서 장치(220(2) 내지 220(m))로의 통신을 위한 것이고, 다른 하나는 반대로 장치(220(2) 내지 220(m))에서 장치(220(2))로의 통신을 위한 것이다.
송신기(540)의 개시된 실시예는 클록 신호(CLK_PULSE)를 변조하여 심볼 주기당 4개의 아웃바운드 비트를 인코딩하는데, 그 중 1 비트는 심볼의 위상(위상 비트)으로 인코딩되고, 2 비트는 심볼의 폭(폭 비트)으로 인코딩되고, 나머지 1 비트는 심볼의 진폭(진폭 비트)으로 인코딩된다. 송신기(540)는 심볼 주기당 차동 심볼 펄스를 발생시키는데 이용될 수 있고, 스트로브 송신기(790)는 심볼 주기당 차동 클록 펄스를 발생시키는데 이용될 수 있다.
위상 변조기(640)는 MUX(710)와 지연 모듈(DM)(712)을 포함한다. MUX(710)는 입력(704)으로부터 DM(712)을 통해 지연된 CLK_PULSE와 지연되지 않은 CLK_PULSE를 수신한다. MUX(710)의 제어 입력은 위상 비트의 값에 응답하여 CLK_PULSE의 지연 또는 미지연의 제1 에지를 전송한다. 일반적으로 p-위상 비트를 인코딩하는 위상 변조기(640)는 서로 다르게 지연되는 2p개의 CLK_PULSE들 중 하나를 선택할 수 있다. 개시된 실시예에서, 위상 변조기(640)의 출력은 심볼(420)의 선단 에지를 표시하며 폭 변조기(630)에 의한 후단 에지의 발생을 위한 타이밍 기준으로서 기능한다. 심볼(420)의 폭에 악영향을 미칠 수 있는 폭 변조기(420)에서의 회로 지연(MUX(720)의 지연 같은 것)을 보상하기 위해서 지연 정합 블록(DMB)(714)이 제공된다. DMB(714)의 출력은 개시 신호(START)이며, 이 신호는 진폭 변조기(620)에 공급되어 더 처리된다.
폭 변조기(630)는 폭 비트로 표시된 양만큼 제1 에지에 대해 지연된 제2 에지를 발생시키는 DM(722, 724, 726, 728)과 MUX(720)를 포함한다. 지연된 제2 에지는 중지 신호(_STOP)를 구성하며, 이 신호는 진폭 변조기(620)에 입력되어 더 처리된다. 송신기(540)의 개시된 실시예에서, MUX(720)의 제어 입력에 인가된 2 비트는 MUX(720)의 출력에서 제공되는 제2 에지에 대한 4개의 서로 다른 지연들 중 하나를 선택한다. MUX(720)의 입력(a, b, c, d)은 각각 DM(722, 724, 726, 728)을 통과한 후 입력 신호, 즉 제1 에지를 샘플링한다. 폭 비트가 예컨대 입력(c)을 표시하는 것이라면 MUX(720)에 의해 출력된 제2 에지는 제1 에지에 대해 DM(722) + DM(724) + DM(726) 만큼 지연된다.
진폭 변조기(620)는 START와 _STOP을 이용하여, 위상, 폭 및 진폭 비트로 각각 표시된 제1 에지, 폭 및 극성을 가진 심볼 펄스를 발생시켜 소정의 심볼 주기 동안에 송신기(540)에 공급한다. 진폭 변조기(620)는 진폭 비트의 상태에 따라서 START를 에지-펄스 발생기(EPG)(730(a), 730(b)) 각각으로 라우팅하는 스위치(740(a), 740(b))를 포함한다. 스위치(740)는 예컨대 AND 게이트일 수 있다. _STOP은 EPG(730(a), 730(b))(총괄해서, EPG(730))의 제2 입력에 공급된다. START를 수신하면, EPG(730)는 심볼 펄스를 개시하고, _STOP 수신 시에 종단한다. EPG(730) 작동에 따라서 정방향 또는 부방향 진행 펄스가 차동 출력 버퍼(610)를 통해 송신기(540)의 출력에 공급된다.
스트로브 송신기(790)는 DM(750)과 정합 로직 블록(780)을 포함한다. DM(750)은 CLK_PULSE를 지연?? 심볼(420)의 데이터 위상 선택(p0, p1)을 분해하는데 적합한 스트로브 신호를 공급한다. 스트로브 송신기(790)의 일 실시예에서, DM(750)은 p0와 p1으로 표현되는 위상 비트 상태들 간에 스트로브를 공평하게 위치시킨다(도 4). 스트로브는 예컨대 수신기(530)에 의해 이용되어, 데이터의 선단 에지가 스트로브 전후에 도달하는지 여부를 판단함으로써 위상을 복조한다. 따라서 스트로브 송신기(790)의 DM(750)은 데이터 송신기(540)의 위상 변조기(640)에 해당한다. DM(750)이 상대적 위치 설정을 고정시킨 후에 정합 로직 블록(780)은 송신기(540)의 나머지 회로를 복제하여 스트로브의 타이밍을 데이터와 일치되게 유 지한다.
일반적으로, DM(750)과 정합 로직 블록(780)은 스트로브에 대해 물리적 레이아웃 레벨에서 데이터 신호에 대한 송신기(540)의 동작을 복제한다. 따라서 이 지연 정합은 프로세스, 온도, 전압 등의 변동에 대해 강건하다. 게다가 송신기(540)의 출력으로부터, 보드 트레이스, 전자기 커플러(240), 커플러(240)의 다른 측의 보드 트레이스를 통해 수신 장치 측의 수신기(530)의 입력까지의 통신 채널의 나머지 부분은 선택된 상대적 타이밍을 유지하기 위해서 데이터와 스트로브 간의 지연에서 정합될 수 있다. 그러나, 지연의 정합은 예시적인 일 실시예이며 본 발명을 실시하는데 반드시 필요한 것은 아니다. 예컨대, 회로와 채널의 나머지 부분이 스트로브 지연에 정합된 데이터를 유지하지 못한다면, 수신기는 스트로브의 상대적 타이밍을 보정하거나, 적절히 인코딩된 데이터로부터 타이밍을 재생함으로써 스트로브의 부재(absence)를 보상할 수도 있다.
도 7B는 본 발명에 이용하기에 적합한 프로그램 가능 지연 모듈(DM)(770)의 일 실시예의 개략도이다. 예컨대 송신기(540)의 개시된 실시예에서의 DM(712, 722, 724, 726, 728, 750) 중 어느 것으로서 하나 이상의 DM(770)이 이용되어 START 및 _STOP에 프로그램 가능 지연을 도입할 수 있다. DM(770)은 제1 및 제2 트랜지스터 세트(774(a), 774(b) 및 776(a), 776(b)) 각각을 통해 기준 전압(V1, V2)에 연결되는 인버터(772(a), 772(b))를 포함한다. 기준 전압(V1, V2 )은 일부 실시예에서 디지털 공급 전압일 수 있다. 트랜지스터 세트(774(a), 774(b) 및 776(a), 776(b)) 각각에 인가된 프로그래밍 신호(pl,- pj, nl- n k)는 인버터(772(a), 772(b))에서 본 인덕턴스, 따라서 그 속도를 변경시킨다. 후에 더 자세히 설명되겠지만, 인버터(772(a), 772(b))를 위해 프로그래밍 신호(pl,- pj, nl - nk)를 선택하는데는 보정 회로(520)가 이용될 수 있다.
도 7C는 본 발명에 이용하기에 적합한 EPG(730)의 일 실시예의 개략도이다. EPG(730)의 개시된 실시예는 트랜지스터(732, 734, 736)와 인버터(738)를 포함한다. N 타입 트랜지스터(734)의 게이트는 START에 의해 구동된다. START 상의 정방향 진행 에지는 심볼 펄스의 시작을 표시한다. P 및 N 타입 트랜지스터(732, 736) 각각의 게이트는 _STOP에 의해 구동되는데, 이 _STOP은 도 7A에서의 EPG(730(a), 730(b))에 있어서는 START의 지연 반전된 복사이다. _STOP 상의 부방향 진행 에지는 심볼 펄스의 끝을 나타낸다. _STOP이 하이 레벨이면 트랜지스터(732)는 오프되고, 트랜지스터(736)는 온된다. START 상의 정방향 진행 에지는 트래지스터(734)를 턴 온시켜, 노드(N)를 로우 상태로 끌고, EPG(730)의 출력에서 심볼 펄스에 대한 선단 에지를 발생시킨다. _STOP 상의 후속되는 부방향 진행 에지는 트랜지스터(736)를 턴 오프시키고 트랜지스터(732)를 턴 온시켜 노드(N)를 하이 상태로 끌고 심볼 펄스를 종료시킨다.
주어진 심볼 펄스에 대해서 START는 대응 _STOP이 발생되는(asserted) 전후에 발생 중지(부방향 진행 에지)될 수 있다. 예컨대 송신기(540)의 개시된 실시예는 CLK_PULSE에 시간이 맞추어지며, START와 _STOP 간의 간격은 폭 비트의 함수이 다. START의 끝과 _STOP의 시작의 가능한 상이한 상대적 도달은 폭 비트에 의해 심볼(420)의 변조에 악영향을 미칠 수 있다. 특히 _STOP의 부방향 진행 에지가 심볼 펄스를 종료시킬 때에 트랜지스터(734)는 온 또는 오프될 수 있다. 따라서 노드(N)는 트랜지스터(734)를 통해 노드(P)에서 기생 커패시턴스에 노출되거나 노출되지 않을 수 있다. 이러한 변화성은 EPG(730)FMF 통한 후단 심볼 에지의 지연에 우발적으로 영향을 미칠 수가 잇다.
도 7D는 부가적인 EPG(730(c))를 포함하는 송신기(540)의 대안적인 실시예의 개략도이다. EPG(730(c))는 전술한 변화성을 피하는 일관된 타이밍을 보장하기 위하여 START를 재정형한다. 즉, 변경된 START는 _STOP이 시작된 후에 항상 끝나도록 폭이 확장된다. 이것은 CLK_PULSE의 폭 대신에 시작은 원래의 START에 의해 표시되나 끝은 _STOP의 시작에 의해 표시되는 새로운 START를 발생시킴으로써 행해진다. 또한 도 7D에 도시된 대안적인 실시예에서는 지연 정합 블록(714)과 EPG(730(c))를 통한 지연의 합이 폭 변조기(630)에서의 우발적인 지연과 일치하여야 한다는 것에 유의한다.
도 8A-8E는 시스템(200)의 일 실시예에서 CLK_PULSE, START, STOP, SYMBOL, 및 TR_SYMBOL을 보여준다. 여기서, TR_SYMBOL은 전자기 커플러(240)에서 전송에 따르는 SYMBOL 형태를 나타낸다. TR_SYMBOL의 진폭이 SYMBOL에 비해 작은 것은 대략적으로 도 8D와 8E의 파형들 간의 스케일 변화로 표시된다. TR_SYMBOL은 장치(220)에 의해 더 처리될 데이터 비트를 추출하기 위해 인터페이스(230)에 의해 디코딩되는 신호를 나타낸다. 각 SYMBOL에 의해 디코딩된 4 아웃바운드 비트는 대 응 SYMBOL 아래에서 (p, w1, w2, a)의 순서로 표시된다.
도 9A는 본 발명에 이용하기에 적합한 수신기(530)의 일 실시예를 나타낸 개략도이다. 수신기(530)의 개시된 실시예는 차동 데이터 신호를 처리한다. 도 9A는 또한 차동 스트로브 신호를 처리하기에 적합한 스트로브 수신기(902)를 도시하고 있다. 스트로브 수신기(902)는 전술한 것과 유사한 수신기(530)에서의 지연 정합을 제공할 수 있다. 수신기(530)과 스트로브 수신기(902)는 예컨대 전술한 송신기(540)와 스트로브 송신기(790)의 실시예와 결합하여 시스템(200)에서 이용될 수 있다.
수신기(530)의 개시된 실시예는 전자기 커플러(240)와 연관된 에너지 감쇄를 보상하는 차동-단일 종단 증폭기(920(a), 920(b))를 포함한다. 증폭기(920(a), 920(b))는 전송된 신호(도 8E에서의 TR_SYMBOL)와 그 보수 신호, 예컨대 입력(602, 604)에서의 신호들 상의 정방향 또는 부방향 펄스에 응답하여 디지털 펄스를 생성한다. 증폭기(920)는 증폭 이외에도 적당한 타이밍 신호를 가지고서 그 출력을 래치하여 후속되는 디지털 회로에 충분한 펄스 폭을 공급할 수 있다.
정합 스트로브 수신기(902)도 마찬가지로 수반되는 차동 스트로브 신호를 증폭한다. 개시된 실시예에서, 수신된 스트로브는 데이터 심볼(420) 내의 위상 정보를 디코딩하는데 이용된다. 스트로브 수신기(902)는 차동-단일 종단 증폭기(920(c), 920(c))와 정합 회로(904)를 포함한다. 정합 회로(904)는 수신기(530) 내의 많은 나머지 회로를 복제하여, 송신기(540)와 스트로브 송신기(790)의 정합과 마찬가지로 데이터와 스트로브 신호에 대한 지연을 정합시킨다. 스트로브 수신기(902)의 일 실시예는 위상 복조기(670)와 폭 복조기(680)를 약간 변형시킨 회로를 포함한다. 예컨대 스트로브 버퍼(990)는 예컨대 버스(210)에서의 채널 수까지 복수의 수신기(530)에 분배할 수신된 스트로브를 일시적으로 저장한다. 스트로브 버퍼(990)는 구동하는 수신기 수에 따라 클 수 있다. 데이터 버퍼(980)는 스트로브 버퍼(990)에 대응한다. 면적을 절약하기 위하여 데이터 버퍼(980)는 스트로브 버퍼(990)의 정확한 복제일 필요는 없다. 데이터 버퍼(980)와 그 로딩을 스트로브 수신기(902) 내의 대응부(counterpart)에 대해 비례적으로 축소함으로써 지연도 정합될 수 있다.
단일(Uni) OR 게이트(UOR)(940(a))는 증폭기(920(a), 920(b))의 출력을 조합하여 TR_SYMBOL의 제1 에지를 재생한다. 단일 OR은 게이트(940)를 통한 전파(propagation) 지연이 2개의 입력에 대해 일정하다는 것을 표시한다. UOR(940)의 실시예는 도 9C에 도시되어 있다. 마찬가지로, 단일 AND 게이트(UAND)(930)는 TR_SYMBOL의 제2 에지를 재생한다. UAND(930)의 실시예는 도 9B에 도시되어 있다.
위상 복조기(670)의 개시된 실시예는 조정기(950(b))(총괄하여, "조정기(950)")와 데이터 버퍼(980)를 포함한다. 조정기(950(b))는 전송된 심볼로부터 UOR(940(a))에 의해 재생된 제1 에지를 UOR(940(b))에 의해 재생된 스트로브로부터의 대응 에지를 비교하고, 심볼의 재생된 제1 에지가 스트로브의 제1 에지에 앞서는가 아니면 뒤따르는가 하는 것에 따라서 위상 비트를 설정한다. 조정기(950)의 실시예는 도 9D에 도시되어 있다. 입력(956)이 입력(958) 전에 하이 상태로 되면 출력(952)은 하이 상태로 된다. 입력(958)이 입력(956) 전에 하이 상태로 되면 출력(954)은 하이 상태로 된다.
도 9E는 증폭기(920)의 일 실시예를 나타낸 회로도이다. 증폭기(920)의 개시된 실시예는 리셋 등화(reset equalization) 장치(922), 이득 제어 장치(924), 및 예비 충전 래치(928)를 포함한다. 리셋 장치(922)는 다음 심볼 주기에 대비하여, 펄스 검출 후에 증폭기(920)의 리셋팅 속도를 증가시킨다. 이득 제어 장치(924)는 프로세스, 전압, 온도 등의 변동에 대해 증폭기(920) 이득을 보상한다. 제어 신호(926)는 보정 회로(520)에 의해 제공될 수 있다. 더 일반적으로는 장치(924)는 직렬 또는 병렬 접속된 복수의 장치일 수 있으며, 신호(926)는 보정 회로(520)에 의해 생성된 몇 개의 비트일 수 있다. 예비 충전 래치(928)는 수신된 펄스를 후속 회로의 편의를 위해 재정형한다. 이렇게 해서 생기는 출력 펄스 폭은 타이밍 신호 _RST에 의해 결정된다. 증폭기(920)의 일 실시예에서, _RST는 수신기(530)에서 이용되는 다른 타이밍 신호와 함께 DM(916)(도 9A)에 의해 생성된다. 예비 충전 래치(928)와 신호 _RST는 기동(power-on) 순서나 잡음으로 인해 불일치 상태에 있을 수 있다. 그와 같은 이벤트를 검출하고 정정하기 위한 추가 회로가 이용될 수 있다.
진폭 복조기(660)의 개시된 실시예는 증폭기(920(a), 920(b))로부터 증폭되어 전달되는 신호를 수신하는 조정기(950(a))를 포함한다. 조정기(950(a))는 증폭기(920(a) 또는 920(b))의 출력이 먼저 펄스 파형인지 여부에 따라서 진폭 비트를 tfwjd한다.
폭 복조기(680)의 개시된 실시예는 지연 모듈(DM)(910, 912, 914), 조정기(950(a), 950(d), 950(e)). 및 디코딩 로직(960)을 포함한다. 재생된 제1 심볼 에지는 여러 가지 심볼 폭과 관련된 지연을 복제하는 지연을 가진 일련의 에지 신호를 발생하는 DM(910, 912, 914)을 통해 전송된다. 본 발명의 일 실시예에서, DM(910, 912, 914)은 프로그램 가능 지연 모듈(도 7B)로 구현될 수 있다. 조정자(950(c), 950(d), 950(e))는 발생된 에지 신호에 대한 제2 에지의 (시간적) 위치를 결정한다. 디코딩 로직(960)은 이 위치를 한 쌍의 폭 비트에 맵핑(map)한다.
래치(970(a), 970(b), 970(c), 970(d))는 그 입력에서 제1 및 제2 폭 비트, 위상 비트, 및 진폭 비트를 각각 수신하여, 추출된 (인바운드) 비트를 클록킹 신호에 의해 클록될 때에 그 출력으로 전송한다. 수신기(530)의 개시된 실시예에서, 래치는 DM(916)의 여분의 지연을 통해 폭 복조기(680)의 지연 연쇄로부터 신호를 샘플링함으로써 클록된다. 이러한 래칭은 복조된 비트를 수반되는 스트로브 타이밍에 동기화시킨다. 그 외에도, 장치9220)는 데이터를 로컬 클록, 예컨대 도 5B에서의 클록 동기화 회로(560)에도 동기화해야 하는 수가 있다. 본 발명의 이익을 수혜하는 당업자라면 이것은 많은 다른 방식으로 행해질 수 잇음을 잘 알 것이다.
인터페이스(230)의 실시예에서의 각종 구성요소들은 프로세스, 전압, 온도 등의 변동을 보상하기 위해 조정될 수 있는 많은 회로 요소들을 포함한다. 예컨대 보상은 프로그램 가능 지연 모듈(DM)(770)에 의해 제공되는 지연, 증폭기(증폭기(920))에 의해 제공되는 이득, 또는 종단 저항(장치(690(a), 690(b)) 을 조정하는 일을 수반할 수 있다.
도 10은 보정 회로(520)의 실시예를 도시한 것이다. 보정의 목적은 피드백을 이용하여 가변적인 프로세스, 온도, 전압 등을 측정하고 보상하는 것이다. 도 10에 도시된 보정 회로(520)의 실시예는 지연 로크 루프(DLL)이다. 클록 신호(CLK_PULSE)는 직렬 접속된 DM들(1000(1) - 1000(m))에 의해 지연된다. DM의 수는 DM(1000)을 통한 지연의 합이 CLK_PULSE의 일 주기에 일치하게 설정될 수 있도록 선택된다. 조정기(950)는 DM(1000)을 통한 지연의 합이 일 클록 주기보다 작거나, 이와 같거나, 또는 이보다 큰 시기를 검출하는데 이용된다. DLL 제어(1010)는 지연의 합이 일 클록 주기와 일치할 때까지 지연 제어 설정을 통해 순환한다. 확정된 제어 설정은 프로세스, 온도, 전압 등이 DM(1000)의 지연에 미치는 영향을 반영한다. 보정 회로(520)는 연속적으로, 주기적으로, 조건(온도, 전압 등)이 변할 때, 또는 다른 여러 가지 전략에 따라서 동작될 수 있다.
동일한 보정 제어 설정이 인터페이스(230) 전체에 이용된 DM(712), DM(910) 등에 분배될 수 있다. 인터페이스(230)에서의 DM의 원하는 지연은 원하는 지연의 클록 주기에 대한 비율과 동일한 모든 DM(1000)에 포함된 지연 모듈(770)의 총 수에 대한 비율을 가진 DM 각각에 있어서 많은 프로그램 가능 지연 모듈(770)을 선택함으로써 달성된다. 예컨대 DM(1000)의 합에서 총 20개의 지연 모듈(770)이 있다면, 인터페이스(230)에 이용되는 특정 DM에 대해서는 2개의 지연 모듈(770)을 이용함으로써 클록 주기의 10분의 1의 지연을 선택할 수 있다. 그 외에도, 그 DM을 구성하는 선택된 지연 모듈(770)의 출력에 작은 여분의 부하를 삽입함으로써 특정 DM 에 대해서 부분적인 여분의 지연을 선택할 수도 있다.
보정 회로(520)에 의해 얻어진 보정 정보는 가변적인 조건말고도 다른 회로 파라미터를 제어하는데도 이용될 수 있다. 이러한 파라미터로는 종단 장치(690)의 저항이나 증폭기(920) 이득을 들 수 있다. 이러한 파라미터 제어는 지연 제어 설정에 포함된 정보를 동일한 프로세스, 온도, 전압, 및 회로 파라미터에 대한 동일한 조건의 효과와 상관시킴으로써 행해질 수 있다.
이렇게 하여, 지금까지 멀티-드롭 버스 시스템에 높은 대역폭 통신을 제공하기 위한 기구에 대해서 설명하였다. 개시된 시스템은 전자기 커플러를 이용하여 멀티-드롭 버스와의 데이터를 송수신한다. 전자기 커플러에 의해서 버스의 전기적 특성 변동은 미미하게 되며, 고주파에 관련된 잡음과 전송선 효과가 줄어든다. 깨끗한 잡음 환경이 제공되므로, 높은 시그널링 주파수에 있는 멀티-드롭 버스 시스템에서 각종 변조 방식을 구현할 수가 있다.
개시된 실시예는 본 발명의 여러 가지 특징을 예시적으로 설명하기 위한 것이다. 본 발명의 이익을 수혜하는 버스 방식 시스템 설계 분야의 당업자라면 개시된 실시예들을 여러 가지로 변형 및 수정할 수 있겠으나, 이러한 것들도 첨부된 청구범위의 본질과 범위에 속함을 잘 알 것이다.

Claims (30)

  1. 제1 도전성 트레이스(trace)를 구비하는 버스;
    제1 심볼을 발생시키고, 상기 제1 심볼을 상기 제1 도전성 트레이스에 인가하는 제1 장치; 및
    상기 제1 심볼을 평형(balanced) 전자기 커플러를 통해 샘플링하는 복수의 수신 장치를 포함하며,
    상기 평형 전자기 커플러는 각각 제2 도전성 트레이스를 구비하고, 상기 제2 도전성 트레이스의 돌출부분은 상기 제1 도전성 트레이스 상에 위치하여, 상기 제1 도전성 트레이스와 여러 번 교차하는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서, 상기 평형 전자기 커플러는 각각 0.1 내지 0.4 범위의 커플링 계수를 갖는 것을 특징으로 하는 시스템.
  3. 제1항에 있어서, 상기 평형 전자기 커플러는 각각 상기 제1 도전성 트레이스와 관련된 제1 구성요소, 상기 제2 도전성 트레이스와 관련된 제2 구성요소, 및 상기 제1 도전성 트레이스와 상기 제2 도전성 트레이스 사이의 유전체 매체를 포함하는 것을 특징으로 하는 시스템.
  4. 제3항에 있어서, 상기 제1 도전성 트레이스 및 상기 제2 도전성 트레이스 중 적어도 하나는 상기 제1 도전성 트레이스 및 상기 제2 도전성 트레이스의 위치 변동에 따른 선택된 커플링 계수의 변화를 감소시키는 기하학적 형태를 갖는 것을 특징으로 하는 시스템.
  5. 제4항에 있어서, 상기 제1 도전성 트레이스 및 상기 제2 도전성 트레이스는 상보적인(complementary) 지그재그 형태를 갖는 것을 특징으로 하는 시스템.
  6. 제4항에 있어서, 상기 선택된 커플링 계수는 0.1 내지 0.4 범위에 있는 것을 특징으로 하는 시스템.
  7. 제1항에 있어서, 상기 평형 전자기 커플러는 각각 상기 시스템의 대역폭을 제한함이 없이, 샘플링된 신호 에너지(ε)의 목표 비율을 전송하도록 선택된 길이를 가지는 것을 특징으로 하는 시스템.
  8. 제7항에 있어서, 상기 제1 도전성 트레이스 및 상기 제2 도전성 트레이스 중 적어도 하나는 상기 제1 및 제2 구성 요소의 명목상(nomonal) 위치 변동에 따른 상기 평형 전자기 커플러의 커플링 계수의 변화를 감소시키는 기하학적 형태를 가지는 것을 특징으로 하는 시스템.
  9. 제1항에 있어서, 상기 제1 장치는 복수의 비트와 클록 신호로부터 상기 제1 심볼을 발생시키는 송신기를 포함하는 것을 특징으로 하는 시스템.
  10. 제9항에 있어서, 상기 버스는 클록 신호를 전송하는 제3 트레이스를 추가로 포함하는 것을 특징으로 하는 것을 특징으로 하는 시스템.
  11. 제10항에 있어서, 상기 제1 트레이스는 한 쌍의 트레이스이고, 상기 심볼은 차동(differential) 신호로서 전송되는 것을 특징으로 하는 시스템.
  12. 제1항에 있어서, 상기 버스는 제1 회로 기판 상에 위치하고, 상기 수신 장치 중 적어도 하나는 제2 회로 기판 상에 위치하는 것을 특징으로 하는 시스템.
  13. 제12항에 있어서, 상기 제2 회로 기판은 상기 전자기 커플러를 통해 상기 제1 회로 기판에 분리 가능하게 커플링되는 것을 특징으로 하는 시스템.
  14. 제1항에 있어서, 상기 제1 장치는 제1 비트 집합을 상기 심볼로 인코딩하는 송신기와, 수신된 심볼을 디코딩하여 제2 비트 집합으로 만드는 수신기를 포함하는 것을 특징으로 하는 시스템.
  15. 제14항에 있어서, 상기 복수의 수신 장치 중 적어도 하나는 상기 제1 심볼을 디코딩하여 상기 제1 비트 집합으로 만드는 수신기와, 제3 비트 집합을 제3 심볼로 인코딩하는 송신기를 포함하는 것을 특징으로 하는 시스템.
  16. 제15항에 있어서, 상기 적어도 하나의 수신 장치는 상기 전자기 커플러를 통해 상기 심볼을 상기 버스에 인가하는 시스템.
  17. 제16항에 있어서, 상기, 제1, 제2 및 제3 심볼은 위상 변조, 펄스 폭 변조, 상승 시간 변조, 및 진폭 변조 중 하나 이상을 이용하여 인코딩되는 것을 특징으로 하는 시스템.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020037006614A 2000-11-15 2001-11-09 전자기 커플링 버스 시스템 KR100551614B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/714,321 US6625682B1 (en) 1999-05-25 2000-11-15 Electromagnetically-coupled bus system
US09/714,321 2000-11-15
PCT/US2001/049961 WO2002060137A1 (en) 2000-11-15 2001-11-09 Electromagnetically-coupled bus system

Publications (2)

Publication Number Publication Date
KR20030062342A KR20030062342A (ko) 2003-07-23
KR100551614B1 true KR100551614B1 (ko) 2006-02-13

Family

ID=24869568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037006614A KR100551614B1 (ko) 2000-11-15 2001-11-09 전자기 커플링 버스 시스템

Country Status (8)

Country Link
US (2) US6625682B1 (ko)
JP (1) JP4119253B2 (ko)
KR (1) KR100551614B1 (ko)
CN (1) CN1241373C (ko)
DE (1) DE10196919B4 (ko)
GB (1) GB2386040B (ko)
HK (1) HK1057297A1 (ko)
WO (1) WO2002060137A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152153A1 (en) * 2002-02-14 2003-08-14 Simon Thomas D. Signaling through electromagnetic couplers
US7075795B2 (en) * 2002-02-14 2006-07-11 Intel Corporation Electromagnetic bus coupling
US7088198B2 (en) * 2002-06-05 2006-08-08 Intel Corporation Controlling coupling strength in electromagnetic bus coupling
US7126437B2 (en) * 2002-06-05 2006-10-24 Intel Corporation Bus signaling through electromagnetic couplers having different coupling strengths at different locations
US6744332B2 (en) * 2002-06-21 2004-06-01 Hewlett-Packard Development Company, L.P. Four-drop bus with matched response
US7068120B2 (en) * 2002-06-25 2006-06-27 Intel Corporation Electromagnetic bus coupling having an electromagnetic coupling interposer
TWI242132B (en) * 2002-07-01 2005-10-21 Renesas Tech Corp Equal-amplitude directional coupling bus system
CA2404183C (en) * 2002-09-19 2008-09-02 Scanimetrics Inc. Non-contact tester for integrated circuits
US6887095B2 (en) * 2002-12-30 2005-05-03 Intel Corporation Electromagnetic coupler registration and mating
US7002430B2 (en) * 2003-05-30 2006-02-21 Intel Corporation Compact non-linear geometry electromagnetic coupler for use with digital transmission systems
US20040260962A1 (en) * 2003-06-23 2004-12-23 Victor Suen Systems and methods for latching data
JP4101156B2 (ja) * 2003-11-05 2008-06-18 シャープ株式会社 回路基板
US20060117122A1 (en) * 2004-11-04 2006-06-01 Intel Corporation Method and apparatus for conditionally obfuscating bus communications
US7353317B2 (en) * 2004-12-28 2008-04-01 Intel Corporation Method and apparatus for implementing heterogeneous interconnects
US7342466B2 (en) * 2005-08-10 2008-03-11 Intel Corporation Hybrid coupler having resistive coupling and electromagnetic coupling
FR2902599B1 (fr) * 2005-10-06 2008-10-03 Nsi Sa Dispositif de lecture d'informations sur bus numerique sans connexion filaire au reseau
US8373429B2 (en) * 2006-03-07 2013-02-12 Steven Slupsky Method and apparatus for interrogating an electronic component
KR101387085B1 (ko) * 2006-03-07 2014-04-18 스캐니메트릭스 인크. 전자 구성요소에 문의하기 위한 방법 및 장치
US7490189B2 (en) * 2006-06-14 2009-02-10 Sun Microsystems, Inc. Multi-chip switch based on proximity communication
CN101009396B (zh) 2007-01-18 2010-11-10 华为技术有限公司 定向耦合器及具有该定向耦合器的装置
US20080238583A1 (en) 2007-03-30 2008-10-02 Shelton Todd R Discrete component electromagnetic coupler
EP2135096B1 (en) * 2007-04-03 2014-09-10 Scanimetrics Inc. Testing of electronic circuits using an active probe integrated circuit
GB2463806B (en) 2007-05-08 2012-07-18 Scanimetrics Inc Ultra high speed signal transmission/reception
US8362481B2 (en) 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
KR100779431B1 (ko) * 2007-07-19 2007-11-26 브로콜리 주식회사 전자파 차폐기능을 갖는 평면 균일 전송선로
US7605671B2 (en) * 2007-09-26 2009-10-20 Intel Corporation Component-less termination for electromagnetic couplers used in high speed/frequency differential signaling
US20090085697A1 (en) * 2007-09-27 2009-04-02 Todd Hinck Method and apparatus for analog validation of high speed buses using electromagnetic couplers
CA2623257A1 (en) * 2008-02-29 2009-08-29 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
US7900098B2 (en) * 2008-04-01 2011-03-01 Intel Corporation Receiver for recovering and retiming electromagnetically coupled data
KR200449782Y1 (ko) * 2008-06-19 2010-08-10 강현숙 황토 훈욕기
FR2934728B1 (fr) * 2008-08-04 2010-08-27 Excem Procede de transmission pseudo-differentiel utilisant des variables electriques naturelles
FR2941108B1 (fr) 2009-01-15 2013-11-01 Excem Dispositif de transmission utilisant une pluralite de conducteurs de retour elementaires
FR2950761B1 (fr) 2009-09-28 2012-02-10 Excem Procede de transmission pseudo-differentiel utilisant une interconnexion non uniforme
CN102055051B (zh) * 2009-10-30 2015-09-30 清华大学 一种高阻抗传输线
US20120229162A1 (en) * 2011-03-07 2012-09-13 Telefonaktiebolaget L M Ericsson (Publ) Non-Contact Testing Devices for Printed Circuit Boards Transporting High-Speed Signals
JP6059874B2 (ja) 2012-02-17 2017-01-11 学校法人慶應義塾 方向性結合式マルチドロップバス
JP5609930B2 (ja) 2012-07-31 2014-10-22 株式会社デンソー トランシーバ
US9875209B2 (en) * 2013-05-06 2018-01-23 Qualcomm Incorporated Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation
JP6163383B2 (ja) * 2013-08-19 2017-07-12 学校法人慶應義塾 方向性結合器及びそれを備える通信装置
JP7179574B2 (ja) * 2018-10-17 2022-11-29 キヤノン株式会社 通信システム及び通信方法
DE102018220069A1 (de) * 2018-11-22 2020-05-28 Robert Bosch Gmbh Reflexionsdämpfungsvorrichtung für einen Bus eines Bussystems und Verfahren zum Dämpfen von Reflexionen bei einer Datenübertragung in einem Bussystem

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516065A (en) 1967-01-13 1970-06-02 Ibm Digital transmission system
FR1548848A (ko) 1967-01-13 1968-12-06
US3835252A (en) * 1968-11-12 1974-09-10 Burroughs Corp Signal transmission system over bidirectional transmission line
US3764941A (en) * 1972-12-08 1973-10-09 Ibm Stripline directional coupling device
US3786418A (en) * 1972-12-13 1974-01-15 Ibm Multi-terminal digital signal communication apparatus
US4904879A (en) 1988-09-30 1990-02-27 Amp Incorporated Data current coupler and methods of making and assembling same
US5081648A (en) 1990-03-12 1992-01-14 The Boeing Company Current mode data bus digital communications system
US5301208A (en) * 1992-02-25 1994-04-05 The United States Of America As Represented By The Secretary Of The Air Force Transformer bus coupler
US5365205A (en) * 1993-05-20 1994-11-15 Northern Telecom Limited Backplane databus utilizing directional couplers
US6728113B1 (en) 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
JP3399630B2 (ja) 1993-09-27 2003-04-21 株式会社日立製作所 バスシステム
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6016086A (en) * 1998-04-03 2000-01-18 Nortel Networks Corporation Noise cancellation modification to non-contact bus
JP3765192B2 (ja) * 1998-10-28 2006-04-12 株式会社日立製作所 方向性結合式バスシステム
US6111476A (en) * 1998-12-21 2000-08-29 Nortel Networks Corporation Non-contact coupling system
US6529564B1 (en) * 1999-01-28 2003-03-04 Nortel Networks Limited Data pulse receiver
US6446152B1 (en) * 1999-03-03 2002-09-03 Nortel Networks Limited System and method for multi-coupling digital signals and a backplane data bus with multi-coupling of digital signals
US6449308B1 (en) * 1999-05-25 2002-09-10 Intel Corporation High-speed digital distribution system
US6493190B1 (en) * 2000-08-16 2002-12-10 Magnecomp Corporation Trace flexure with controlled impedance

Also Published As

Publication number Publication date
JP2004518370A (ja) 2004-06-17
GB0312956D0 (en) 2003-07-09
US7080186B2 (en) 2006-07-18
US20040073737A1 (en) 2004-04-15
WO2002060137A1 (en) 2002-08-01
CN1241373C (zh) 2006-02-08
CN1486561A (zh) 2004-03-31
GB2386040A8 (en) 2003-12-10
GB2386040B (en) 2004-06-23
DE10196919B4 (de) 2011-03-10
GB2386040A (en) 2003-09-03
HK1057297A1 (en) 2004-03-19
KR20030062342A (ko) 2003-07-23
US6625682B1 (en) 2003-09-23
JP4119253B2 (ja) 2008-07-16
DE10196919T1 (de) 2003-11-06

Similar Documents

Publication Publication Date Title
KR100551614B1 (ko) 전자기 커플링 버스 시스템
KR100571535B1 (ko) 전자기 커플링 버스 시스템용 심볼 방식 시그널링
CN110299157B (zh) 使用标准控制器部件的大容量存储系统
US20020120880A1 (en) Calibrating return time
US6898726B1 (en) Memory system that sets a predetermined phase relationship between read and write clock signals at a bus midpoint for a plurality of spaced device locations
US20090070503A1 (en) Capacitive multidrop bus compensation
US6498512B2 (en) Clock reshaping
US6665624B2 (en) Generating and using calibration information
KR100803403B1 (ko) 저전력 변조
US8332680B2 (en) Methods and systems for operating memory in two modes
US10475506B1 (en) Low power delay buffer between equalizer and high sensitivity slicer
KR100448717B1 (ko) 메모리 시스템
KR20020095357A (ko) 직렬 버스 구조의 메모리 모듈들을 구비한 정보 처리 시스템
Simon et al. A 1.6 Gb/s/pair electromagnetically coupled multidrop bus using modulated signaling
US6549031B1 (en) Point to point alternating current (AC) impedance compensation for impedance mismatch
KR20140055120A (ko) 온다이 터미네이션 회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US20130334890A1 (en) Contactless Interconnect
JP4952167B2 (ja) データ伝送装置
JP2713191B2 (ja) 電気伝送路のスキュー調整方法及びスキュー調整装置並びにスキュー測定器
Fengqi et al. The Technical Differences between Serial ATA and Ultra ATA Technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130208

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee