KR101387085B1 - 전자 구성요소에 문의하기 위한 방법 및 장치 - Google Patents

전자 구성요소에 문의하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR101387085B1
KR101387085B1 KR1020087024556A KR20087024556A KR101387085B1 KR 101387085 B1 KR101387085 B1 KR 101387085B1 KR 1020087024556 A KR1020087024556 A KR 1020087024556A KR 20087024556 A KR20087024556 A KR 20087024556A KR 101387085 B1 KR101387085 B1 KR 101387085B1
Authority
KR
South Korea
Prior art keywords
electronic component
test
integrated circuit
wireless communication
probe
Prior art date
Application number
KR1020087024556A
Other languages
English (en)
Other versions
KR20090015895A (ko
Inventor
스티븐 슬룹스키
크리스토퍼 셀래댐비
Original Assignee
스캐니메트릭스 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스캐니메트릭스 인크. filed Critical 스캐니메트릭스 인크.
Publication of KR20090015895A publication Critical patent/KR20090015895A/ko
Application granted granted Critical
Publication of KR101387085B1 publication Critical patent/KR101387085B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

전자 구성요소(20)에 문의하기 위한 방법 및 장치는 전자 구성요소(20)를 물리적으로 접촉하는 문의 장치 없이 전자 구성요소(20)에 다수의 상이한 문의들을 신뢰성 있게 수행하는 콘딧(conduit)으로서 사용하기 위한 문의 장치(48/50 또는 106)용 인터페이스(10,24,108 또는 154)를 가진 본체(18 또는 102)를 포함한다.
Figure R1020087024556
전자 구성요소, 문의 장치, 문의, 인터페이스, 테스트 프로브

Description

전자 구성요소에 문의하기 위한 방법 및 장치{METHOD AND APPARATUS FOR INTERROGATING AN ELECTRONIC COMPONENT}
본 발명은 전자 구성요소에게 문의하기 위한 방법 및 장치에 관한 것이다.
전자 구성요소들의 테스팅(testing)은 전자 산업의 필수 부분이다. 전자 장치들과 통신 또는 테스트(여기서 집합적으로 문의(interrogating)라 함)하는 널리 퍼지고 공통적으로 사용되는 방법은 "DC 결합" 또는 "유선 결합"으로 또한 공지된 프로브(probe) 및 전자 구성요소 사이의 물리적 전기적 접촉을 형성함으로써 이루어진다.
이런 기술이 가지는 한가지 문제점은 액세스될 장치와 물리적 접촉을 요구한다는 사실이다. 집적 회로의 예를 고려하자. 집적 회로들은 외부 세계에 반도체 칩을 접속하기 위한 온 칩 구조들을 가진다. 이들 구조들은 도전성이고, 일반적으로 자연히 금속성이다. 공통 구조들("터치패드들" 또는 "본드패드들(bondpads)")은 패드들 및 땜납 볼들(solder balls)을 포함한다. 통상적으로, 테스트 바늘들은 집적 회로를 테스트하기 위하여 DC 결합된 유선 링크를 형성하기 위하여 이들 터치패드들에서 회로와 접촉하게 된다. 검사 바늘들의 통상적인 특성들은 접촉 지점에서 압력을 유도하는 스프링 힘(spring force) 및 팁 모양(tip shape)을 포함한다.
전자 신호들을 결합하기 위하여 현대 집적 회로들에 일반적으로 사용되는 터치패드들은 매우 약하고 기계적 프로브 동안 손상된다. 터치패드의 손상은 집적 회로의 결함을 유발할 수 있다. 게다가, 구조에 대한 기계적 접촉과 연관된 기계적 스트레스는 종종 집적 회로의 부가적인 결함 모드들을 유도하는 도전성 구조물을 넘어 집적 회로 내부로 스트레스를 유도한다. 이것은 또한 문제를 생성하는데, 그 이유는 이들 구조들은 집적 회로가 패키지될 때 추후에 이용되기 때문이다. 터치패드들로 인한 손상은 다른 전기 시스템들과 인터페이스할 수 있는 패키지 또는 기판에 대한 집적 회로의 접속을 어렵게 한다.
이런 물리적 손상이 문제를 유발할 수 있는 다른 영역은 시스템 인 패키지("SiP") 통합부에서 이다. SiP상에 패드가 한 번 이상 검사되지 않는 것을 제조자들이 선호한다는 것을 공지되었다. 상기 제한은 어셈블리 처리 흐름 동안 다수번 터치를 어렵게 한다. 따라서, 어셈블리된 SiP 장치들 및 SiP 구성요소들의 검사는 큰 스케일의 기술 채택에 중대한 방해물이다. SiP는 적층 방법을 사용하는 메모리 장치들에서 널리 채택되었지만 다른 영역들에서 거의 허용되지 않는다. 무선 핸드세트들은 램프 SiP 제조에 대한 시작이지만 제조 수율들은 공지된 우수한 다이(Known Good Die; KGD) 검사 신뢰성으로 인해 주요 관심사이다. 상기 이종 SiP 모듈들의 테스팅은 전자 제조 산업에서 중요하고 증가하는 문제이고, 여기서 전류 테스트 기술은 SiP의 완전한 어셈블리 및 패키징 후 테스팅만을 허용한다. 고비용 의식 고객 및 통신(주로 셀룰러 폰) 애플리케이션들에서 빠른 성장은 이런 문제를 증가시켰다. SiP들은 시스템 온 칩(System-on-Chip; SoC)으로서 공지된 완 전히 집적된 IC들을 형성하기 위한 시간, 비용 및 노력보다 소형 기판들 상에 작은 지정 기능 IC들의 사용에 의해 타임 투 마켓(time-to-market)을 감소시키는 경제적인 방식으로서 알려졌다. SoC 솔루션들의 매우 비싼 완전한 회로 집적보다 오히려, SiP 기술은 독립된 IC들에서 가장 우수한 등급, 가장 우수한 비용, 또는 가장 우수한 혼합 기술들이 하나의 SiP 기판상에 어셈블리되게 한다.
통상적으로, 집적 회로에 대한 패키지는 하나의 반도체 칩만을 포함한다. 크기, 비용 및 성능의 이유들로 인해, 종종 단일 패키지 내에 다중 칩들을 배치하는 것이 바람직하다. 그러나, 만약 다중 검사되지 않은 회로들이 단일 패키지 내에 배치되고 단일 칩이 손상되면, 단일 결함 칩을 대체하거나 설치하는 것은 극히 비싸거나 실행할 수 없다. 따라서 작업 다이스를 포함하는 전체 패키지는 버려진다. 이것은 비용을 증가시킨다.
결과적으로, 단일 패키지 내에 집적되기 전에 집적 회로들을 전체적으로 테스트하는 것이 바람직하다. 그러나, 통상적인 테스트 방법들에서 경험되는 물리적 접촉에 의해 발생되는 결함이 있을 때, SiP 방법을 이용하여 이들 칩들을 집적하는 것은 어렵게 된다. 게다가, 자동 검사 장비(ATE) 및 웨이퍼 프로브 환경들은 매우 값비싼 장비를 수반하고 웨이퍼 레벨에서 검사하는데 큰 비용을 부가시킨다. 따라서 반도체 제조자들은 장치 수율과 검사 비용 사이의 밸런스에 딜레마를 갖고 그러므로, 새로운 기술은 테스팅 동안 기판을 손상시키지 않도록 개발되어야 한다.
바람직하지 않게, SiP를 테스트하는 것은 IC를 테스트하는 것과 동일하지 않다. SiP 테스팅은 칩 테스팅의 기술적 난제들과 결합된 시스템 또는 PCB 레벨과 유사한 난제들을 가진다. 후자의 예는 SiP 테스팅을 위하여 요구된 테스트 프로브들의 미세 배치이다. SiP 레벨 집적의 본래 융통성은 SiP상에 포함된 특정 IC들이 모놀리식 솔루션보다 작은 비순환 엔지니어링(NRE) 투자로 인해 가변할 수 있다는 것을 의미한다. 이것은 SiP 테스팅 방법들이 융통성 있어야 하는 것을 의미한다. 단일 모놀리식 IC들의 테스트용 설계는 SiP들이 통상적으로 전체 종래 IC들에 사용되지 못하기 때문에 SiP들에 이용될 수 없다.
PCB 테스팅과 같이 IC 테스팅은 많은 칩들에 포함되고 테스팅 IEEE 1149.1에 대한 JTAG 표준 같은 표준으로 형성되는 경계 스캔 테스팅(boundary scan testing)을 포함하도록 진화되었다. 경계 스캔 TAP 기술들은 개별적으로 IC 핀들을 검사할 필요 없이 PCB들 상 IC들을 테스팅할 수 있게 한다. 이 기술은 검사 커버리지 및 처리량인 SiP 제조중 두 개의 주요 경제적 및 기술적 난제들을 극복한다. 이 방법은 또한 표준 자동 검사 장비(ATE) 인프라구조 및 기술들을 사용함으로 경제적이다. 표준 경계 스캔 기술들에 대한 확장들은 SiP 패키지들에서 다중 장치 테스팅에 필요하다.
장치들에 손상을 유발하지 않는 전자 구성요소들에게 문의하는 것은 바람직하다. 이런 물리적으로 유도된 손상을 회피하는 하나의 방법은 (유선보다 오히려) 무선 방식으로 전자 구성요소들에 문의하는 방법을 사용하여 물리적 접촉을 완전히 회피하는 것이다. 무선 테스팅을 달성하기 위한 방법은 이전에 기술되었다. 무선 비접촉 테스팅은 상기 많은 SiP 테스팅 제한들을 잠재적으로 감소시켜, SiP 제조의 경제성들 및 보다 작은 I/O를 사용하여 많은 테스트 기능들을 문의하는 능력 모두를 상당히 개선시킨다.
생산 과정 동안 중요한 피드백은 기본적인 이전 테스트들 외에 얻어질 수 있다. 이런 피드백은 임의의 글로벌 또는 로컬 물리적 결함들, 및 심지어 회로 레벨 결함들에 관한 정보를 중계하고, 처리 엔지니어에게 미리 응답하기 위한 능력을 제공하고, 수율을 개선시키고 따라서 SiP 제조 경제성을 개선시킨다. 중간 스트림 테스팅들에서 다이들, 기판들, 패시브들, 및 VLSI 부품들은 어셈블리될 때 테스트될 수 있다.
무선 통신을 위한 본 발명의 방법은 유도성 결합이다. 하나의 인덕터(inductor)를 통하여 흐르는 전류는 인덕터를 넘어 연장하는 자기장을 생성한다. 이 자기장은 제 1 인덕터 근처에 밀접한 다른 인덕터에 전류를 유도하여, 두 개의 인덕터들을 함께 결합한다.
이후 RF 기술들은 인덕터들 사이에서 데이터를 전송하기 위하여 사용된다. 예를 들어, 디지털 신호는 반송파에 의해 변조될 수 있고, 그 다음 인덕터를 통하여 구동된다. 수신 인덕터들은 이런 변조된 파의 몇몇 부분을 픽업하고, 상기 신호를 수신기 회로로 전달한다. 데이터를 전송하기 위한 RF 기술들의 사용은 인덕터들이 때때로 "안테나"라 불리는 이유이다. 많은 마이크로제조 안테나 설계들이 있었고, 클럭킹 및 데이터 전달과 같은 다양한 애플리케이션들을 위한 계속 연구되었다. 이들 설계들은 일반적으로 비검사 애플리케이션들을 위한 것이고 SiP 검사 같은 애플리케이션들에 대한 비용, 성능 및 데이터 보전 요구조건들에 부합하지 않는다. 제공된 상기 설계들은 SiP 애플리케이션들의 비용 및 성능 목표들에 부합하 는 RF 트랜시버들을 생성한다. 특정 RF CMOS 기술들 및 SiGe 같은 다른 기술들은 언급된 경제적 이유로 인해 사용되지 않지만, 그 개념들은 기술적 이유들로 인해 이들 처리들에서 구현될 수 있다. 비록 많은 설계들이 데이터를 무선을 전송 수신하기 위하여 사용될 수 있지만, 이것은 큰 전력 예산을 요구하기 때문에 웨이퍼 테스팅 애플리케이션들에 적당하지 않거나, 테스트하의 장치(DUT) 또는 프로브 상에서 많은 양의 실리콘 실제 추정에 사용한다. 부가적으로, 테스팅 목적들을 위한 비트 에러율은 극히 낮아야 한다.
RF 기반 상호접속부들의 사용은 신호 i/o(입력/출력) 패드들 상에서 터치 다운의 수를 감소시키기 위한 필요성을 감소시킨다. 게다가, 논의되었던 바와 같이, KGD 레벨들은 보다 완전한 웨이퍼 레벨 검사를 수행하여야 하기 때문에 크게 개선된다. RF 기반 상호접속부들을 제안하기 위한 이들 두 개의 장점들 결합은 RF 기반 상호접속부들이 SiP 처리 테스트 흐름 및 결과적으로 제조 수율들을 개선시키는 수단을 제공한다.
그러나 무선 통신 방법은 유도성 결합으로 제한되지 않는다. 통신을 위한 용량성 결합 같은 근접장 통신의 다른 형태들을 사용하는 것은 가능하다. 또한, 원접장 통신(far-field communication)은 실행 가능한 기술이고, 여기서 하나의 안테나는 전송 안테나로부터 원접장 방사선(far-field radiation)을 수신한다. 게다가, 레이저들, 광학 다이오드들, 및 전기 광학 구성요소들 같은 광학 방법들은 전자 회로들을 결합하기 위하여 이용될 수 있다. 다른 방법들은 전자 회로들을 결합하기 위하여 고속 자기 회로(MR,GMR,TMR, 등) 구성요소들과 같은 자석들의 이용을 수반한다.
제조 수율들을 개선하기 위한 하나의 방법은 제조 처리 흐름 동안 SiP의 테스트들을 수행하는 것이다. 상기 테스팅은 결함들이 처리 및 네트워크에서 미리 식별되게 하고 수리가 수행되게 하거나 구성요소는 버려지고 부가적인 처리 단계들 및 연관된 부가적인 값을 제거함으로써 버림 비용을 감소시킨다. 단지 하나의 수리 단계를 가진 처리의 실행은 제조 수율에 상당한 영향을 가질 수 있다. SiP들은 CMOS VLSI 집적 회로들과 동일한 방식으로 손상을 조사할 수 있는 재료들로 제조된다.
그러나, 무선 액세스는 제한들을 가진다. 하나의 제한은 액세스되는 장치에 전력을 제공할 필요성이 있다는 것이다. 제한된 양의 전력은 칩에 대한 물리적 접촉 없이 액세스될 수 있게 제공될 수 있지만, 전력량은 상기 칩상의 복잡한 다중구성요소 회로들의 액세스하기에 부적당할 수 있다. 따라서, 프로브가 무선 액세스 및 유선 액세스 방법들 중 하나 또는 양쪽을 인터페이스하도록 구성될 수 있는 전자 구성요소들에 액세스하는 방법을 개발하는 것은 보다 바람직하다.
손상을 유발하지 않고 물리적 조사를 허용하는 하나의 방법은 물리적 접촉부에 대한 "내구성을 높이는 것"이다. 예를 들어, 다중 터치다운들을 견딜 두꺼운 금속 사용 또는 집적 회로들을 위한 표준 제조 기술들과 호환하지 않는 야금은 후처리에 적용될 수 있다. 상기 야금기술은 금 접촉부들, 텅스텐 접촉부들 등을 포함할 수 있다.
시스템 패키지 테스팅(System-in-Package testing)
SiP 모듈들의 검사는 전자 제조 산업에서 중요하고 증가하는 문제이다. 단지 8년 내에 SiP 패키징은 패키지 IC 시장에서 5% 미만에서 거의 50%로 성장하였다. 따라서 SiP들 및 SiP 테스팅은 매우 짧은 시간에 수십억 달러 산업이 되었다. 반도체 산업 연합(SIA)은 반도체들, 패시브들, 및 단일 패키지에 집적된 상호접속부들의 임의의 결합으로서 SiP를 정의한다. 경제적인 SiP는 다중 다른 기술들(액티브 및 패시브)을 소형 패키지에 결합하는 능력에 기초한다.
SiP들은 다중 칩들 및 패시브들(passives)이 하나의 기판을 이용하여 결합된다는 측면에서 PCB들(인쇄 회로 기판)과 유사하다. SiP들은 패시브 기판들 및 Si, SiGe, 0.13㎛, 0.25㎛, 디지털, 아날로그, RF, 베어(bare) 다이, 플립 칩 IC들 등등을 포함하는 소형 패키지에 결합된 다양한 기술들을 사용한다. 그러나, PCB들과 달리 소형 크기의 SiP들은 신호 접속부 및 IC 패드들 자체가 소형이고 액세스할 수 없거나, 차지될 때 정상적인 검사를 할 수 없게 한다. IC 산업의 개발 동안 경험에 기초하여, SiP를 테스팅하는 비용은 SiP들이 보다 복잡한 설계들로 진화하기 때문에 제조 비용보다 빠르게 성장할 것으로 예상된다.
SiP는 내부 신호들에 액세스 또는 테스트 지점들을 제공하기 위한 무능력과 결합된 거주된 PCB와 비견되는 기능 복잡성을 가진다. 종래 PCB 테스팅은 PCB상에 신호를 위한 액세스를 제공하는 테스트 액세스 포트(TAP) 개념을 제공함으로써 검사 시간 및 커버리지를 개선시키기 위하여 발전되었다. 대부분의 일반적인 표준이 JTAG IEEE 1149.1인 테스트 액세스 포트는 결함 위치 결정을 돕기 위하여 사용되어 PCB 수리 수행 및 효율적 방식의 재검사를 수행하게 한다. SiP들의 수리 및 재테 스트는 주어진 어셈블리 및 구성 방법들에서 실행할 수 없다. SiP를 테스트하는 것은 IC를 테스트하는 것과 동일하지 않다. SiP를 테스트하는 것은 칩 테스팅의 기술적 난제와 결합된 시스템 또는 PCB 레벨 검사와 유사한 난제들을 가진다. 후자의 예는 SiP 검사를 위해 요구된 테스트 프로브들의 정밀한 배치이다. SiP 레벨 집적의 고유 융통성은 SiP상에 포함된 특정 IC들이 모놀리식 해결책보다 작은 비순환 엔지니어링(NRE) 투자로 어려움을 겪는다. 단일 모놀리식 IC들의 테스트 설계는 SiP들이 통상적으로 완전히 맞춤제작된 IC들을 사용하지 않기 때문에 SiP들에서 이용할 수 없다. PCB 테스팅과 같이, IC 테스팅은 많은 칩들 상에 포함되고 IEEE 1149.1 테스트를 위한 JPAG 표준으로 형성된 경계 스캔 테스트를 포함하도록 개발되었다. JTAG TAP 기술들은 개별적 프로브 IC 핀들에 대한 필요성 없이 PCB들에서 IC들의 테스트를 허용한다.
패키지 테스팅
이전에 언급된 PCB 및 IC 테스트 문제들은 VLSI IC들의 세트, 및 독립된 구성요소들이 컴팩트 시스템을 생성하기 위하여 기판들 상에 배치되는 SiP 패키징을 위해 계속되었다. SiP 어셈블리는 물리적으로 작지만 저비용 패키지의 매우 고레벨 시스템 집적을 제공하기 위하여 베어 다이 및 플립 칩 기술들을 포함한다. 부가적으로, 패시브들은 독립된 부품들로서 포함되거나 심지어 SiP 기판에 집적될 수 있다. SiP들에 사용된 기판들은 보다 미세한 피쳐들 및 보다 복잡한 복잡성을 가진 IC들과 동일한 경로를 따라 개발중이다. 단일 웨이퍼상에 동시에 다수의 SiP들을 형성하는 능력은 SiP 테스팅이 현재 순차적으로 수행되기 때문에 병목 현상을 생성한다.
SiP 기판에 각각의 IC의 부가는 제조 동안 수율에 악영향을 가진다. 통상적으로, 최종 패키징은 SiP 기판에 부가될 때 장치들을 테스트할 능력 없이 수행된다. 심지어 SiP들에 부가될 때 장치들에 대한 검사 능력이 없을 때에도, 상기는 다중 테스트 프로브 터치다운들로부터 발생하는 손상 잠재적성으로 인한 수율 손실로 인해 현재 수행되지 않는다. SiP 프로브 테스팅은 IC 패드들의 터치다운 및 세척(scrubbing)을 요구한다. 세척은 패드들에 몇몇 손상을 생성하고, 이것은 SiP에 와이어본딩 능력에 영향을 미친다. 다른 비용은 각각의 제조 단계 또는 개별 SiP 설계를 위한 다중 프로브 카드 설계들이 필요하다는 것이다. 다른 합리적인 사전 패키지 테스팅은 만약 개별적으로 테스트되면 신호들/패드들의 수가 크므로 SiP들의 제조시 제한된다. 부가적으로, 만약 SiP들 상 IC 패드들이 대량 병렬 접촉 프로브 테스팅을 위하여 액세스할 수 있다면, 추후 와이어본딩 제조 단계들에서 수율 손실이 있다. 이들 문제들이 없을 때에도 SiP들을 제조하는데 이용되는 SiP 어셈블리들 및 혼합 기술들(플립 칩, 와이어 본드, 표면 장착, 이산 등)의 3차원 성질로 인해 중간 테스트들이 물리적 접촉 방법들을 사용하여 어떻게 수행되는가를 고려하는 것은 어렵다. 기술이 상기 테스트를 수행하기 위하여 이용되는 동안, 비용들은 매우 높고, SiP 경제성에 악영향을 미치는 다수의 다중 레벨 종래 프로브 카드들, 테스트 스테이션들 및 시간의 투자는 요구된다.
SiP 설계 장점들의 성장은 소형의 이미 개발된 제품들을 형성하는 비용 및 능력에 의해 이루어진다. 공지된 우수 다이들(KGD)을 사용하는 것은 제품들의 수 율을 증가시키는 방식이다. 그러나, SiP들에 대해 비용 및 테스트 시간 이유들이 항상 가능하거나 실행할 수 있지 않다. 따라서, 경제적인 이유들로 인해, 종종 전자제품 제조자들은 테스트되지 않은 SiP들, 부분적으로 테스트되거나 단지 웨이퍼 테스팅된 다이들을 사용한다. 이것은 거절되는 구성요소들의 레벨이 증가되고, 현재 실행되는 SiP 제조 처리에 형성되는 결과물들이 낭비되는 것을 의미한다. SiP들이 일반적으로 패키징 후에만 테스트되기 때문에, 테스트 커버리지 갭은 시작 다이들 및 최종 패키지 SiP 사이에서 생성된다. 이런 갭 또는 테스트 무지 구역(test blindness zone)은 SiP 기술의 핵심 목표인 큰 체적인 제품들에 특히 문제들을 유발할 수 있다. 따라서 수율 개선은 매우 어렵고, 투자되는 어셈블리 및 패키징 비용은 비기능 유닛들을 포함하는 모든 유닛들에 투자된다. 중간 스트림 테스팅 없이, 제조 값 체인에서 미리 결함 장치들을 가려낼 기회는 없다. 완전한 패키징 투자는 비기능성 SiP들에서 낭비되고, 상기 비기능성 SiP들의 조건은 패키징 처리의 종료시에만 알 수 있다. 다이들 또는 패시브들을 장착할 때 수율 손실은 제조 동안 테스트하기 위한 능력 없이 알 수 없다. 모든 패키지된 시스템들의 절반이 SiP들이고, SiP들이 어셈블리 후 테스팅됨으로써, 테스트 무지로부터 발생하는 경제적 비용들은 심각하다.
따라서 SiP들 같은 전자 구성요소들의 검사를 위한 빠르고 융통성 있고 비파괴적인 방법 및 장치가 필요하다.
일 양태에 따라 전자 구성요소를 물리적으로 터치하여 장치에 문의하지 않고 전자 구성요소의 다수의 독립적 문의들을 신뢰성 있게 수행하는 콘딧으로서 사용하기 위한 문의 장치에 대한 인터페이스를 가진 본체로 구성된 전자 구성에게 문의하기 위한 장치가 제공된다.
다른 양태에 따라 전자 구성요소에게 문의하는 방법이 제공된다. 제 1 단계는 전자 구성요소를 검사하는 콘딧으로서 이용하기 위한 문의 장치에 대한 인터페이스를 가진 본체를 제공하는 단계를 포함한다. 제 2 단계는 전자 구성요소를 물리적으로 터치하는 문의 장치 없이 본체의 인터페이스를 통하여 전자 구성요소의 다수의 독립된 문의들을 수행하는 단계를 포함한다.
전자 신호들을 결합하기 위하여 현대 집적 회로들에 일반적으로 사용되는 집적 회로 도전성 구조들은 매우 약하고 기계적 프로브 동안 손상되기 쉽다. 구조의 손상은 집적 회로의 결함을 유발할 수 있다. 게다가, 구조에 대한 기계적 접촉과 연관된 기계적 스트레스는 종종 집적 회로의 부가적인 결함 모드들에 유도하는 도전성 구조 자체를 넘어 집적 회로로 스트레스를 유도한다. 반복된 물리적 접촉은 와이어 본드 결함을 유발하고 신뢰성 문제들을 유도한다. 본 발명의 방법 및 장치로 인한 방식은 일련의 독립된 테스팅 프로토콜을 완료하기 위하여 필요한 만큼 여러 번 문의될 수 있는 내구성 있는 인터페이스를 제공한다. 이런 문의는 무선 프로브, 물리적 프로브 또는 양쪽을 포함하는 하이브리드 방식을 통하여 이루어질 수 있다.
이들 및 다른 특징들은 첨부된 도면들을 참조하는 다음 상세한 설명으로부터 명백하고, 도면들은 도시를 위한 것이고 임의의 제한을 의도하지 않는다.
도 1a는 전자 구성요소에 문의하기 위한 장치의 제 1 실시예의 블록도.
도 1b는 전자 구성요소에 문의하기 위한 장치의 제 2 실시예의 블록도.
도 1c는 전자 구성요소에 문의하기 위한 장치의 제 3 실시예의 블록도.
도 2는 전송기 및 수신기 또는 양방향 전송기-수신기들을 갖는 무선 통신 블록 형태의 인터페이스를 갖는 전자 구성요소에 문의하기 위한 장치의 블록도.
도 3은 다수의 전송기들 및 수신기들, 또는 양방향 전송기-수신기들의 조합을 갖는 무선 통신 블록 형태의 인터페이스를 갖는 전자 구성요소에 문의하기 위한 장치의 블록도.
도 4는 논리 제어기를 갖는 전자 구성요소에 문의하기 위한 장치의 블록도.
도 5는 랜덤 명령/데이터 생성을 위한 선형 피드백 시프트 레지스터를 갖는 전자 구성요소에게 문의하기 위한 장치의 블록도.
도 6은 테스트 프로브에 데이터를 다시 전송할 필요 없이 테스트 자체로 장치로부터의 출력을 검사하는 능력을 가진 전자 구성요소에게 문의하기 위한 장치의 블록도.
도 7은 테스트 하에서 장치에 인가될 수 있는 테스트 벡터들을 저장하기 위한 메모리 회로를 가진 전자 구성요소에게 문의하기 위한 장치의 블록도.
도 8은 입력 테스트 벡터들을 저장하는 메모리 회로, 및 테스트 하에서 장치로부터 예상 결과들을 저장하는 다른 메모리 칩을 가진 전자 구성요소에 문의하기 위한 장치의 블록도.
도 9는 아날로그 대 디지털(A/D) 컨버터들 및 디지털 대 아날로그(D/A) 컨버터들을 가진 아날로그 및 혼합 신호 장치들, 및 입력들 및 출력들을 저장하기 위한 선형 피드백 시프트 레지스터들 또는 메모리 회로들을 테스트하기 위하여 전자 구성요소에게 문의하기 위한 장치의 블록도.
도 10은 하나의 무선 통신 블록 및 하나의 테스트 액세스 포트를 가진 맵핑에 적당한 전자 구성요소에게 문의하기 위한 장치의 블록도.
도 11은 병렬로 다중 장치들을 테스트하기에 적당하거나, 리던던시(redundancy)를 부가하기 위한 다중 테스트 액세스 포트들 및 단일 무선 통신 블록을 갖는 전자 구성요소에 문의하기 위한 보다 복잡한 장치의 블록도.
도 12는 다중 테스트 프로브들에 병렬로 데이터를 전송하기 위하여 단일 테스트 액세스 포트 및 다중 무선 통신 블록들을 가진 전자 구성요소에 문의하기 위한 장치의 보다 복잡한 블록도.
도 13은 다중 무선 통신 블록들 및 다중 테스트 액세스 포트들을 가진 전자 구성요소에 문의하기 위한 보다 복잡한 장치의 블록도.
도 14는 테스트 하에서 단일 장치와 통신하도록 설계된 전자 구성요소에 문의하기 위한 장치의 블록도.
도 15는 테스트 하에서 장치가 임의의 주어진 시점에서 무선 테스트 액세스 포트와 통신하는 것을 제어하기 위하여 멀티플렉서를 가지며, 검사하에서 다중 장치들과 통신하도록 설계된 전자 구성요소에 문의하기 위한 장치의 블록도.
도 16은 직렬 연결된 테스트 하에서 몇몇 장치들과 통신하여 전자 구성요소에 문의하기 위한 장치의 블록도.
도 17은 칩, 보드, 기판, 또는 라이저(riser) 카드 같은 동일한 기판상에 집적된 전송기, 수신기 및 전송기-수신기 회로들을 가진 전자 구성요소에 문의하기 위한 장치의 블록도.
도 18은 칩들, 보드들, 기판들, 또는 라이저 카드들과 같은 독립적인 기판들 상에 형성된 전송기, 수신기 및 전송기-수신기 회로들을 갖는 전자 구성요소에 문의하기 위한 장치의 블록도.
도 19는 칩들, 보드들, 기판들, 또는 라이저 카드들과 같은 독립된 기판들 상에서 분리되어 독립적으로 형성되는 인덕터들/캐패시터 플레이트들/안테나들을 갖는 전자 구성요소에 문의하기 위한 장치의 블록도.
도 20은 처리중이지만 다이스되지 않은 반도체 웨이퍼 상에서 테스트시 전자 구성요소 장치들에 문의하기 위한 장치를 도시하는 도면.
도 21은 DUT에 집적된 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 22는 DUT의 구성요소로서 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 23은 장착된 DUT 플립 칩의 구성요소로서 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 24는 DUT에 집적된 WTAP를 갖는 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 25는 몇몇 전송기와 안테나, 수신기와 안테나, 및 수신기와 안테나를 갖는 칩들을 구비한 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 26은 동일한 기판에 장착된 안테나 및 무선 RX2를 갖는 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 27은 전자적으로 접촉할 수 있는 테스트 포트 및 전송기 RX2를 갖는 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 28은 테스팅 중 두 개의 장치들과 통신하는 기판과 전기 접촉으로 배선된 도 27에 도시된 전자 구성요소에 문의하기 위한 장치를 개략적으로 도시하는 도면.
도 29는 양방향 무선 통신으로 프로브 카드 및 SAP를 갖는 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 30은 플립 배향되는 SAP인 칩과 양방향 통신하는 프로브를 가진 프로브 카드를 구비한 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 31은 SAP와 동일한 기판에 장착된 검사중인 두 개의 장치들을 검사하기 위하여 사용되는 도 30에 도시된 프로브 카드, 프로브 및 SAP를 갖는 전자 구성요소에게 문의하기 위한 장치를 도시하는 도면.
도 32는 테스트 하의 장치에 집적된 SAP를 가진 전자 구성요소에게 문의하기 위한 장치를 도시하는 도면.
도 33은 다양한 스케일 안테나 환경을 갖는자 구성요소(전압 대 주파수 결합)에 문의하기 위한 장치에 대한 실험 결과들의 대표적인 세트를 도시하는 도면.
도 34는 전자 구성요소(TOP)에 문의하기 위한 장치에 대한 DUT(좌측) 및 프로브(우측) 뿐 아니라 안테나들을 도시하는 도면. 여기서 프로브 IC는 비접촉 프로브의 부품인 세라믹 보드에 와이어 본딩(우하부)된다.
도 35는 비접촉 프로브 카드를 가진 전자 구성요소에 문의하기 위한 하이브리드 장치를 도시하는 도면. 비접촉 프로브는 표준 프로브 카드의 중심 개구부에 배치된다. 비접촉 프로브 카드의 주변상에서 보여지는 표준 프로브 바늘들은 SiP 비접촉 DUT에 전력을 제공한다.
도 36은 전자 구성요소에게 문의하기 위한 장치의 하나의 테스트의 결과들을 도시하고 전송 신호들의 독립적(병렬) 성질을 나타내는 도면.
도 37은 전자 구성요소에게 문의하기 위한 장치의 정렬 오프셋들을 조사하기 위하여 에러율 대 수직 및 측면 DUT를 도시하는 도면.
도 38은 WTAP 및 DUT에 외부적으로 인가된 전력을 도시하는 전자 구성요소에 문의하기 위한 장치의 블록도.
도 39는 DUT에 전력을 공급하고 제어하는 WTAP 및 WTAP에 외부적으로 인가된 전력을 도시하는 전자 구성요소에 문의하기 위한 장치의 블록도.
도 40은 기판에 외부적으로 인가된 전력을 도시하는 전자 구성요소에 문의하기 위한 장치의 블록도.
도 41은 기판상에 장착된 SAP 장치를 갖는 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
도 42는 집적 회로내에 집적된 SAP 장치를 갖는 전자 구성요소에 문의하기 위한 장치를 도시하는 도면.
전자 구성요소에게 문의하기 위한 방법 및 장치는 지금 기술될 것이다. 상기 장치는 전자 구성요소에 물리적으로 터치하는 문의 장치 없이 전자 구성요소의 다중 독립적 문의들을 신뢰성 있게 수행하는 콘딧(conduit)으로서 사용하기 위한 문의 장치에 대한 인터페이스를 가진 본체로 구성된다. 본 발명의 방법으로 진보된 방법 및 장치는 일련의 독립된 테스팅 프로토콜을 완료하기에 필요한 만큼 다수 번 문의될 수 있는 내구성 있는 인터페이스를 제공한다. 이런 문의는 무선 프로브 조사, 물리적 프로브 조사 또는 양쪽을 포함하는 하이브리드 방법을 통하여 이루어질 수 있다. 이전에 특허된 프로빙 방법들은 미국특허 6,885,202에 기술된 무선 방법들 및 미국특허 7,109,730에 기술된 바와 같은 하이브리드 방법들을 포함한다. 이후에 추가로 기술될 바와 같이 상기 방법 및 장치에 관한 가르침들이 실행될 수 있는 다수의 방법들이 있다.
무선 방법은 바람직하게 단일 본체에 내장된 두 개의 핵심 구성요소들의 이용을 포함한다: 무선 통신 블록(WCB), 및 장치 액세스 포트(DAP) 또는 테스트 액세스 포트(TAP). TAP가 많은 일반적인 DAP의 특정 경우이기 때문에, 두 개의 측면들이 하기 도면 및 상세한 설명에서 상호 교환적으로 사용될 수 있는 것이 이해될 것이다. WCB는 프로브와 같은 문의 장치와 무선으로 통신하도록 인터페이스로서 이용된다. DAP 또는 TAP는 전자 구성요소(테스트하의 장치 - DUT)와 직접 통신하거나 테스트하기 위하여 이용된다.
접촉 방법은 그 위의 집적 회로들과 전자 통신하는 전자 구성요소(DUT)상 인 터페이스, 및 자동 테스트 장비(ATE)와 전자 통신하는 프로브 같은 접촉 패드의 사용을 포함한다. 전체 시스템은 도 21 내지 23에서 일반적으로 도시된 시스템 액세스 포트(SAP)라 불릴 수 있다.
SAP(100)의 무선 구성요소에 대한 다른 실시예들을 사용할 때 고려될 수 있는 통신을 위한 두 개의 방법들이 있다. 제 1 방법은 도 10에 도시된 바와 같이 하나의 장치 액세스 포트(DAP)(12)에 대한 전송기(16) 및/또는 수신기(22) - 여기서 WCB(10)는 전송기(16) 및 수신기(22)를 나타냄 -, 도 11에 도시된 바와 같은 다중 DAP들에 대한 하나의 전송기(16) 및/또는 하나의 수신기(22), 도 12에 도시된 바와 같은 하나의 DAP(12)에 대한 다중 전송기(16) 및/또는 다중 수신기들(22), 또는 도 13에 도시된 바와 같은 다중 DAP들(12)을 위한 다중 전송기들(16) 및/또는 수신기들(22)이 있을 수 있는 "맵핑" 개념이다. 이들 4개의 변형들은 각각 하기와 같이 기술된다:
ⅰ) 일 대 일 맵핑
ⅱ) 일 대 다수 맵핑
ⅲ) 다수 대 일 맵핑
ⅳ) 다수 대 다수 맵핑
제 2 개념은 배치 및 분리 개념이다. 전송기(16) 및/또는 수신기(22) 및 DAP(12) 사이의 임의의 종류의 맵핑이 있으면, 그들은 많은 다른 장소들에 배치될 수 있다. 6개의 상기 실시예들은 하기와 같다:
ⅰ) 동일한 칩상에 전송기(16) 및/또는 수신기(22) 및 DAP
ⅱ) 독립된 칩들 상이지만, 양쪽 모두가 동일한 반도체 기판들 상에 있는 전송기(16) 및/또는 수신기(22) 및 DAP(12)
ⅲ) 동일한 반도체 기판상의 전송기(16) 및/또는 수신기(22) 및 DAP(12)
ⅳ) 하나의 반도체 기판상 전송기(16) 및/또는 수신기(22), 다른 반도체 기판상 DAP(12), 및 동일한 패키지내 반도체 기판들 사이에서 통신이 이루어짐
ⅴ) 동일한 기판상 전송기(16) 및/또는 수신기(22) 및 DAP(12)
ⅵ) 하나의 기판상 전송기(16) 및/또는 수신기(22), 다른 기판상 DAP(12), 및 기판들 사이에서 통신이 이루어짐이 존재한다.
하기 실시예들의 설명이 맵핑 및 배치 및 분리, 또는 양쪽 모두를 사용하여 변형될 수 있다는 것이 인식될 것이다. 게다가, 이들 개념들은 무선 통신 블록(WCB)(10) 및 DAP(12) 내의 거의 모든 구성요소, 이들의 인터페이스들, 및 WCB/DAP들 자체에 적용될 수 있다.
도 1 내지 20을 참조하여, 무선 검사의 주 구성요소들은 우선 첫번째로 기술되는 무선 테스트 액세스 포트들(WTAP)(18)이라 이후에 불리는 본체의 일부이다. 몇몇 가능한 실시예들 및 도시된 애플리케이션들은 그 다음 기술될 것이다. 이들 기술 다음, 시스템 액세스 포트(SAP)(100)는 도 21 내지 23을 참조하여 기술될 것이다.
무선 테스트 액세스 포트들의 구성요소들
무선 통신 블록(WCB)(10)은 테스트 프로브에/테스트 프로브로부터 데이터를 무선으로 전송 및 수신하기 위하여 이용된다. 하기 기술된 실시예가 테스팅 장치이지만, 상기 장치는 테스팅 외의 목적들을 위한 통신을 포함하는 패키지내 시스템의 구성요소들에 문의하기 위하여 이용되는 것이 이해될 것이다. 테스트 프로브는 도 29 내지 31을 참조하여 기술될 것이다. 물리 층에서 무선 통신을 위한 기술들은 근접장(용량성, 유도성) 결합, 또는 원접장(적외선) 결합을 포함한다. 광학 또는 자기 결합이 또한 이용될 수 있다.
도 19를 참조하여, WCB(10)는 테스트 프로브에 데이터를 전송하기 위한 전송(Tx)(16) 회로들, 테스트 프로브로부터 데이터를 수신하기 위한 수신기(Rx)(22), 갭을 가로질러 데이터를 무선을 전송하기 위한 구조들(46)(예를 들어, 유도성 코일들, 캐패시터를 형성하는 플레이트들, 안테나들 등)을 포함한다. Tx/Rx 회로들은 또한 양쪽 임무들을 수행하는 단일 회로(24)에 결합될 수 있다. WCB(10)는 무선으로 테스트 프로브와 통신하기 위하여 설계될 수 있다. 또한, 도 10 내지 13을 참조하여, DC 결합(유선 상호접속들)을 이용하여 하나 이상의 TAP들(12)과 통신한다.
도 4를 참조하여, 테스트 액세스 포트(TAP)(12)는 DUT(20)에서 테스트의 처리를 제어하기 위한 회로이다. 명령들 또는 데이터 같은 정보는 TAP(12)에 발행되고, TAP(12)는 상기 정보를 검사 장치(DUT)(20)에 전송되는 제어 신호들 및 테스트 벡터들로 전환한다. TAP(12)는 DUT(20)로부터 출력 신호들을 수신하고, 이들 신호들은 처리되고 WCB(10)를 사용하여 무선 통신을 통해 테스트 프로브(26)에 다시 전송될 수 있다. TAP(12)는 WCB(10)와 통신하기 위하여 Tx 및 Rx 회로들(도시되지 않음)을 포함한다. 또한 입력 명령들 및 데이터를 DUT(20)에 인가될 수 있는 제어 신호들 및 데이터로 전환하는 논리 제어기(28) 같은 논리 구조들을 포함한다.
TAP(12)는 명령들 및 데이터를 의사 랜덤하게 생성하기 위한 회로들을 포함할 수 있다. 이것을 달성할 수 있는 한 가지 타입의 회로는 도 5에 도시된 바와 같이 선형 피드백 시프트 레지스터(linear feedback shift register; LFSR)(30)이며, 상기 선형 피드백 시프트 레지스터는 패턴 생성기(pattern generator)이다. 도 8을 참조하면, TAP(12)는 DUT(20)를 테스트하기 위하여 이용될 수 있는 미리 정의된 명령들 및 데이터를 저장하기 위한 메모리 회로들(32,34,36)을 포함할 수 있다. 유사하게, TAP(12)는 DUT(20)의 출력들을 검증하기 위한 회로들을 포함할 수 있다. 도 6을 참조하면, 상기 회로들은 입력 LFSR들(30)에 매칭될 수 있는 LFSR들(30), 특정 입력들에 대응하는 예상 출력들을 저장하는 메모리 회로들(32,34,36), 및 예상 출력들에 대핸 DUT(20) 출력들을 비교하기 위한 비교기들(38)을 포함하며, 상기 메모리 회로들(32, 34, 36) 및 비교기들(38)은 출력 검증 회로들(output verification circuits)이다. 또한, 도 9를 참조하여, TAP(12)는 아날로그 및 혼합 신호 회로들을 테스트하기 위한 아날로그 대 디지털(A/D)(40) 및 디지털 대 아날로그(D/A)(42) 컨버터들을 포함할 수 있다.
도 1a 및 10을 참조하면, TAP(12)는 직접 접속들(유선 상호접속들)을 이용하여 WCB(10) 및 DUT들(20)과 통신한다. 또한, 무선 상호접속들을 이용하여 하나 이상의 DUT들(20)과 통신할 수 있다.
도 1a는 무선 전송기들/수신기들(20) 및 TAP(12)를 갖는 무선 테스트 액세스 포트(WTAP)(18)의 블록도를 도시한다. WTAP(18) 자체는 프로브 또는 테스트 장치(DUT)(20)를 포함하지 않지만, 그들 각각과 인터페이스한다. 이런 설계는 외부 수신기(50) 및 전송기(48)와 통신하는 WTAP(18)상 전송기들(16) 및 수신기들(22) 모두를 포함한다.
도 1b는 WTAP(18) 상에 수신기들(22)을 가진 다른 WTAP(18)의 블록도를 도시한다.
도 1c는 전송기(16)를 가진 다른 WTAP(18)의 블록도이다.
무선 통신 블록(WCB)의 내부들은 도 2 및 3을 참조하여 기술될 것이다. 도 2는 전송기(16), 수신기(22), 또는 양방향 전송기-수신기들(24)을 가진 WCB(10)의 블록도를 도시한다. 전송기들(16)은 테스트 프로브(도시되지 않음)에 데이터를 전송하고, 수신기들(22)은 테스트 프로브(도시되지 않음)로부터 데이터를 수신하고, 전송기-수신기들(24)은 이 모두를 수행한다.
도 3은 임의의 양 또는 결합일 수 있는 다수의 전송기들(16), 수신기들(22), 또는 양방향 전송기-수신기들(24)을 가진 보다 복잡한 WCB(10)의 블록도를 도시한다.
TAP들의 내부들은 도 4 내지 9를 참조하여 기술될 것이다. 도 4는 WCB(10)로부터 명령들 및 데이터 신호들을 수신하고, DUT(20)에 대응 제어 및 데이터 신호들을 인가하는 논리 제어기(28)를 포함하는 TAP(12)의 간단한 설계를 도시한다. 도 5는 랜덤 명령/데이터 생성을 위한 선형 피드백 시프트 레지스터(LFSR)(30)를 포함하는 보다 복잡한 TAP(12)를 도시한다. 도 6은 DUT(20)로부터 테스트 프로브(26)로 다시 원 출력을 전송하기 보다 DUT(20) 자체로부터 출력을 검사할 수 있는 보다 복잡한 TAP(12)를 도시한다. 이 경우, 입력 LFSR(30)은 DUT(20)에 인가될 수 있는 명령들/데이터를 랜덤하게 생성하기 위하여 이용된다. DUT(20)의 출력은 TAP(12)에 의해 수신되고 그 다음 올바른지를 알기 위하여 검사된다. 이것은 출력 을 처리하고, 그 다음 입력 LFSR(30)에 매칭되는 독립된 출력 LFSR(30)와 비교함으로써 수행된다. 이들 특징들로 시스템은 내장 자체 테스트(BIST) 메카니즘으로서 동작할 수 있다. 따라서, DUT(20)로부터 테스트 프로브(26)로 원 출력을 전송하기 보다, BIST는 입력들을 생성하고, 출력들을 검사하고, 테스트 프로브(26)에 테스트 기록들만을 다시 전송한다.
도 7에 도시된 다른 고안에서, TAP(12)는 DUT(20)에 인가될 수 있는 테스트 벡터들을 저장하기 위하여 메모리 회로(32)(예를 들면: 플래시)를 가진다. 도 8은 입력 테스트 벡터들(34)을 저장하기 위한 메모리 회로(32), 및 DUT(36)로부터 예상 결과들을 저장하는 다른 메모리 칩(36)을 포함하는 진보된 구현예를 도시한다. 실제 출력들은 비교기(38)를 이용하여 예상된 출력들에 대해 검사된다. 도 9는 아날로그 및 혼합 신호 장치들을 테스트하기 위하여 사용된 TAP(12)의 다른 진보된 설계를 도시한다. 이 경우, 아날로그 대 디지털(A/D)(40) 및 디지털 대 아날로그(D/A)(42) 컨버터들이 요구된다. 이런 설계의 진보된 구현들은 입력들 및 출력들을 저장하기 위한 LFSR들(30) 또는 메모리 회로들(32,34,36)을 포함할 수 있다.
맵핑을 위한 WTAP는 도 10 내지 13을 참조하여 지금 기술될 것이다. 간단한 WTAP(18)는 도 10에 도시된 바와 같이 하나의 WCB(10) 및 하나의 TAP(12)를 가질 것이다. 도 11은 하나의 WCB(10) 및 다중 TAP들(12)을 가진 보다 복잡한 WTAP(18)를 도시한다. 이 설계는 다중 DUT들(20)을 병렬로 검사하거나, 리던던시를 부가하기 위하여 사용될 수 있다. 도 12는 다중 WCB들(10) 및 단일 TAP(12)를 가진 다른 복잡한 WTAP(18)를 도시한다. 이런 WTAP(18)는 다중 테스트 프로브들(26)에 병렬 로 데이터를 전송하기 위하여 사용될 수 있다. WCB(10)가 논리 개념이고, 다중 WCB들을 단일 WCB로 한 묶음으로 하고 상기 논리 개념을 유지하는 것은 가능하다.
도 13은 다중 WCB들(10) 및 다중 TAP들(12)을 가진 보다 복합적인 WTAP(18)를 도시한다. WTAP(18) 및 DUT(20) 사이의 통신들은 도 14 내지 도 16을 참조하여 지금 기술될 것이다. 도 14는 단일 WTAP(18) 및 단일 DUT(20) 사이의 통신을 도시한다. 도 15는 다중 DUT들(20)과 통신하도록 설계된 WTAP(18)를 도시한다. 이것을 달성하는 하나의 방법은 DUT(20)가 임의의 주어진 시간에 WTAP(18)와 통신하는 것을 제어하기 위하여 간단한 멀티플렉서를 사용하는 것이다. 도 16은 직렬로 연결함으로써 다중 DUT들(20)과 통신하는 WTAP(18)를 도시한다. 예를 들면, DUT들(20)이 스캔 레지스터들에 테스트 입력들/출력들을 저장할 때, 각각의 DUT(20)의 레지스터들은 매우 큰 스케일 체인을 형성하기 위하여 함께 연결될 수 있다. 이것은 단일 WTAP(18)가 다중 DUT들(20)을 테스트하게 한다.
WTAP들의 배치는 도 17 내지 19를 참조하여 기술될 것이다. 도 17은 동일한 기판(44) 상에 전송기(16), 수신기(22), 및 전송기-수신기(24) 회로의 집적을 도시한다. 기판(44)의 예들은 칩들, 보드들, 또는 라이저 카드들을 포함한다. 도 18은 전송기(16), 수신기(22), 및 전송기-수신기(24) 회로들이 완전히 독립적인 칩들, 보드들, 기판들, 또는 라이저 카드들 상에 형성될 수 있는 것을 도시한다. 도 19는 또한 인덕터들/캐패시터 플레이트들/안테나들(46)이 모두 분리되어 있고 독립될 수 있고, 독립된 칩들, 보드들, 기판들, 또는 라이저 카드들 상에 있을 수 있다는 것을 도시한다.
다수의 WTAP들(18) 및 DUT들(20)은 도 20에 도시된 바와 같이 처리중 다이스되지 않은 반도체 웨이퍼(60) 상에서 동시에 제조될 수 있다.
시스템 액세스 포트
SAP(100)는 도 21 내지 23을 참조하여 지금 기술될 것이다. SAP(100)는 DUT(20)에 통합될 수 있고 여기서 접촉 테스트 포트(102)를 제공하는 본체를 포함하는 상기 SAP(100)는 도 21에 도시된 바와 같이 터치패드(108) 형태의 인터페이스에 프로브(106)를 이용하는 무선 테스트할 수 있도록 DUT(20)의 기판(104) 상에 제공된다. 테스트 포트(102)는 전도성이고 검사될 하나 이상의 DUT(20)상 구성요소들과 직접 전자 통신한다. WTAP(18)는 또한 DUT(20)상에 결합하여 제공될 수 있다.
선택적으로, 테스트 포트(102)는 DUT(20) 및 다른 장치들 사이에서 와이어(112)를 따라 전력 또는 데이터의 유선 통신을 허용하도록 하나 이상의 접속 지점들(110)과 전자 통신할 수 있다.
바람직한 실시예에서, 테스트 포트(102)는 텅스텐 또는 티타늄 같은 강건한 재료, 또는 통상적인 금 접촉부들보다 두꺼운 금 패드로 구성된 특정 다중 접촉 패널이므로, 테스트 포트(102)에 큰 손상을 유발하지 않고 프로브(106)에 의해 다수 번 접촉되게 할 수 있다.
본 발명의 강건한 재료의 설명은 탄성 또는 불특정한 다른 전도성 재료 또는 복합 전도성 재료로 만들어질 수 있고 상기 설명들이 제한되지 않는 것이 인식될 것이다.
선택적으로, SAP(100)는 적어도 하나의 DUT(20) 및 적어도 하나의 SAP(100)를 포함하는 다중 칩 장치에 통합될 수 있다. SAP(100)는 도 22에 도시된 바와 같이 예를 들면 회로 기판 같은 기판(118)에 하나 이상의 전력 및 데이터를 도통시키기 위한 본드 와이어들(116)을 가진다.
도 23을 참조하여, 선택적으로, SAP(100)는 "플립" 방향으로 사용될 수 있고, 여기서 WTAP(18), 테스트 포트(102) 및 접속 지점들(110)은 보드 같은 확장 기판(118)에 대향하여 인접하여 배치된 제 1 면(130) 상에 위치한다. 테스트 포트(102) 및 접속 지점들(110)은 기판(118) 상 전기 접촉 포인트들(120)과 접촉하고 이에 따라 동일한 기판(118) 상 다른 전자 구성요소들과 통신한다. 도 24를 참조하면, 선택적으로 WTAP(18)는 DUT(20)에 통합될 수 있다.
도 23을 다시 참조하여, 플립 방향으로 테스트 포트(102)의 터치 패드(108)는 인접 기판(118)으로부터 SAP(100)의 대향 제 2 면(122)상에 배치된다. "비아(via)"(124)는 기판(104)이 실리콘일 때, 칩을 통하여 관통하여 드릴링된 홀(126) 내에 배치된 전자 전도체이므로, 터치패드(108)는 기판(118)에 인접하여 제 1 면(130)상에 배치된 테스트 포트(102)의 다른 부품들과 전자 통신한다. 이런 배열의 장점은 터치패드(108)가 검사될 전자 구성요소들로서 제 1 면(130)상 구성요소들 중간에 배치되기 보다, 제 2 면(122)의 전체 영역으로 상당히 클 수 있다는 것이다. 다른 장점은 제 2 면(122)이 예를 들어 전기 전력 및 RF 통신들의 독립적 및 동시 공급을 위한 다중 터치패드들(108), 그리고 하나 또는 그 이상의 접속 지점들(110)을 위해 사용될 수 있다는 것이다.
선택적으로, 테스트 포트(102)의 터치패드(108)는 인접 기판(118)으로부터 SAP(100)의 대향 제 2 면(122) 상에 배치된다. 전도성 트레이스(132)는 제 1 면(130), 에지 면(134), 및 제 2 면(122) 둘레에 배치되어, 터치패드(108)는 기판(118)(도면들에 도시되지 않음)에 인접하여 제 1 면(130) 상에 배치된 테스트 포트(102)의 다른 부품들과 전자 통신한다.
도 25를 참조하여, 전송기(16)는 Tx 회로(144) 및 안테나(46)의 결합이고, 수신기(22)는 Rx 회로(146) 및 안테나(46)의 결합이고, 수신기(24)는 트랜시버 회로(148) 및 안테나(46)의 결합이다. 도 26을 참조하여, 안테나(46) 및 수신기(22)는 동일한 기판(44)에 장착될 수 있다. 도 27을 참조하여, WTAP(18)는 무선 통신(150)을 위한 전기적 접촉 가능 테스트 포트 및 전송기/수신기(24)로서 터치 패드(108) 모두를 선택적으로 포함한다. WTAP(18)는 다른 회로에 와이어(116)에 의해 배선된다. 도 28을 참조하여, WTAP(18) 및 적어도 하나의 DUT(20)가 동일한 기판(44)과 전기 접촉하여 배선될 때, 그들은 전기 통신하여 DUT(20)는 검사될 수 있다. 전력(152)은 기판 접촉부(154)를 통하여 제공된다. 상기 터치 패드 및 기판 접촉부는 접촉 패드 및 다중 접촉 패널(multi-contact panel)이다.
도 29를 참조하여, 각각의 프로브 카드(140) 및 SAP(100)의 트랜시버들(24)은 양방향 무선 통신을 수행할 수 있다. 도 30을 참조하여, 비접촉 무선 프로브인 프로브(142)를 가진 프로브 카드(140)는 칩이 플립 배향되고, SAP(100)가 예를 들어 땜납 볼들(158)에 의해 기판(44)과 전기 통신할 때 SAP(100)와 양방향 통신될 수 있다. 비아(156)는 SAP(100)의 면들 사이에 전기 접촉부를 제공한다. 도 31을 참조하여, SAP(100) 및 적어도 하나의 DUT(20)가 동일한 기판(44) 상에 장착되고 전기 통신할 때, 프로브 카드(140) 및 프로브(142)는 각각의 DUT(20)를 검사하기 위하여 사용되고 그래서 장착된다.
선택적으로, SAP(100) 및 DUT 회로들(160)은 도 32에 도시된 바와 같이 DUT(20)에 집적될 수 있다.
본 발명에 몇가지 장점들이 있다. SAP(100)으로 인해, DUT(20)의 회로들 및 전자 구성요소들은 WTAP(18)을 통한 무선 통신을 설정하고, 터치패드(108)의 프로브(106)에 의한 접촉을 통한 전기 통신을 설정하거나, 양쪽 모두를 설정함으로써 테스트될 수 있다. 보다 높은 레벨의 전력이 WTAP(18)를 사용하여 공급될 수 있는 것보다 요구될 때, 전력 레벨은 터치패드(108)를 통하여 공급될 수 있다.
부가적인 이점들은 SAP(100)가 플립 방향일 때 발생한다. 터치패드(108)는 DUT(20)에 돌이킬 수 없는 손상을 유발하지 않고 다중 접촉들을 허용하도록 확대될 수 있다.
터치패드(108)는 회로의 다른 구성요소들과 호환할 수 있는 임의의 내구성 있는 재료로 형성될 수 있어서, 프로브(106)에 의한 다중 접촉 능력을 제공한다.
전자 장치들 및 집적 회로들 사이의 통신 및 테스트 중 하나 또는 양쪽 방법은 기술된다. 프로브에 의한 전자 접촉을 사용하는 무선 방법들 및 물리적 방법들 중 어느 하나 또는 모두를 사용하여 테스트하는 것이 제공된다. 무선 방법은 무선 통신 블록(WCB), 및 장치 액세스 포트(DAP) 또는 테스트 액세스 포트(TAP)를 사용한다. WCB는 프로브와 무선으로 통신하기 위하여 사용되고, DAP 또는 TAP는 전자 장치와 직접 통신하거나 검사하기 위하여 사용된다. 접촉 방법은 집적 회로들과 전자 통신하는 전자 장치상 접촉 패드, 및 자동 테스트 장비와 전자 통신하는 프로브의 사용을 포함한다. 선택적으로, 논리 제어기는 입력 명령들 및 데이터를 테스트 신호들로 전환하기 위하여 사용될 수 있다.
상기 시스템과 병렬로, 온 장치 전자 접촉은 물리적 프로브를 사용한 통신 또는 검사를 위하여 제공된다. 상기 테스트 포트들은 전자 산업에서 전자 구성요소들 통신 또는 검사를 위한 우수하고 일반적으로 사용되는 방법이다. 통신 또는 검사는 예를 들어 전도성인 온 칩 구조를 통한 집적 회로의 검사 같은 "DC 결합" 또는 "유선 결합"으로 공지된 프로브 및 전자 구성요소 사이의 물리적 전기적 접촉을 요구한다. 테스트 니들들(test needle)은 DC 결합 유선 링크를 형성하기 위하여 이들 테스트 포트들에서 회로와 접촉하게 된다.
실시예들
본 발명의 장치 및 방법은 다음 실시예들에 도시될 바와 같이 실험적으로 검사되었다.
실시예 1. RF 시뮬레이션들
안테나 구조들 및 트랜시버 회로들의 성능은 WTAP의 동작에 중요하다. 이들은 광범위하게 모델링 및 시뮬레이트되었다. 안테나들에 대해, 시뮬레이션들은 4개의 다른 시뮬레이션 소프트웨어 3D 패키지들의 결합을 사용하여 수행되었다. 제 1 두개의 패키지들, 토템(Totem)(이론 환경에서 개발됨) 및 AxFDTD는 유한 차동 시간 도메인(FDTD) 방법을 사용한다. 제 3 및 제 4 패키지들은 모멘트들의 방법(MoM) 분석을 사용하는 진보된 설계 시스템(ADS) 및 Sonnet이다. 다른 패키지들 각각에서 시뮬레이션들을 이용하는 것은 최적의 안테나 기하구조(antenna geometry), 안테나 피치(antenna pitch), 안테나 크기, 매칭 회로들, 및 이론적인 관점에서 안테나 말단부를 결정하기 위하여 이용되었다. 무선 칩 대 칩 통신들을 위한 기본적인 안테나 설계 모델링 결정은 예를 들어 Sellathamby 등에 의한 "Wireless Probe Card", Southwest Test Workshop, Session 7, 2004, 및 Floyd 등에 의한 "Wireless Interconnection in CMOS IC with Integrated Antennas", IEEE ISSCC 2000, Paper WA 19.6, 2000년 2월 238 쪽에서 발견될 수 있다.
실시예 2. 스케일 안테나들
안테나에 대한 컴퓨터 모듈들이 도움이 되지만, IC들 내의 마이크로 환경 세목들로 인해 필수적으로 불안전하다. 예를 들어, CMP 금속은 서브미크론 VLSI 칩들 상에 다층 금속 칩들을 갖는 제조 능력 및 수율을 허용하도록 사용된다. 이것은 칩들 생산의 키 수행자이지만 무선 통신 오프 칩을 가지기를 원할 때 특히 전자기 마이크로환경에 주로 영향을 미친다. VLSI에서 직접적으로 이런 제조 및 실험이 값비싸고 시간 소비적이기 때문에, 안테나 환경 온 칩의 실험 모델 설계는 안테나 마이크로 환경들에 관련하여 공지되지 않은 것을 대답하기 위하여 고안되었다. 몇몇 안테나 환경들은 표준 전자 재료들을 사용하는 200x 칩 스케일에서 형성되었다. 이들 결과들은 최후의 실리콘 설계에 대한 마이크로환경 문제들을 빠르게 테스트하게 한다.
이론적으로 안테나들은 모든 크기들 및 파장들에 걸쳐 스케일한다. 즉, 크기는 파장에 직접 비례한다. 그러므로 안테나 길이 = 1/주파수. 인덕턴스 및 캐 패시턴스 스케일은 직접적으로 선형 크기로 스케일한다.
스케일된 안테나 검사 설정은 다음과 같이 기술된다. 네트워크 분석기(NA) HP 8702B는 일정한 순방향 전력을 유지하기 위하여 NA에 대한 기준 신호를 제공하도록 RF 결합기(미니 회로들 ZEDC-10-2B)에 배선된다. 결합기의 순방향 경로(출력)는 스케일 검사 쌍의 전송 안테나에 접속되었다. 다른(수신) 안테나에서, 측정 오실로코프는 안테나 쌍들의 결합값을 측정하기 위하여 사용되었다.
도 33은 다양한 스케일 안테나 환경들을 가진 대표적인 실험 결과들의 세트(전압 대 주파수 결합)를 도시한다. 도 33에서, CMP가 베어 안테나(1X)에 비해 결합을 개선시키고 접지 평면(GP)이 명확한 악영향을 가지는 것을 알 수 있다. 설계 난제는 높은 결합 및 넓은 대역폭이지만 CMOS에서 제한되는 동작 주파수에서 너무 높지 않은 대역폭을 제공할 수 있는 안테나 구조를 찾는 것이다.
데이터는 1.5GHz의 설계 주파수가 마이크로환경의 고려로 얻어질 수 있다는 것을 나타낸다. CMP는 주요 영향을 가지는 것으로 보여지지 않고 주 전도성 구조들은 직접적으로 안테나 영역 내에 배치되지 않아야 한다(가능하다면).
실시예 3. 트랜시버 설계
데이터 전달에 사용되는 트랜시버 회로들은 CAD 소프트웨어 툴들로 설계 및 시뮬레이트되었다. 요구된 JTAG의 이런 실행을 위한 시스템 요구조건들로 인해, 10 M 보드 처리량 크기 변조(AM)가 가장 실행 가능하고 가장 낮은 설계 위험 통신 방법으로서 선택되었다. 시스템 요구조건들, GHz 캐리어 및 낮은 에러율로 인해, AM은 설계 및 실행 간략화를 위해 대부분 합리적 선택이다. 이전 시뮬레이션들은 AM, FM 및 직접 디지털 변조 기술들을 포함한다.
수신 체인은 또한 이 경우 주파수 동조 없이 낮은 전력 LNA이 비교적 간단하게 선택되었다. 이것은 낮은 전력 및 실제 등급의 예산을 제공하고 동시에 안테나 환경들의 실험 설계를 가진 이전에 도시된 바람직하지 않은 주파수 의존성을 가진 동조 엘리먼트들의 선택을 회피한다.
매우 높은 충실도(낮은 에러율) 데이터 전송을 위해, RF 캐리어 주파수는 다수의 데이터 율로 선택되었다. 우리의 경우 1.5 GHz 캐리어는 결합, 전력 소비 및 통신 충실도 관점으로부터 선택되었다. 전송 범위가 작지만, 비교적 저주파 CMOS 기술의 사용에 의해 제한되지 않기 때문에, 전송기 및 수신기의 주의 깊은 설계는 요구된다. 엔벨로프 검출기는 복조를 위하여 사용되었다. 이런 회로는 영역을 절약하기 위하여 최소의 구성요소들로 설계되었다. 하나의 특정 주의 영역은 검사 환경에서 노이즈에 대한 고장 발생도이다. 높은 캐리어 주파수 대 적당한(상대적으로) 데이터 율은 노이즈에 영향을 미치는 긴 방식으로 진행한다.
안테나로부터 멀리 떨어져 배치된 가드 링은 포함되고, CMP 설계 룰들(금속 충전물) 및 N 웰 배리어의 주의 깊은 고려는 물리 레이아웃에서 트랜시버 주위에 배치되었다. 이것은 노이즈에 의해 발생되는 간섭 민감성을 감소시키고 회로 검사에 대한 결합을 감소시키기 위해 수행되었다. AM 기술을 사용한 트랜시버들에 의해 차지된 영역은 안테나들 자체 정도이다.
트랜시버들은 다음과 같은 주 반도체 경계의 130nm '표준' 논리 CMOS 처리로 설계되었다:
기술: CMOS 0.13㎛
금속 층들의 수: 8 이용가능, 8 사용됨
RF 설계 주파수: 1.0-1.5GHz
안테나 크기: 120㎛ x 120㎛.
CMOS(130nm 기술) 칩은 제조되었고 도 24에 도시된다. 이 도면은 DUT(좌측) 및 프로브(우측)뿐 아니라 안테나들(TOP) 모두를 도시한다. 이런 도면에서, 프로브 IC는 도 35의 프로브 카드의 중앙에 도시된 무선 프로브의 일부인 세라믹 보드에 유선 본딩된다(우하부).
제조된 CMOS 회로들의 성능 평가로부터의 결과들은 다음과 같이 제공된다. 상기 시뮬레이션 결과들은 CMOS 칩들을 사용하여 실험적으로 검증된다. 제조 후 DUT/프로브 IC들은 표준 프로브 스테이션상에서 RF 전송 신호들을 작동시키는 것을 위해 검사되었다.
맞춤 제작 RF(비접촉) 프로브는 5 개의 독립적인 전송 경로 신호들(TDI, TCK, TMS, DIRIN, *TRST)의 동작을 보여주기 위하여 DUT/프로브 안테나들 중앙에 근접하여 설계 및 배치된다. RF 스펙트럼 분석기는 RF 캐리어들을 감시하기 위하여 맞춤 제작 프로브에 사용되었다.
도 36은 전송 신호들의 독립적(병렬) 성질을 나타낸다. 상기 검사는 기본적인 RF 전송 캐리어의 제조가 성공적인 것을 가리키는 14개의 장치들의 검사를 위하여 100% 수율을 나타냈다. 각각의 RF 신호는 자신의 전압 제어 발진기(VCO) 및 추가로 자신의 데이터 경로에 의해 제어된다. 측정된 캐리어 주파수는 100 MHz 미만 의 확산을 가진 1.48GHz였다. 이것은 이전에 언급된 결합 안테나들의 동조 효과에 의해 요구된 바와 같은 협대역 주파수에 관련하여 완전히 적당하다. 프로브 및 DUT(SiP) 사이의 이들 병렬 RF 신호들은 JTAG 신호들을 위한 가상 와이어들이 되고, 따라서 무선 TAP를 제공한다. 이전에 언급된 바와 같이 이들 5개의 전송 신호들은 JTAG 프로브 신호들에 사용된다. DUT에 5 개의 대응 수신기들이 있다.
실시예 4. 프로브 물리적 설계
도 35는 하이브리드 무선 프로브 카드를 도시한다. 도 34에 도시된 무선 프로브는 표준 프로브 카드의 중앙 개구부에 배치된다. 무선 프로브 카드의 주변에 보여지는 표준 프로브 바늘들은 SiP 무선 DUT에 전력을 제공한다.
도 35의 중앙에 도시된 무선 프로브는 5 개의 엘리먼트들로 구성된다:
1. 프로브 트랜시버 IC
2. 세라믹 전이 하이브리드
3. 프로브 PCB에 대한 리본 접속기를 가진 PCB
4. 후면 장착 포스트
5. 무선 프로브 장착부(상부측 프로브 카드 PCB 링 내의 접합부들).
이들 모두는 변형되지 않은 프로브 카드의 개구부의 통로에 설치되어야 한다. 벤치(bench) 검사는 표준 프로브에 대해 수행되었다. 직면한 에러율 테스트는 맞춤제작 xyz 프로브 홀더에서 수행되었다. SiP 제작 테스트는 Caen France의 NXP 제조 설비의 제조 플로우에서 Agilent 4070 테스터를 가진 Electroglas 4090u 프로브에서 수행되었다.
전기 파라미터 테스트들은 기능 오류와 다른 결함들을 검출할 수 있다. 예를 들어, iddq 테스트들은 디지털 회로들에 논리 결함을 유발하기에 매우 충분하지 않은 몇몇 제한 결함들을 검출할 수 있다. 몇몇 테스트들은 상기 표준의 상승된 정지 전류를 검출하기 위하여 사용될 수 있다. 테스트시 표준 엘리먼트는 기본적 게이트 지연뿐 아니라 수율 문제를 발견하기 위하여 사용될 수 있는 링 발진기(ring oscillator)이다. 긴 체인 링 발진기가 WTAP DUT에 포함되었고, WTAP DUT는 프로브에 접속된 ATE(lddq)뿐 아니라 무선 인터페이스(링 Osc. 주파수)에 의해 모두 처리 파라미터들이 관찰되게 한다.
하이브리드 설계로 인해 DUT는 다양한 모드들에 배치될 수 있고 SiP는 어셈블릴 때 iddq에 대해 검사될 수 있다. 사양 부분 또는 제조 단계 중 임의의 것은 부가적인 구성요소 배치 또는 최종 패키징의 거절을 위하여 주의될 수 있다.
실시예 5. 무선 에러율 테스트
시스템의 보전을 테스트하기 위하여 데이터 에러율 테스트는 이상적이고 비이상적인 DUT 프로브 배치 조건들 하에서 원 에러율을 평가하고 가능한 한 기계적 효과들의 범위를 알기 위하여 수행되었다. 비트 에러율 테스트는 무선 통신 링크의 에러율을 결정하기 위하여 사용되었다. 전송(디지털 입력) 프로브 측에서 테스트 패턴은 Tektronix CSA 907T 테스트 세트를 사용하였다. DUT 수신 신호(디지털 출력)는 Tektronix CSA907R 수신기에 접속되었다. 클럭율은 10 메가보드 데이터 율의 설계 목표에 매칭하기 위하여 유닛들 테스트 중 20 MHz로 설정되었다. 의사랜덤 비트 패턴은 전송에서 선택되었다. 수신 테스트 세트는 동일한 패턴을 감시 하기 위하여 설정되었다. 수신 레벨은 0.4 볼트로 배치되었다. 이런 저전압은 CMOS DUT 출력을 로딩하는 Tektronix 테스트 세트의 50 오움 단말로 인한 것이다. DUT의 보다 낮은 전력 CMOS 논리 출력은 일반적으로 50 오움을 보이지 않고 따라서 출력을 보다 낮은 전압 레벨로 로딩했다. 프로브가 SiP 기판상에 장착된 DUT 위에 자리할 때 30㎛ 갭은 DUT 및 프로브 사이에 설정되었다.
도 37은 10-10 에러율 윤곽들 및 프로브 거리 오프셋들에 대한 에러율 대 수직 및 측면 DUT를 도시한다. 상기 윤곽부 내에서 에러율은 필수적으로 영이고 에러율 바깥쪽으로 빠르게 100%로 증가한다. +Z 방향은 DUT 및 프로브 사이의 보다 큰 거리를 가진다. +ZX 방향은 DUT와 오버랩을 증가시키기 위하여 프로브를 이동시킨다. ZX 방향은 반대 방향으로 프로브를 이동시켜, DUT와 덜 오버랩하게 한다. ZY 방향은 측면으로 프로브를 이동시켜 안테나들은 다소 오버랩된다. 도 37에서 우수한 데이터 보전을 위해 요구된 프로브 위치들이 X 또는 Y 방향으로 대략 +/-50 ㎛, 및 Z 방향으로 0 및 45㎛ 사이인 것을 알 수 있다.
18(1) WTAP 48(5.1)-프로브 측에서 무선 Tx 28(8.1)- 논리 제어기
10(2)-WCB 16(5.2)-WTAP 측에서 무선 Tx 30(8.2)-LFSR
12(3)-TAP 50(6.1)-프로브측에서 무선 Rx 32(8.3)-범용 메모리
20(4)-DUT 22(6.2)-WTAP측에서 무선 Rx 34(8.4)-입력 벡터 메모리
52(7.1)-프로브측에서 무선 Tx+Rx 36(8.5)-출력 벡터 메모리
24(7.2)-WTAP측에서 무선 Tx+Rx 42(8.6)-D/A
40(8.7)-A/D
38(8.8)-비교기
46(8.9)-안테나

Claims (21)

  1. 테스트될 적어도 하나의 장착된 집적 회로를 갖는 전자 구성요소(20)에 문의(interrogating)하기 위한 방법에 있어서,
    상기 전자 구성요소(20)에 의해 구비되는 적어도 하나의 안테나(46)를 제공하는 단계;
    상기 전자 구성요소(20)에 의해 구비되고 이에 장착되는, 테스트 액세스 포트 또는 시스템 액세스 포트로서 기능하는 본체(18 또는 100)를 제공하는 단계로서, 상기 본체(18 또는 100)는 테스트될 상기 적어도 하나의 집적 회로와는 상이하고 분리되어 있는 집적 회로이고, 상기 본체(18 또는 100) 및 상기 적어도 하나의 직접 회로 중 적어도 하나는 상기 전자 구성요소와는 상이하고 분리되어 있으며, 상기 본체는 상기 적어도 하나의 안테나를 통하여 테스트 장치와 통신하는 무선 통신 블록(10, 16, 18, 24)을 갖고, 상기 본체(18 또는 100)는 명령들을 상기 전자 구성요소에 인가될 신호들로 변환하기 위한 논리 회로(28)를 갖는, 상기 본체(18 또는 100)를 제공하는 단계;
    상기 테스트 장치로 하여금 상기 본체의 상기 무선 통신 블록(24)을 통하여 상기 적어도 하나의 전자 구성요소(20)에 다수의 상이한 문의들을 수행하도록 하는 단계; 및
    적어도 하나의 상이한 테스트가 수행된 후 집적 회로 패키지 내에 상기 전자 구성요소(20)를 패키징하는 단계를 포함하는, 문의 방법.
  2. 기판 상에 적어도 하나의 집적 회로를 포함하는 전자 구성요소(20)에 문의하기 위한 장치에 있어서,
    상기 전자 구성요소에 의해 구비되는 적어도 하나의 안테나(46);
    상기 전자 구성요소(20)의 상기 기판에 의해 구비되고 이에 장착되는 본체(18 또는 100)로서, 상기 기판은 집적 회로 패키지에 패키지되는데 적합하고, 상기 본체는 상기 적어도 하나의 집적 회로에 배선되고(116), 상기 본체는 상기 전자 구성요소의 상기 기판과는 상이하고 분리되어 있는, 상기 본체(18 또는 100);
    적어도 하나의 안테나를 통하여 테스트 장치와 통신하는 무선 통신 블록(10, 16, 18, 24); 및
    상기 테스트 장치로부터의 명령들을 상기 전자 구성요소에 인가될 신호들로 변환하기 위한 논리 회로(28)를 포함하는, 문의 장치.
  3. 제 2 항에 있어서,
    상기 본체(18 또는 100)는 다른 기능들을 수행하는 집적 회로(20)에 내장되는, 문의 장치.
  4. 삭제
  5. 제 2 항에 있어서,
    상기 무선 통신 블록(10)은 전송기(16), 수신기(22), 또는 트랜시버(24) 중 적어도 하나를 포함하는, 문의 장치.
  6. 제 5 항에 있어서,
    상기 무선 통신 블록(10)은 분리된 전송기 회로(16) 및 분리된 수신기 회로(22)를 갖는 적어도 하나의 트랜시버(24)를 포함하는, 문의 장치.
  7. 제 2 항에 있어서,
    상기 무선 통신 블록은 용량성 결합, 유도성 결합, 또는 전자기 파들 중 하나를 포함하는, 문의 장치.
  8. 제 2 항에 있어서,
    상기 논리 회로(28)는 패턴 생성기(30)를 포함하는, 문의 장치.
  9. 제 2 항에 있어서,
    상기 본체는 상기 적어도 하나의 집적 회로의 출력들을 검증하기 위한 출력 검증 회로(32, 34, 36, 38)를 갖는, 문의 장치.
  10. 제 2 항에 있어서,
    상기 본체는 아날로그 대 디지털 컨버터(40) 또는 디지털 대 아날로그 컨버터(42) 중 적어도 하나를 갖는, 문의 장치.
  11. 제 2 항에 있어서,
    상기 무선 통신 블록은 전송기(16) 및 수신기(22)를 갖는 무선 통신 블록(10)을 더 포함하는, 문의 장치.
  12. 제 2 항에 있어서,
    상기 본체는 데이터 및 전력 중 적어도 하나를 수신하도록 구성된 접촉 패드 또는 다중 접촉 패널(108 또는 154)을 포함하는, 문의 장치.
  13. 삭제
  14. 삭제
  15. 제 2 항에 있어서,
    상기 적어도 하나의 집적 회로는 다수의 집적 회로들을 포함하고, 상기 본체(18)는 하나 이상의 집적 회로들이 병렬 또는 직렬, 또는 개별적으로 중 적어도 하나로 문의되게 하는, 문의 장치.
  16. 제 2 항에 있어서,
    상기 무선 통신 블록은 무선 JTAG 테스터 인터페이스를 포함하는, 문의 장치.
  17. 제 2 항에 있어서,
    상기 적어도 하나의 안테나(46)는 상기 본체의 부분인, 문의 장치.
  18. 제 2 항에 있어서,
    상기 집적 회로들 및 상기 본체 중 하나는 상기 전자 구성요소(20)와 일체적으로 형성되는, 문의 장치.
  19. 삭제
  20. 삭제
  21. 삭제
KR1020087024556A 2006-03-07 2007-03-06 전자 구성요소에 문의하기 위한 방법 및 장치 KR101387085B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US77978606P 2006-03-07 2006-03-07
US60/779,786 2006-03-07
US86155806P 2006-11-28 2006-11-28
US60/861,558 2006-11-28
PCT/CA2007/000368 WO2007101345A1 (en) 2006-03-07 2007-03-06 Method and apparatus for interrogating an electronic component

Publications (2)

Publication Number Publication Date
KR20090015895A KR20090015895A (ko) 2009-02-12
KR101387085B1 true KR101387085B1 (ko) 2014-04-18

Family

ID=38474571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024556A KR101387085B1 (ko) 2006-03-07 2007-03-06 전자 구성요소에 문의하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US8390307B2 (ko)
EP (1) EP1996955A4 (ko)
JP (1) JP2009529125A (ko)
KR (1) KR101387085B1 (ko)
CA (1) CA2642884A1 (ko)
WO (1) WO2007101345A1 (ko)

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504705B2 (en) 2006-09-29 2009-03-17 International Business Machines Corporation Striped on-chip inductor
US20080242331A1 (en) * 2007-03-26 2008-10-02 Broadcom Corporation High frequency testing infrastructure
US8362481B2 (en) 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
CN101730918B (zh) 2007-05-08 2013-03-27 斯卡尼梅特里科斯有限公司 超高速信号传送/接收
JP4921304B2 (ja) * 2007-09-28 2012-04-25 国立大学法人 東京大学 プローブカード及びこれを用いた半導体ウエハの検査装置
CA2623257A1 (en) * 2008-02-29 2009-08-29 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
JP4591535B2 (ja) * 2008-04-17 2010-12-01 ソニー株式会社 通信装置、通信方法、プログラム、および通信システム
US8643539B2 (en) * 2008-11-19 2014-02-04 Nokomis, Inc. Advance manufacturing monitoring and diagnostic tool
US9847843B2 (en) * 2009-08-28 2017-12-19 Advantest Corporation Apparatus and method for wireless testing of a plurality of transmit paths and a plurality of receive paths of an electronic device
US20110316139A1 (en) * 2010-06-23 2011-12-29 Broadcom Corporation Package for a wireless enabled integrated circuit
US20120086114A1 (en) * 2010-10-07 2012-04-12 Broadcom Corporation Millimeter devices on an integrated circuit
US20120176907A1 (en) * 2011-01-07 2012-07-12 Abraham Hartenstein Testing apparatus with a propagation simulator for a wireless access device and method
US8901945B2 (en) 2011-02-23 2014-12-02 Broadcom Corporation Test board for use with devices having wirelessly enabled functional blocks and method of using same
US8928139B2 (en) 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
US11009550B2 (en) 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
US10162007B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US9952276B2 (en) 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US10161993B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US9810729B2 (en) 2013-02-28 2017-11-07 Advantest Corporation Tester with acceleration for packet building within a FPGA block
US9941982B2 (en) * 2013-04-10 2018-04-10 Marvell World Trade Ltd. Method and apparatus for testing the beamforming performance of a wireless communication device
US9525524B2 (en) 2013-05-31 2016-12-20 At&T Intellectual Property I, L.P. Remote distributed antenna system
US9999038B2 (en) 2013-05-31 2018-06-12 At&T Intellectual Property I, L.P. Remote distributed antenna system
US8897697B1 (en) 2013-11-06 2014-11-25 At&T Intellectual Property I, Lp Millimeter-wave surface-wave communications
JP2015169524A (ja) * 2014-03-06 2015-09-28 株式会社アドバンテスト 試験装置、キャリブレーションデバイス、キャリブレーション方法、および試験方法
US9768833B2 (en) 2014-09-15 2017-09-19 At&T Intellectual Property I, L.P. Method and apparatus for sensing a condition in a transmission medium of electromagnetic waves
US10063280B2 (en) 2014-09-17 2018-08-28 At&T Intellectual Property I, L.P. Monitoring and mitigating conditions in a communication network
US9615269B2 (en) 2014-10-02 2017-04-04 At&T Intellectual Property I, L.P. Method and apparatus that provides fault tolerance in a communication network
US9685992B2 (en) 2014-10-03 2017-06-20 At&T Intellectual Property I, L.P. Circuit panel network and methods thereof
US9503189B2 (en) 2014-10-10 2016-11-22 At&T Intellectual Property I, L.P. Method and apparatus for arranging communication sessions in a communication system
US9973299B2 (en) 2014-10-14 2018-05-15 At&T Intellectual Property I, L.P. Method and apparatus for adjusting a mode of communication in a communication network
US9780834B2 (en) 2014-10-21 2017-10-03 At&T Intellectual Property I, L.P. Method and apparatus for transmitting electromagnetic waves
US9653770B2 (en) 2014-10-21 2017-05-16 At&T Intellectual Property I, L.P. Guided wave coupler, coupling module and methods for use therewith
US9577306B2 (en) 2014-10-21 2017-02-21 At&T Intellectual Property I, L.P. Guided-wave transmission device and methods for use therewith
US9627768B2 (en) 2014-10-21 2017-04-18 At&T Intellectual Property I, L.P. Guided-wave transmission device with non-fundamental mode propagation and methods for use therewith
US9312919B1 (en) 2014-10-21 2016-04-12 At&T Intellectual Property I, Lp Transmission device with impairment compensation and methods for use therewith
US9769020B2 (en) 2014-10-21 2017-09-19 At&T Intellectual Property I, L.P. Method and apparatus for responding to events affecting communications in a communication network
US9800327B2 (en) 2014-11-20 2017-10-24 At&T Intellectual Property I, L.P. Apparatus for controlling operations of a communication device and methods thereof
US10009067B2 (en) 2014-12-04 2018-06-26 At&T Intellectual Property I, L.P. Method and apparatus for configuring a communication interface
US9544006B2 (en) 2014-11-20 2017-01-10 At&T Intellectual Property I, L.P. Transmission device with mode division multiplexing and methods for use therewith
US10340573B2 (en) 2016-10-26 2019-07-02 At&T Intellectual Property I, L.P. Launcher with cylindrical coupling device and methods for use therewith
US9742462B2 (en) 2014-12-04 2017-08-22 At&T Intellectual Property I, L.P. Transmission medium and communication interfaces and methods for use therewith
US10243784B2 (en) 2014-11-20 2019-03-26 At&T Intellectual Property I, L.P. System for generating topology information and methods thereof
US9997819B2 (en) 2015-06-09 2018-06-12 At&T Intellectual Property I, L.P. Transmission medium and method for facilitating propagation of electromagnetic waves via a core
US9954287B2 (en) 2014-11-20 2018-04-24 At&T Intellectual Property I, L.P. Apparatus for converting wireless signals and electromagnetic waves and methods thereof
US9461706B1 (en) 2015-07-31 2016-10-04 At&T Intellectual Property I, Lp Method and apparatus for exchanging communication signals
US9876570B2 (en) 2015-02-20 2018-01-23 At&T Intellectual Property I, Lp Guided-wave transmission device with non-fundamental mode propagation and methods for use therewith
US9749013B2 (en) 2015-03-17 2017-08-29 At&T Intellectual Property I, L.P. Method and apparatus for reducing attenuation of electromagnetic waves guided by a transmission medium
US10224981B2 (en) 2015-04-24 2019-03-05 At&T Intellectual Property I, Lp Passive electrical coupling device and methods for use therewith
US9705561B2 (en) 2015-04-24 2017-07-11 At&T Intellectual Property I, L.P. Directional coupling device and methods for use therewith
US9793954B2 (en) 2015-04-28 2017-10-17 At&T Intellectual Property I, L.P. Magnetic coupling device and methods for use therewith
US9748626B2 (en) 2015-05-14 2017-08-29 At&T Intellectual Property I, L.P. Plurality of cables having different cross-sectional shapes which are bundled together to form a transmission medium
US9490869B1 (en) 2015-05-14 2016-11-08 At&T Intellectual Property I, L.P. Transmission medium having multiple cores and methods for use therewith
US9871282B2 (en) 2015-05-14 2018-01-16 At&T Intellectual Property I, L.P. At least one transmission medium having a dielectric surface that is covered at least in part by a second dielectric
US10650940B2 (en) 2015-05-15 2020-05-12 At&T Intellectual Property I, L.P. Transmission medium having a conductive material and methods for use therewith
US9917341B2 (en) 2015-05-27 2018-03-13 At&T Intellectual Property I, L.P. Apparatus and method for launching electromagnetic waves and for modifying radial dimensions of the propagating electromagnetic waves
US10812174B2 (en) 2015-06-03 2020-10-20 At&T Intellectual Property I, L.P. Client node device and methods for use therewith
US9866309B2 (en) 2015-06-03 2018-01-09 At&T Intellectual Property I, Lp Host node device and methods for use therewith
US9912381B2 (en) 2015-06-03 2018-03-06 At&T Intellectual Property I, Lp Network termination and methods for use therewith
US9913139B2 (en) 2015-06-09 2018-03-06 At&T Intellectual Property I, L.P. Signal fingerprinting for authentication of communicating devices
US9820146B2 (en) 2015-06-12 2017-11-14 At&T Intellectual Property I, L.P. Method and apparatus for authentication and identity management of communicating devices
US9640850B2 (en) 2015-06-25 2017-05-02 At&T Intellectual Property I, L.P. Methods and apparatus for inducing a non-fundamental wave mode on a transmission medium
US9509415B1 (en) 2015-06-25 2016-11-29 At&T Intellectual Property I, L.P. Methods and apparatus for inducing a fundamental wave mode on a transmission medium
US9865911B2 (en) 2015-06-25 2018-01-09 At&T Intellectual Property I, L.P. Waveguide system for slot radiating first electromagnetic waves that are combined into a non-fundamental wave mode second electromagnetic wave on a transmission medium
US10841571B2 (en) * 2015-06-30 2020-11-17 Magna Electronics Inc. Vehicle camera testing system
US9882257B2 (en) 2015-07-14 2018-01-30 At&T Intellectual Property I, L.P. Method and apparatus for launching a wave mode that mitigates interference
US9628116B2 (en) 2015-07-14 2017-04-18 At&T Intellectual Property I, L.P. Apparatus and methods for transmitting wireless signals
US9847566B2 (en) 2015-07-14 2017-12-19 At&T Intellectual Property I, L.P. Method and apparatus for adjusting a field of a signal to mitigate interference
US10044409B2 (en) 2015-07-14 2018-08-07 At&T Intellectual Property I, L.P. Transmission medium and methods for use therewith
US10148016B2 (en) 2015-07-14 2018-12-04 At&T Intellectual Property I, L.P. Apparatus and methods for communicating utilizing an antenna array
US10205655B2 (en) 2015-07-14 2019-02-12 At&T Intellectual Property I, L.P. Apparatus and methods for communicating utilizing an antenna array and multiple communication paths
US9853342B2 (en) 2015-07-14 2017-12-26 At&T Intellectual Property I, L.P. Dielectric transmission medium connector and methods for use therewith
US10090606B2 (en) 2015-07-15 2018-10-02 At&T Intellectual Property I, L.P. Antenna system with dielectric array and methods for use therewith
US9871283B2 (en) 2015-07-23 2018-01-16 At&T Intellectual Property I, Lp Transmission medium having a dielectric core comprised of plural members connected by a ball and socket configuration
US9948333B2 (en) 2015-07-23 2018-04-17 At&T Intellectual Property I, L.P. Method and apparatus for wireless communications to mitigate interference
US9749053B2 (en) 2015-07-23 2017-08-29 At&T Intellectual Property I, L.P. Node device, repeater and methods for use therewith
US9912027B2 (en) 2015-07-23 2018-03-06 At&T Intellectual Property I, L.P. Method and apparatus for exchanging communication signals
US9967173B2 (en) 2015-07-31 2018-05-08 At&T Intellectual Property I, L.P. Method and apparatus for authentication and identity management of communicating devices
US9735833B2 (en) 2015-07-31 2017-08-15 At&T Intellectual Property I, L.P. Method and apparatus for communications management in a neighborhood network
US9904535B2 (en) 2015-09-14 2018-02-27 At&T Intellectual Property I, L.P. Method and apparatus for distributing software
US9769128B2 (en) 2015-09-28 2017-09-19 At&T Intellectual Property I, L.P. Method and apparatus for encryption of communications over a network
US9729197B2 (en) 2015-10-01 2017-08-08 At&T Intellectual Property I, L.P. Method and apparatus for communicating network management traffic over a network
US9876264B2 (en) 2015-10-02 2018-01-23 At&T Intellectual Property I, Lp Communication system, guided wave switch and methods for use therewith
US10355367B2 (en) 2015-10-16 2019-07-16 At&T Intellectual Property I, L.P. Antenna structure for exchanging wireless signals
US20170245361A1 (en) * 2016-01-06 2017-08-24 Nokomis, Inc. Electronic device and methods to customize electronic device electromagnetic emissions
DE102016111884A1 (de) * 2016-06-29 2018-01-04 Infineon Technologies Ag Vorrichtung, System und Verfahren zum automatischen Testen integrierter Antennen
US9860075B1 (en) 2016-08-26 2018-01-02 At&T Intellectual Property I, L.P. Method and communication node for broadband distribution
US10811767B2 (en) 2016-10-21 2020-10-20 At&T Intellectual Property I, L.P. System and dielectric antenna with convex dielectric radome
US10312567B2 (en) 2016-10-26 2019-06-04 At&T Intellectual Property I, L.P. Launcher with planar strip antenna and methods for use therewith
US10291334B2 (en) 2016-11-03 2019-05-14 At&T Intellectual Property I, L.P. System for detecting a fault in a communication system
US10498044B2 (en) 2016-11-03 2019-12-03 At&T Intellectual Property I, L.P. Apparatus for configuring a surface of an antenna
US10224634B2 (en) 2016-11-03 2019-03-05 At&T Intellectual Property I, L.P. Methods and apparatus for adjusting an operational characteristic of an antenna
US10225025B2 (en) 2016-11-03 2019-03-05 At&T Intellectual Property I, L.P. Method and apparatus for detecting a fault in a communication system
US10090594B2 (en) 2016-11-23 2018-10-02 At&T Intellectual Property I, L.P. Antenna system having structural configurations for assembly
US10340601B2 (en) 2016-11-23 2019-07-02 At&T Intellectual Property I, L.P. Multi-antenna system and methods for use therewith
US10535928B2 (en) 2016-11-23 2020-01-14 At&T Intellectual Property I, L.P. Antenna system and methods for use therewith
US10178445B2 (en) 2016-11-23 2019-01-08 At&T Intellectual Property I, L.P. Methods, devices, and systems for load balancing between a plurality of waveguides
US10340603B2 (en) 2016-11-23 2019-07-02 At&T Intellectual Property I, L.P. Antenna system having shielded structural configurations for assembly
US10305190B2 (en) 2016-12-01 2019-05-28 At&T Intellectual Property I, L.P. Reflecting dielectric antenna system and methods for use therewith
US10361489B2 (en) 2016-12-01 2019-07-23 At&T Intellectual Property I, L.P. Dielectric dish antenna system and methods for use therewith
US9927517B1 (en) 2016-12-06 2018-03-27 At&T Intellectual Property I, L.P. Apparatus and methods for sensing rainfall
US10637149B2 (en) 2016-12-06 2020-04-28 At&T Intellectual Property I, L.P. Injection molded dielectric antenna and methods for use therewith
US10326494B2 (en) 2016-12-06 2019-06-18 At&T Intellectual Property I, L.P. Apparatus for measurement de-embedding and methods for use therewith
US10755542B2 (en) 2016-12-06 2020-08-25 At&T Intellectual Property I, L.P. Method and apparatus for surveillance via guided wave communication
US10439675B2 (en) 2016-12-06 2019-10-08 At&T Intellectual Property I, L.P. Method and apparatus for repeating guided wave communication signals
US10694379B2 (en) 2016-12-06 2020-06-23 At&T Intellectual Property I, L.P. Waveguide system with device-based authentication and methods for use therewith
US10819035B2 (en) 2016-12-06 2020-10-27 At&T Intellectual Property I, L.P. Launcher with helical antenna and methods for use therewith
US10020844B2 (en) 2016-12-06 2018-07-10 T&T Intellectual Property I, L.P. Method and apparatus for broadcast communication via guided waves
US10382976B2 (en) 2016-12-06 2019-08-13 At&T Intellectual Property I, L.P. Method and apparatus for managing wireless communications based on communication paths and network device positions
US10135145B2 (en) 2016-12-06 2018-11-20 At&T Intellectual Property I, L.P. Apparatus and methods for generating an electromagnetic wave along a transmission medium
US10727599B2 (en) 2016-12-06 2020-07-28 At&T Intellectual Property I, L.P. Launcher with slot antenna and methods for use therewith
US10168695B2 (en) 2016-12-07 2019-01-01 At&T Intellectual Property I, L.P. Method and apparatus for controlling an unmanned aircraft
US10027397B2 (en) 2016-12-07 2018-07-17 At&T Intellectual Property I, L.P. Distributed antenna system and methods for use therewith
US9893795B1 (en) 2016-12-07 2018-02-13 At&T Intellectual Property I, Lp Method and repeater for broadband distribution
US10243270B2 (en) 2016-12-07 2019-03-26 At&T Intellectual Property I, L.P. Beam adaptive multi-feed dielectric antenna system and methods for use therewith
US10359749B2 (en) 2016-12-07 2019-07-23 At&T Intellectual Property I, L.P. Method and apparatus for utilities management via guided wave communication
US10389029B2 (en) 2016-12-07 2019-08-20 At&T Intellectual Property I, L.P. Multi-feed dielectric antenna system with core selection and methods for use therewith
US10139820B2 (en) 2016-12-07 2018-11-27 At&T Intellectual Property I, L.P. Method and apparatus for deploying equipment of a communication system
US10547348B2 (en) 2016-12-07 2020-01-28 At&T Intellectual Property I, L.P. Method and apparatus for switching transmission mediums in a communication system
US10446936B2 (en) 2016-12-07 2019-10-15 At&T Intellectual Property I, L.P. Multi-feed dielectric antenna system and methods for use therewith
US10601494B2 (en) 2016-12-08 2020-03-24 At&T Intellectual Property I, L.P. Dual-band communication device and method for use therewith
US10027427B2 (en) 2016-12-08 2018-07-17 At&T Intellectual Property I, L.P. Apparatus and methods for measuring signals
US10069535B2 (en) 2016-12-08 2018-09-04 At&T Intellectual Property I, L.P. Apparatus and methods for launching electromagnetic waves having a certain electric field structure
US9998870B1 (en) 2016-12-08 2018-06-12 At&T Intellectual Property I, L.P. Method and apparatus for proximity sensing
US10916969B2 (en) 2016-12-08 2021-02-09 At&T Intellectual Property I, L.P. Method and apparatus for providing power using an inductive coupling
US10326689B2 (en) 2016-12-08 2019-06-18 At&T Intellectual Property I, L.P. Method and system for providing alternative communication paths
US10777873B2 (en) 2016-12-08 2020-09-15 At&T Intellectual Property I, L.P. Method and apparatus for mounting network devices
US10103422B2 (en) 2016-12-08 2018-10-16 At&T Intellectual Property I, L.P. Method and apparatus for mounting network devices
US10389037B2 (en) 2016-12-08 2019-08-20 At&T Intellectual Property I, L.P. Apparatus and methods for selecting sections of an antenna array and use therewith
US10938108B2 (en) 2016-12-08 2021-03-02 At&T Intellectual Property I, L.P. Frequency selective multi-feed dielectric antenna system and methods for use therewith
US10411356B2 (en) 2016-12-08 2019-09-10 At&T Intellectual Property I, L.P. Apparatus and methods for selectively targeting communication devices with an antenna array
US10530505B2 (en) 2016-12-08 2020-01-07 At&T Intellectual Property I, L.P. Apparatus and methods for launching electromagnetic waves along a transmission medium
US9911020B1 (en) 2016-12-08 2018-03-06 At&T Intellectual Property I, L.P. Method and apparatus for tracking via a radio frequency identification device
US10264586B2 (en) 2016-12-09 2019-04-16 At&T Mobility Ii Llc Cloud-based packet controller and methods for use therewith
US10340983B2 (en) 2016-12-09 2019-07-02 At&T Intellectual Property I, L.P. Method and apparatus for surveying remote sites via guided wave communications
US9838896B1 (en) 2016-12-09 2017-12-05 At&T Intellectual Property I, L.P. Method and apparatus for assessing network coverage
US10448864B1 (en) 2017-02-24 2019-10-22 Nokomis, Inc. Apparatus and method to identify and measure gas concentrations
US9973940B1 (en) 2017-02-27 2018-05-15 At&T Intellectual Property I, L.P. Apparatus and methods for dynamic impedance matching of a guided wave launcher
US10298293B2 (en) 2017-03-13 2019-05-21 At&T Intellectual Property I, L.P. Apparatus of communication utilizing wireless network devices
TWI627740B (zh) * 2017-06-09 2018-06-21 晶典有限公司 微發光二極體顯示模組及其製造方法
TWI689092B (zh) * 2017-06-09 2020-03-21 美商晶典有限公司 具有透光基材之微發光二極體顯示模組及其製造方法
US11489847B1 (en) 2018-02-14 2022-11-01 Nokomis, Inc. System and method for physically detecting, identifying, and diagnosing medical electronic devices connectable to a network
US10893494B2 (en) * 2018-07-18 2021-01-12 Octoscope Inc. System and method for synchronizing protocol analyzers during wireless testing
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
US20220196723A1 (en) * 2020-12-18 2022-06-23 Kla Corporation System and method for automatically identifying defect-based test coverage gaps in semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076885A2 (en) * 2004-02-05 2005-08-25 Formfactor, Inc. Contactless interfacing of test signals with a device under test

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US690378A (en) 1900-10-31 1901-12-31 Henry C Geisinger Supporter for dress-skirts, &c.
JPH01138478A (ja) * 1987-11-25 1989-05-31 Nec Corp 集積回路
FR2662320B1 (fr) 1990-05-18 1994-05-13 Cemagref Dispositif de liaison sans contact pour relier des troncons de bus serie.
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
AT395224B (de) 1990-08-23 1992-10-27 Mikron Ges Fuer Integrierte Mi Kontaktloses, induktives datenuebertragungssystem
US6058497A (en) 1992-11-20 2000-05-02 Micron Technology, Inc. Testing and burn-in of IC chips using radio frequency transmission
JPH0747587A (ja) 1993-08-06 1995-02-21 Johoku Seikosho:Kk Ｔダイ
FR2752076B1 (fr) 1996-08-05 1998-09-11 Inside Technologies Systeme d'alimentation electrique pour microcircuit a fonctionnement mixte, avec ou sans contact
DE69734379T2 (de) 1996-08-30 2006-07-06 Texas Instruments Inc., Dallas Vorrichtung zur Prüfung von integrierten Schaltungen
JP4020462B2 (ja) * 1996-08-30 2007-12-12 テキサス インスツルメンツ インコーポレイテツド テストインタフェースを含む集積回路及びテストインタフェースを使用する方法
US6551844B1 (en) 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US5952849A (en) 1997-02-21 1999-09-14 Analog Devices, Inc. Logic isolator with high transient immunity
US5764655A (en) 1997-07-02 1998-06-09 International Business Machines Corporation Built in self test with memory
US6873065B2 (en) 1997-10-23 2005-03-29 Analog Devices, Inc. Non-optical signal isolator
US6119255A (en) 1998-01-21 2000-09-12 Micron Technology, Inc. Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
US6331782B1 (en) 1998-03-23 2001-12-18 Conexant Systems, Inc. Method and apparatus for wireless testing of integrated circuits
US6412086B1 (en) 1998-06-01 2002-06-25 Intermec Ip Corp. Radio frequency identification transponder integrated circuit having a serially loaded test mode register
DE19917884C1 (de) 1999-04-20 2000-11-16 Siemens Ag Schaltung mit eingebautem Selbsttest
US6625682B1 (en) 1999-05-25 2003-09-23 Intel Corporation Electromagnetically-coupled bus system
JP2001085622A (ja) * 1999-09-13 2001-03-30 Hitachi Ltd 半導体集積回路およびその検査方法並びに製造方法
US6262600B1 (en) 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
US6732301B1 (en) 2000-03-06 2004-05-04 Hewlett-Packard Development Company, L.P. Serial bus diagnostic port of a digital system
CA2308820A1 (en) 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
FI110724B (fi) * 2000-09-14 2003-03-14 Patria New Technologies Oy JTAG-testausjärjestely
US6882239B2 (en) 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
US7073111B2 (en) 2002-06-10 2006-07-04 Texas Instruments Incorporated High speed interconnect circuit test method and apparatus
US6759864B2 (en) * 2002-06-20 2004-07-06 Agilent Technologies, Inc. System and method for testing integrated circuits by transient signal analysis
CA2404183C (en) 2002-09-19 2008-09-02 Scanimetrics Inc. Non-contact tester for integrated circuits
FI5706U1 (fi) * 2002-11-21 2003-02-26 Patria New Technologies Oy JTAG-testilaitteisto ja -testausjärjestelmä
WO2004100473A2 (en) 2003-04-30 2004-11-18 Analog Devices, Inc. Signal isolators using micro-transformers
JP2005030877A (ja) * 2003-07-11 2005-02-03 Hitachi Ltd 無線制御テスト機能を備えた半導体集積回路装置
US20050075080A1 (en) * 2003-10-03 2005-04-07 Nanyang Technological University Inter-chip and intra-chip wireless communications systems
US7218094B2 (en) 2003-10-21 2007-05-15 Formfactor, Inc. Wireless test system
US7325180B2 (en) 2003-11-26 2008-01-29 Carnegie Mellon University System and method to test integrated circuits on a wafer
US7181663B2 (en) * 2004-03-01 2007-02-20 Verigy Pte, Ltd. Wireless no-touch testing of integrated circuits
JP2005263878A (ja) * 2004-03-16 2005-09-29 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
US7202687B2 (en) * 2004-04-08 2007-04-10 Formfactor, Inc. Systems and methods for wireless semiconductor device testing
US7276955B2 (en) 2005-04-14 2007-10-02 Micron Technology, Inc. Circuit and method for stable fuse detection
TWI264551B (en) 2005-05-04 2006-10-21 Univ Tsinghua System for probing integrated circuit devices
TW200717680A (en) * 2005-07-19 2007-05-01 Koninkl Philips Electronics Nv Method of manufacturing a system in package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076885A2 (en) * 2004-02-05 2005-08-25 Formfactor, Inc. Contactless interfacing of test signals with a device under test

Also Published As

Publication number Publication date
EP1996955A4 (en) 2011-10-19
JP2009529125A (ja) 2009-08-13
KR20090015895A (ko) 2009-02-12
WO2007101345A9 (en) 2007-12-06
CA2642884A1 (en) 2007-09-13
EP1996955A1 (en) 2008-12-03
US8390307B2 (en) 2013-03-05
US20090072843A1 (en) 2009-03-19
WO2007101345A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
KR101387085B1 (ko) 전자 구성요소에 문의하기 위한 방법 및 장치
US8373429B2 (en) Method and apparatus for interrogating an electronic component
Moore et al. High throughput non-contact SiP testing
CA2623257A1 (en) Method and apparatus for interrogating an electronic component
US8384411B2 (en) Method and device for measuring inter-chip signals
US6094056A (en) Multi-chip module with accessible test pads and test fixture
JP3103013B2 (ja) 集積試験回路付マルチチップ・モジュールおよびその製造方法
Hagge et al. High-yield assembly of multichip modules through known-good IC's and effective test strategies
US20130285739A1 (en) Methods, apparatus and system to support large-scale micro- systems including embedded and distributed power supply, thermal regulation, multi-distributedsensors and electrical signal propagation
US9880201B2 (en) Systems for probing semiconductor wafers
US7675309B2 (en) Probing system for integrated circuit device
JP2009502038A (ja) システム・イン・パッケージの製造方法
US7589548B2 (en) Design-for-test micro probe
TW200822250A (en) Method of chip manufacturing
Marinissen et al. Contactless testing: Possibility or pipe-dream?
US6781218B1 (en) Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
Wu et al. The HOY tester-Can IC testing go wireless?
Moore et al. Non-contact testing for SoC and RCP (SIPs) at advanced nodes
Chen et al. BIST/DFT for performance testing of bare dies and MCMs
Zorian Multi-chip module test strategies
Yang et al. A new bare die test methodology
Strid RFIC packaging and test: How will we cut costs?
Cauvet et al. SIP Test Architectures

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee