JP2009529125A - 電子コンポーネントに問い合わせをする方法および装置 - Google Patents

Abstract

電子コンポーネント（２０）に問い合わせする方法および装置が、問い合わせデバイスが前記電子コンポーネント（２０）に物理的に接触することなく前記電子コンポーネント（２０）への複数回の離散的な問い合わせを信頼できる形で実行する際に、該問い合わせデバイス（４８／５０または１０６）がコンジットとして使うためのインターフェース（１０、２４、１０８または５４）をもつボディ（１８または１０２）を含む。

Description

電子コンポーネントの試験は電子産業の一体的な一部である。電子回路と通信する（communicating）、あるいは電子回路を試験する（testing）（本稿ではまとめて問い合わせする（interrogating）という）優勢でかつ唯一普通に使われている方法は、プローブと当該電子コンポーネントとの間に物理的な電気接点を作ることによる。これは「ＤＣ結合（DC coupling）」または「配線結合（wireline coupling）」としても知られる。

この技法の一つの問題は、アクセスされるデバイスとの間に物理的な接触を必要とするという事実である。集積回路の例を考えよう。集積回路は、その半導体チップを外界と接続するためのオンチップの構造を有する。これらの構造は伝導性であり、通例性質は金属的である。一般的な構造（「タッチパッド（touchpad）」または「ボンドパッド（bondpad）」）はパッドおよびはんだボールを含む。典型的には、集積回路を試験するためにＤＣ結合された配線リンクを作るために、探針（testing needle）がこれらのタッチパッドのところで回路と接触させられる。探針の典型的な特性は、接触点のところに圧力を誘起するばねの力および先端形状を含む。

現代の集積回路において電子信号を結合させるために普通に使われるタッチパッドは、非常に壊れやすく、機械的な探査の間に損傷を受けやすい。タッチパッドの損傷は集積回路の故障を引き起こすことがある。さらに、構造への機械的接触に関連する機械的応力はしばしば伝導性構造自身を超えて集積回路中に応力を誘起し、集積回路のさらなる故障モードにつながる。これらの構造はのちに集積回路がパッケージングされるときに使われるので、このことは他の問題も生み出す。タッチパッドに引き起こされた損傷は、集積回路を、他の電気システムとインターフェースできる場所となるパッケージまたは基板に接続するのを難しくするのである。

この物理的損傷が問題を引き起こすもう一つの領域はシステム・イン・パッケージ（System-in-Package）（「SiP」）集積である。製造業者がSiP上のどのパッドも２回以上探査されないことを好むことは知られている。そのような制約は、組み立て工程フローの間に複数回タッチするのを難しくする。このように、組み立てられたSiPデバイスおよびSiPのコンポーネントの試験は、この技術の大規模な採用にとって深刻な障害である。SiPは、積層アプローチを使ったメモリ・デバイスにおいては広範な採用を得ているが、他の領域ではほとんど受け容れられていない。無線ハンドセットがSiP製造を急増させはじめているが、KGD（Known Good Die［既知良品ダイ］）試験の信頼性のため、製造歩留まりが重要な懸案となっている。そのような異質なSiPモジュールの試験は、電子製造産業において、著しくかつ高まりつつある問題である。現在の試験技術はSiPの完全な組立およびパッケージング後の試験を許容するのみである。高度にコスト意識が高い消費者および通信（主として携帯電話）用途の急速な成長がこの問題を拡大している。SiPは、システム・オン・チップ（System-on-Chip）（SoC）として知られている完全に集積されたICを構築する時間、コストおよび努力ではなく、微小基板上で小さな特定機能ICの使用によって市場投入までの時間（time-to-market）を短縮する経済的な方法と見られている。SoCソリューションというはるかに高価な完全な回路集積よりも、SiP技術は、一つのSiP基板上にまとめられる別個のICにおいて、クラス中最良、最良コストまたは最良混合の技術を可能にする。

典型的には、集積回路のためのパッケージは一つの半導体チップしか含まない。サイズ、コストおよびパフォーマンスの理由から、しばしば、複数のチップを単一のパッケージに入れることが望ましい。しかしながら、複数の未試験の回路が単一のパッケージに入れられ、単一のチップに欠陥があると、その単一の故障チップを交換または修理することは、著しくコスト高になるか、有望ではないことがありうる。よって、機能するダイも含んでいるパッケージ全体が破棄される。これはコストの膨張につながる。

結果として、単一のパッケージ内に集積される前に集積回路を完全に試験することが望ましい。しかしながら、通常の試験方法において経験される物理的な接点によって引き起こされる損傷があるとき、これらのチップをSiPアプローチを使って集積することが難しくなる。さらに、自動試験設備（ATE: Automatic Test Equipment）およびウェーハ・プローブ環境は非常にコスト高な設備を必要とし、ウェーハ・レベルでの試験に著しいコストを上乗せする。よって、半導体製造業者は、デバイス歩留まりと試験コストをバランスさせるジレンマがある。よって、試験の際に基板を損傷しない新たな技法が開発される必要がある。

残念ながら、SiPを試験することはICを試験することと同じではない。SiP試験では、システムまたはPCBレベルの試験と同様の困難に、チップ試験の技術的困難が組み合わさる。後者の例は、SiP試験のために要求される試験プローブの精密配置である。SiPレベル集積の本来的な柔軟性は、SiP上に含まれる個々のICが、モノリシック・ソリューションより小さな非反復エンジニアリング（NRE: non-recurring engineering）投資で変更可能であるということを意味する。これは、SiP試験方法も同様に柔軟でなければならないことを意味する。単一のモノリシックICの試験に配慮した設計（design-for-test）はSiPでは利用可能でない。SiPは典型的には完全にカスタムなICを使うのではないからである。

PCB試験と同様、IC試験はバウンダリー・スキャン試験を含むよう進化してきた。バウンダリー・スキャン試験は多くのチップ上に含まれ、JTAG試験規格IEEE1149.1のような規格に組み込まれている。バウンダリー・スキャンTAP技法は、ICピンを個々にプローブする必要なしにPCB上のICを試験することを許容する。この技法は、SiP製造の二つの主要な経済的および技術的課題、すなわち試験網羅度およびスループットを克服する。この方法は、標準的な自動試験設備（ATE）のインフラおよび技法を使うので経済的でもある。SiPパッケージ上でのマルチデバイス試験のための標準的なバウンダリー・スキャン技法への拡張が必要とされている。

デバイスに損傷を引き起こすことなく電子コンポーネントに問い合わせをすることは有益である。この物理的に誘起される損傷を回避する一つの方法は、（結線ではなく）無線式に電子コンポーネントに問い合わせする方法を使って、物理的接触を一切避けることである。無線試験を達成する方法は以前に記述されている。無線の非接触試験は潜在的には上記のSiP試験の制約の多くを軽減し、SiP製造の経済およびより多くの試験機能をより少ないI/Oを用いて集積する能力の両方における著しい改善を許容することができる。

基本的なより以前の試験に加えて、生産工程の間に重要なフィードバックが得られることができる。このフィードバックは、いかなるグローバルまたはローカルな物理的欠陥に関する情報をも、さらには回路レベルの欠陥をも中継し、プロセス・エンジニアがより早期に応答できるようにする。それは改善された歩留まりに、よってSiP製造の経済の改善につながる。中流の試験では、ダイ、基板、受動要素およびVLSI部品が、組み立てられるにつれて試験されることができる。

無線通信のための本方法は、誘導性結合の方法である。一つのインダクタを流れる電流は、インダクタを越えて広がる磁場を生成する。この場は第一のインダクタの近接範囲内の別のインダクタに電流を誘導し、二つのインダクタが結合される。

その際、インダクタ間でデータを伝送するためにRF技術が使われる。たとえば、デジタル信号は搬送波によって変調されることができ、次いでインダクタを通じて駆動されることができる。受信インダクタはこの変調された波の一部分を拾い上げ、その信号を受信機回路へと渡す。データ伝送のためのRF技法の使用が、インダクタが時に「アンテナ」と呼ばれる理由である。多くの微細製作されたアンテナ設計がこれまで、そしてこれからも、クロッキングおよびデータ転送といったさまざまな応用のために研究されている。これらの設計は一般的に非試験用途のために意図されており、SiP試験のような用途のためのコスト、パフォーマンスおよびデータ完全性の要求を満たすものではない。本稿で呈示される設計は、SiP用途のコストおよびパフォーマンス目標を満たすRFトランシーバを作り出す。特化したRF CMOS技術およびSiGeのような他の技術は先述の経済的理由のために使われないが、技術的な理由のためにその概念はこれらのプロセスにおいて実装されてもよい。無線式にデータを送受信するには多くの設計が使用されうるが、多くはウェーハ試験の用途には好適ではない。というのも、大電力予算を要求し、試験対象デバイス（DUT: device under test）またはプローブ上の大量のシリコン地所を必要とするからである。さらに、試験目的のためのビット誤り率はきわめて低くなければならない。

RFベースの相互接続の使用は、信号i/o（入出力）パッドに対するタッチダウンの数を減らす必要を軽減する。さらに、先に論じたように、より完全なウェーハ・レベル試験が実行されるので、KGDレベルが劇的に改善する。これら二つの恩恵が組み合わさって、RFベースの相互接続がSiPプロセス試験フローを、またその結果として製造歩留まりを改善する手段を提供することが示唆される。

しかしながら、無線通信の方法は誘導性結合に限られるものではない。通信のために、容量性結合のような他の形の近距離場通信を使うことも可能である。同様に、アンテナが送信アンテナからの遠距離場放射を受信する遠距離場通信も有望な技法である。さらに、レーザー、フォトダイオードおよび電気光コンポーネントといった光学的な方法も、電子回路を結合させるために使用できる。電子回路を結合させるために高速磁気回路（MR、GMR、TMRなど）コンポーネントのような磁気の使用に関わる他の方法もある。

製造歩留まりを改善する一つの方法は、製造工程フローの間にSiPの試験を実行することである。そのような試験は、工程の早期に欠陥を同定し、再加工および修理を実施するかそのコンポーネントを破棄することを可能にする。追加的な工程ステップおよび関連する追加的な価値をなくすことにより、破棄のコストが軽減される。一回だけの修理ステップをもつ工程フローの実装が、製造歩留まりに著しい影響をもつことができる。SiPは、CMOS VLSI集積回路と同様の仕方でプローブ損傷を受けやすい材料で製造される。

しかしながら、無線アクセスには限界がある。一つの限界は、アクセスされるデバイスに電力を提供する必要があるかもしれないということである。たとえば、アクセスを受けるチップへの物理的接触なしでも限られた電力の量は提供できるが、その電力の量はそのようなチップ上の複雑なマルチコンポーネント回路のアクセスには不十分であることもある。よって、プローブが無線アクセス法および配線アクセス法の一方または両方とインターフェースをもつよう構成されることができる、電子コンポーネントへのアクセス方法を開発することがより有益であろう。

損傷を引き起こすことなく物理的探査を許容する一つの方法は、物理的接点を「頑丈化」することである。たとえば、複数回のタッチダウンに耐える厚い金属を使ったり、集積回路のための標準的な製造技法には適合しないが工程後に適用されることはできる冶金を使う。そのような冶金は、金接点、タングステン接点などを含みうる。

〈システム・イン・パッケージの試験〉
SiPモジュールの試験は電子製造産業における著しくかつ高まりつつある問題である。ほんの８年でSiPパッケージングは、パッケージングされたIC市場の5%未満から50%近くにまで成長した。このように、SiPおよびSiP試験はごく短期間に数十億ドル産業になったのである。半導体産業協会（SIA: Semiconductor Industry Association）はSiPを、半導体、受動要素および相互接続が単一のパッケージに集積された任意の組み合わせと定義している。SiPの経済性は、複数の異なる技術（能動および受動）を微小パッケージに組み合わせる能力に基づいている。

SiPは、一つの基板を使って複数チップおよび受動要素が組み合わされるという意味でPCB（プリント回路基板）と類似している。SiPは、Si、SiGe、0.13μm、0.25μm、デジタル、アナログ、RF、ベア・ダイ、反転チップ（flip chip）ICなどを含む微小パッケージ中に組み合わされた受動基板およびさまざまな技術を使う。しかしながら、PCBと違って、SiPの微小サイズのため、信号接続としての通常の試験の可能性は閉ざされ、ICパッド自身が微小でアクセス不能であるまたは占有される。IC産業の開発の間の経験に基づくと、SiPはより複雑な設計に進化するので、SiPの試験のコストは製造コストよりも急速に増大すると予期される。

SiPは、実装済みPCB（populated PCB）に匹敵する機能上の複雑さに加えて、内部信号のためのアクセスまたは試験ポイントを提供できないということがある。古典的なPCB試験は、PCB上の信号へのアクセスを与える試験アクセス・ポート（TAP: Test Access Port）の概念を提供することによって試験時間および網羅度を改善するよう進化してきた。試験アクセス・ポートについては、最も一般的な規格はJTAG IEEE 1149.1であるが、試験アクセス・ポートは、故障位置発見を支援し、よってPCB修理および再試験を効率的な仕方で可能にするために使われる。SiPの修理および再試験は、その組み立ておよび構築方法を考えると有望ではない。SiPの試験はICの試験と同じではない。SiP試験はシステムまたはPCBレベルの試験と同様の困難に加えて、チップ試験の技術的困難がある。後者の例は、SiP試験のために要求される試験プローブの精密配置である。SiPレベルの集積の本来的な柔軟性は、SiP上に含まれる個々のICが、モノリシック・ソリューションより小さな非反復エンジニアリング（NRE: non-recurring engineering）投資で変更可能であるということを意味する。これは、SiP試験方法も同様に柔軟でなければならないことを意味する。単一のモノリシックICの試験に配慮した設計（design-for-test）はSiPでは利用可能でない。SiPは典型的には完全にカスタムなICを使うのではないからである。PCB試験と同様、IC試験はバウンダリー・スキャン試験を含むよう進化してきた。バウンダリー・スキャン試験は多くのチップ上に含まれ、JTAG試験規格IEEE1149.1に組み込まれている。JTAG TAP技法は、ICピンを個々にプローブする必要なしにPCB上のICを試験することを許容する。

〈パッケージ試験〉
先述したPCBおよびICの試験の問題は、一組のVLSI ICおよび離散コンポーネントが基板上に配置されてコンパクトなシステムを創り出すSiPパッケージングにも継続する。SiP組み立ては、物理的に小型だが低コストのパッケージにおいて非常に高レベルのシステム集積を提供するためにベア・ダイおよび反転チップの技法を含む。さらに、受動要素が別個の部品として含められ、あるいはSiP基板中に統合されることさえできる。SiPにおいて使用される基板はICと同じ道をたどって、ただしより微細な特徴およびより高い複雑さをもって、進化しつつある。大量のSiPを同時に単一のウェーハ上で生産する能力がボトルネックを生じる。というのも、SiP試験が現在は直列的に行われているからである。

SiP基板にICを一つ追加することは、生産の際の歩留まりに負の影響をもつ。典型的には最終的なパッケージングは、デバイスがSiP基板に追加される際に該デバイスを試験する能力なしに行われる。SiPに追加される際に該デバイスを試験する能力があるときでも、複数回の試験プローブ・タッチダウンから帰結する損傷の可能性に起因する歩留まり損失のため、現在は行われていない。SiPプローブ試験はICパッドのタッチダウンおよびスクラブを要求する。スクラブはパッド上に何らかの損傷を作り、その損傷がパッドがSiPにワイヤボンドされる能力に影響する。もう一つのコストは、製造ステップまたは個々のSiP設計ごとについて、複数のプローブ・カード設計が必要とされるということである。パッケージ前試験がSiPの製造において限られているさらなる理由は、個々に試験するとすると信号／パッドの数が膨大になるということである。さらに、SiP上のICパッドが大規模並列な接触プローブ試験のためにアクセス可能であったとしたら、その後のワイヤボンディング製造ステップにおいて歩留まり損失があるであろう。こうした問題がなくても、SiP製造において使われるSiP組み立ての三次元性および混合技術（反転チップ、ワイヤボンド、表面実装、離散的など）のため、物理的接触法を使ってどのように中間試験を行えるかを考えるのは難しい。そのような試験を可能にする技術は存在しているが、コストが高く、複数のマルチレベル・カスタム・プローブ・カード、試験ステーションおよび時間に対する投資を必要とし、こうしたことがSiPの経済性にとって不利益になる。

SiPデザイン・ウィンにおける成長は、コストと、微小だが高度な製品を生産する能力によって駆動される。KGDを使うことは製品の歩留まりを上げる一つの方法である。しかしながら、SiPについては、KGDはコストおよび試験時間の理由から、常に可能または現実的であるとは限らない。よって、経済的な理由のため、電子メーカーはしばしば未試験のSiP、部分的に試験されるかウェーハ試験されただけのダイを使う。これは、はねられるコンポーネントおよびその結果としての高レベルの無駄が、現在慣用されているSiP製造プロセスに組み込まれていることを意味する。SiPは通常、パッケージング後にのみ試験されるので、開始ダイと最終的なパッケージングされたSiPとの間に試験網羅度のギャップができる。このギャップまたは試験盲点ゾーンは、特にSiP技術の主たるターゲットである大ボリューム製品に対して問題を引き起こすことがある。こうして、歩留まり改善は非常に難しく、投資された組み立ておよびパッケージングのコストは、非機能（nonfunctional）ものも含めてすべてのユニットに対して投資される。中流での試験なしでは、製造の価値連鎖の早期に欠陥デバイスを選り分ける機会はない。完全なパッケージング投資が非機能SiPに浪費される。非機能SiPの状態が見えるのはパッケージング・プロセスの終わりなのである。生産中に試験を行う能力なしでは、ダイまたは受動要素をマウントするときの歩留まり損失は見えないままである。すべてのパッケージングされたシステムの半分がSiPで、SiPが組み立て後にしか試験されないと、試験盲点から生じる深刻な経済的コストがある。

よって、SiPのような電子コンポーネントの試験のための高速で、柔軟で、非破壊的な方法が必要とされている。

ある側面によれば、電子コンポーネントに問い合わせする装置であって、問い合わせデバイスが前記電子コンポーネントに物理的に接触することなく前記電子コンポーネントへの複数の離散的な問い合わせを信頼できる形で実行する際に、該問い合わせデバイスがコンジットとして使うためのインターフェースをもつボディを有する、装置が提供される。

別の側面によれば、電子コンポーネントに問い合わせする方法が提供される。第一のステップは、前記電子コンポーネントの試験において問い合わせデバイスがコンジットとして使うためのインターフェースをもつボディを設けることに関わる。第二のステップは、前記問い合わせデバイスが前記電子コンポーネントに物理的に接触することなく、前記ボディのインターフェースを介して、前記電子コンポーネントへの複数の離散的問い合わせを実行することに関わる。

現代の集積回路で電子信号を結合するために普通に使われる集積回路伝導構造は非常に脆弱で、機械的探査の際に損傷を受けやすい。前記構造の損傷は集積回路の故障を引き起こすことができる。さらに、前記構造への機械的接触に関連した機械的応力はしばしば、伝導構造そのものを超えて集積回路中に応力を誘起し、それは集積回路の追加的な故障モードにつながる。反復される物理接触は、ワイヤボンドの障害を引き起こし、信頼性の問題につながる。本方法および装置を用いて推進されるアプローチは、一連の離散的な試験プロトコルを完了するために必要とされうるだけ何度でも問い合わせされることができる耐久性のあるインターフェースを提供する。この問い合わせは、無線探査、物理的探査または両者を含むハイブリッド・アプローチを通じてであることができる。

これらの特徴およびその他の特徴は、付属の図面を参照する以下の記述からより明白となるであろう。図面は単に例示のためであって、いかなる仕方であれ限定的であることは意図していない。

ここで、電子コンポーネントに問い合わせするための方法および装置について説明する。装置は、問い合わせデバイスが前記電子コンポーネントに物理的に接触することなく前記電子コンポーネントの複数の離散的な問い合わせを信頼できる形で実行する際に、該問い合わせデバイスがコンジットとして使うためのインターフェースをもつボディを有する。本方法および装置を用いて推進されるアプローチは、一連の離散的な試験プロトコルを完了するために必要とされうるだけ何度でも問い合わせされることができる耐久性のあるインターフェースを提供する。この問い合わせは、無線探査、物理的探査または両者を含むハイブリッド・アプローチを通じてであることができる。これまでに特許された探査アプローチとしては、米国特許6,885,202号に記載された無線式の諸方法および米国特許7,109,730に記載されたハイブリッドの諸方法が含まれる。本方法および装置に関する教示が実践できるいくつもの方法がある。それについて以下でさらに述べる。

無線式の方法は、好ましくは単一のボディ中に組み込まれた二つのコア・コンポーネント：無線通信ブロック（WCB: wireless communication block）およびデバイス・アクセス・ポート（DAP: device access port）または試験アクセス・ポート（TAP: test access port）の使用を含む。TAPはより一般的なDAPの特殊な場合であるので、以下の図面および記述においてこれら二つの用語が交換可能に使用されうることは理解されるであろう。WCBは、プローブのような問い合わせするデバイスと無線式に通信するためのインターフェースとして使われる。DAPまたはTAPは直接電子コンポーネント（試験対象デバイス―DUT）と通信し、あるいは電子コンポーネントを試験するために使われる。

接触式方法は、電子コンポーネント（DUT）上のインターフェースとしての、電子コンポーネント上の集積回路の電気的に連絡している接触パッドと、自動化された試験設備（ATE: automated test equipment）と電気的に連絡しているプローブとの使用を含む。システム全体はシステム・アクセス・ポート（SAP: system access port）として称されうる。SAPは一般的に図２１ないし図２３に示されている。

SAP１００の無線コンポーネントについて種々の実施形態を使うときに考えられうる通信には、一般に二つのアプローチがある。第一のアプローチは「マッピング」の概念である。このマッピングについては、図１０に示されるような一つのデバイス・アクセス・ポート（DAP）１２について一つの送信機１６および／または一つの受信機２２があってもよい。図１０では、WCB１０が送信機１６および受信機２２を表している。図１１に示されるように複数のDAP１２について一つの送信機１６および／または一つの受信機２２があってもよいし、図１２に示されるように一つのDAP１２について複数の送信機１６および／または複数の受信機２２があってもよいし、あるいは図１３に示されるように、複数のDAP１２について複数の送信機１６および／または複数の受信機２２があってもよい。これら四つの変形はそれぞれ：
ｉ）一対一マッピング；
ｉｉ）一対多マッピング；
ｉｉｉ）多対一マッピング；
ｉｖ）多対多マッピング
と記述される。

第二の概念は、配置および分離（placement and separation）の概念である。送信機１６および／または受信機２２とDAP１２との間にはいかなる種類のマッピングがあることもできる一方、送信機１６および／または受信機２２とDAP１２は多くの異なる位置に位置されることができる。そのような例のうちの六つは：
ｉ）送信機１６および／または受信機２２とDAP１２が同じチップ上
ｉｉ）送信機１６および／または受信機２２とDAP１２が別個のチップ上だが、両方とも同じ半導体基板上にマウントされている
ｉｉｉ）送信機１６および／または受信機２２とDAP１２が同じ半導体基板上
ｉｖ）送信機１６および／または受信機２２が一つの半導体基板上、DAP１２が別の半導体基板上で、半導体基板間は同じパッケージ内で連絡
ｖ）送信機１６および／または受信機２２とDAP１２が同じ基板上
ｖｉ）送信機１６および／または受信機２２が一つの基板上、DAP１２が別の基板上で、両基板間が連絡している
というものである。

以下の実施形態の記述が、マッピングか、配置および分離のいずれかまたは両方を使って修正されてもよいことは認識されるであろう。さらに、これらの概念は無線通信ブロック（WCB）１０およびDAP１２内のほとんどあらゆるコンポーネント、それらのインターフェースおよびWCB/DAPそのものに適用されうる。

図１ないし図２０を参照すると、無線試験の主要なコンポーネントは、以下では無線試験アクセス・ポート（WTAP: wireless test access port）１８と称されるボディの一部である。これについて最初に述べる。その後、いくつかの可能な実施形態および例示的な応用について述べる。そうした記述に続いて、システム・アクセス・ポート（SAP）１００が図２１ないし図２３を参照しつつ記述されることになる。

〈無線試験アクセス・ポートのコンポーネント〉
無線通信ブロック（WCB）１０は、試験プローブに／からデータを送信および受信するために使われる。下記の実施形態は試験装置であるが、本装置が、試験以外の目的のための通信も含め、システム・イン・パッケージの諸コンポーネントへの問い合わせのために使われることは理解されるであろう。試験プローブについては図２９ないし図３１を参照して述べる。物理層での無線通信のための技術は近距離場（容量性、誘導性）結合または遠距離（放射）結合を含む。光学的または磁気的結合を使ってもよい。

図１９を参照すると、WCB１０は試験プローブにデータを送るための送信（Tx）１６回路、試験プローブからデータを受信するための受信機（Rx）回路２２および空隙をわたってデータを無線式に伝送するための構造４６（たとえば誘導性コイル、コンデンサを形成するプレート、アンテナなど）を含む。Tx/Rx回路は、両方のタスクを実行する単一の回路２４中に組み合わされてもよい。WCB１０は、試験プローブと無線式に通信するよう設計されてもよい。同様に、図１０ないし図１３を参照すると、WCB１０はDC結合（結線相互接続）を使って一つまたは複数のTAPと通信する。

図４を参照すると、試験アクセス・ポート（TAP）１２は、DUT２０に対する試験プロセスを制御する回路である。命令またはデータといった情報がTAP１２に発され、TAP１２がその情報を、試験対象デバイス（DUT）２０に送られる制御信号および試験ベクトルに変換する。TAP１２はDUT２０から出力信号を受信し、これらの信号は処理され、試験プローブ２６にWCB１０を使って無線通信を介して送り返されることができる。TAP１２はWCB１０と通信するためにTxおよびRx回路（図示せず）を含む。TAP１２はまた、論理コントローラ２８のような論理構造をも含む。これらの論理構造が入力された命令およびデータを、DUT２０に加えることのできる制御信号およびデータに変換する。

TAP１２は、擬似ランダム式に命令およびデータを生成する回路を含みうる。これを達成できる回路種類の一つは、図５に示されるような線形フィードバック・シフト・レジスタ（LFSR: linear feedback shift register）３０である。図８を参照すると、TAP１２は、DUT２０を試験するために使うことのできる所定の命令およびデータを記憶するメモリ回路３２、３４、３６を含みうる。同様に、TAP１２は、DUT２０の出力を検証するための回路を含みうる。図６を参照すると、そのような回路は、入力LFSR３０にマッチされたLFSR３０、特定の入力に対応する期待される出力を記憶するメモリ回路３２、３４、３６およびDUT２０出力を期待される出力と比較する比較器３８を含む。同様に、図９を参照すると、TAP１２は、アナログおよび混合信号回路を試験する目的のための、アナログ‐デジタル（A/D）４０およびデジタル‐アナログ（D/A）４２変換器を含みうる。

図１ａおよび図１０を参照すると、TAP１２はWCB１０およびDUT２０と直接接続（結線相互接続）を使って通信する。同様に、一つまたは複数のDUT２０と無線相互接続を使って通信してもよい。

図１ａは、無線送信機／受信機２０およびTAP１２を有する無線試験アクセス・ポート（WTAP）１８のブロック図を示している。WTAP１８そのものはプローブや試験対象デバイス（DUT）２０を含まず、そのそれぞれとのインターフェースをもつ。この設計は、外部受信機５０および送信機４８と通信する送信機１６および受信機２２の両方をWTAP１８上に含む。

図１ｂは、WTAP１８上に受信機２２を有する代替的なWTAP１８のブロック図を示している。

図１ｃは、送信機１６を有するもう一つのWTAP１８のブロック図である。

無線通信ブロック（WCB）の内部についてこれから図２および図３を参照して説明する。図２は、送信機１６、受信機２２または双方向送信機‐受信機２４を有するWCB１０のブロック図を示している。送信機１６はデータを試験プローブ（図示せず）に送り、受信機２２は試験プローブ（図示せず）からデータを受け取り、送信機‐受信機２４はその両方を行う。

図３は、いかなる数量や組み合わせであることもできる、複数の送信機１６、受信機２２または双方向送信機‐受信機２４を有する、より複雑なWCB１０のブロック図を示している。

ここで、TAPの内部について図４ないし図９を参照して述べる。図４は、WCB１０から命令およびデータ信号を受信し、対応する制御信号およびデータ信号をDUT２０に加える論理コントローラ２８を有するTAP１２の簡単な設計を示している。図５は、ランダムな命令／データ生成のための線形フィードバック・シフト・レジスタ（LFSR）３０を含む、より複雑なTAP１２を示している。図６は、DUT２０からの生の出力を試験プローブ２６に送り返すのではなく、自身でDUT２０からの出力を検査できる一層複雑なTAP１２を示している。この場合、入力LFSR３０は、DUT２０に加えられることのできる命令／データをランダムに生成するために使われる。DUT２０の出力はTAP１２によって受信され、次いで正しいかどうかを見るために検査される。これは、出力を処理し、次いで入力LFSR３０にマッチされている別個の出力LFSR３０と比較することによって行われる。これらの特徴を用いて、システムは組み込み自己試験（BIST: built-in-self-test）機構として動作できる。よって、DUT２０からの生の出力を試験プローブ２６に送信し返すのではなく、BISTが入力を生成し、出力を検査し、試験レポートのみを試験プローブ２６に送信し返す。

図７に示されるさらなる洗練では、TAP１２はDUT２０に加えられることのできる試験ベクトルを記憶するためのメモリ回路３２（たとえばフラッシュ）を有する。図８は、入力試験ベクトル３４を記憶するためのメモリ回路３２と、DUT３６からの期待される結果を記憶するもう一つのメモリ・チップ３６とを含む進んだ実装を示す。実際の出力は比較器３８を使って予期される出力と突き合わせて検査される。図９は、アナログおよび混合信号デバイスを試験するために使われるTAP１２のもう一つの進んだ設計を示している。この場合、アナログ‐デジタル（A/D）４０およびデジタル‐アナログ（D/A）４２変換器が必要とされる。この設計の進んだ実装は、LFSR３０または入力および出力を記憶するためのメモリ回路３２、３４、３６を含みうる。

ここで、マッピングのためのWTAPについて図１０ないし図１３を参照して述べる。単純なWTAP１８は、図１０に示されるような一つのWCB１０および一つのTAP１２を有することになる。図１１は単一のWCB１０および複数のTAP１２を有する、より複雑なWTAP１８を示している。この設計は、複数のDUT２０を並列して試験するために、あるいは冗長性を加えるために使用されうる。図１２は、複数のWCB１０および単一のTAP１２を有するもう一つの複雑なWTAP１８を示している。このWTAP１８は、複数の試験プローブ２６に並列にデータを送信するために使用されうる。WCB１０は論理的な抽象化であり、複数のWCBを単一のWCB中にまとめてもそのような抽象化を維持することが可能であることを注意しておくべきであろう。

図１３は、複数のWCB１０および複数のTAP１２を有するより複雑なWTAP１８を示している。ここで、WTAP１８とDUT２０との間の通信について図１４ないし図１６を参照して述べる。図１４は、単一のWTAP１８と単一のDUT２０との間の通信を示す。図１５は、複数のDUT２０と通信するよう設計されたWTAP１８を示している。これを達成する一つの方法は、任意の所与の時点においてどのDUT２０がWTAP１８と通信しているかを制御するために単純なマルチプレクサを使うことである。図１６は、複数のDUT２０を直列に連鎖させることによって複数のDUT２０と通信しているWTAP１８を示す。たとえば、DUT２０が試験入力／出力をスキャン・レジスタに記憶するとき、各DUT２０のレジスタを一緒に連鎖させて、非常に大きなスキャン・チェーンを形成することができる。これは、単一のWTAP１８が複数のDUT２０を試験することを許容する。

ここで、WTAPの配置（placement）について図１７ないし図１９を参照しつつ述べる。図１７は、送信機１６、受信機２２および送信機‐受信機２４回路の同一基板４４上での集積を示している。基板４４の例としては、チップ、ボードまたはライザー・カードが含まれる。図１８は、送信機１６、受信機２２および送信機‐受信機２４回路が完全に独立したチップ、ボード、基板またはライザー・カード上に構築されてもよいことを示している。図１９は、インダクタ／キャパシタ・プレート／アンテナ４６もすべて相異なり、別個であり、別個のチップ、ボード、基板またはライザー・カード上にあってもよいことを示している。

複数のWTAP１８およびDUT２０は、図２０に示されるように、処理された、だがダイシングされていない半導体ウェーハ６０上で製造されてもよい。

〈システム・アクセス・ポート〉
ここで、SAP１００について図２１ないし２３を参照して述べる。SAP１００は、DUT２０中に組み込まれていてもよい。ここで、接触試験ポート１０２を提供するボディを有するそのようなSAP１００はDUT２０の基板１０４上に設けられて、図２１に示されるように、タッチパッド１０８の形の接触インターフェースへのプローブ１０６を使った結線試験を可能にする。試験ポート１０２は伝導性であり、試験されるべき一つまたは複数のDUT２０上のコンポーネントと直接的な電子的連絡がある。WTAP１８はDUT２０上の組み合わせにおいて提供されてもよい。

任意的に、試験ポート１０２は、DUT２０と他のデバイスとの間のワイヤ１１２に沿った電力またはデータの有線通信を許容するために、一つまたは複数の接続点１１０とも電子的な連絡があってもよい。

ある好ましい実施形態では、試験ポート１０２は、該試験ポート１０２に著しい損傷を引き起こすことなくプローブ１０６による複数回の接触を可能にするよう、タングステンまたはチタンといった頑丈な（robust）材料から構築される特別な複数回接触（multi-contact）パネルまたは通常の金接点より厚い金のパッドであろう。

本発明の頑丈な材料の記述が、弾力のある（resilient）または跡を付けないような（non-marking）他の伝導性材料または複合伝導性材料からできていてもよいことは認識されるであろう。よって、そのような記述は非限定的である。

任意的に、SAP１００は、少なくとも一つのDUT２０および少なくとも一つのSAP１００を有するマルチチップ・デバイス中に組み込まれてもよい。SAP１００は、電力およびデータのうちの一つまたは複数を基板１１８、たとえば図２２に示されるような回路基板に伝えるためのボンド・ワイヤ１１６をもつ。

図２３を参照すると、任意的に、SAP１００は、「反転された（flipped）」配位で使用可能であってもよい。反転された配位では、WTAP１８、試験ポート１０２および接続点１１０が、ボードのような広がった基板１１８に対向し、隣接して位置される第一の面１３０上にある。その際、試験ポート１０２および接続点１１０は基板１１８上の電気的接触点１２０と接触し、それにより同じ基板１１８上の他の電子コンポーネントと連絡する。図２４を参照するに、任意的に、WTAP１８はDUT２０中に組み込まれてもよい。

再び図２３を参照すると、反転された配位で、試験ポート１０２のタッチパッド１０８は、隣接する基板１１８とはSAP１００の反対側の第二の面１２２上に位置している。「ビア（via）」１２４は、たとえば基板１０４がシリコンならチップを通じて穿孔された孔１２６内に位置されている電子伝導体で、タッチパッド１０８が、基板１１８に隣接する第一の面１３０上に位置する試験ポート１０２の他の部分と電子的に連絡するようにするものである。この構成の利点は、タッチパッド１０８が、試験されるべき電子コンポーネントとしての第一の面１３０上の諸コンポーネントの間に配置されるタッチパッドより著しく大きくてもよく、第二の面１２２の全面でもよいということである。もう一つの利点は、たとえば電力とRF通信の独立したかつ同時の供給のために複数タッチパッド１０８のために、および一つまたは複数の接続点１１０のために、第二の面１２２が利用できるということである。

任意的に、試験ポート１０２のタッチパッド１０８は隣接する基板１１８とはSAP１００の反対側の第二の面１２２上に位置している。第一の面１３０、エッジ面１３４および第二の面１２２をまわって伝導性トレース１３２が位置し、それによりタッチパッド１０８が基板１１８に隣接する第一の面１３０上に位置する試験ポート１０２の他の部分（図示せず）と電子に連絡するようにする。

図２５を参照すると、送信機１６はTx回路１４４およびアンテナ４６の組み合わせであり、受信機２２はRx回路１４６およびアンテナ４６の組み合わせであり、トランシーバ２４はトランシーバ回路１４８およびアンテナ４６の組み合わせである。図２６を参照すると、アンテナ４６および受信機２２は同じ基板４４にマウントされてもよい。図２７を参照すると、WTAP１８は任意的に、電子的に接触可能な試験ポートとしてのタッチパッド１０８および無線通信１５０のための送信機／受信機２４の両方を含む。WTAP１８は、他の回路にワイヤ１１６によって結線される。図２８を参照すると、WTAP１８および少なくとも一つのDUT２０は、同じ基板４４と電気的接触するよう結線されるとき、電気的連絡がある。それによりDUT２０が試験を受けることができる。電力１５２が基板接触１５４を介して提供される。

図２９を参照すると、プローブ・カード１４０およびSAP１００のそれぞれにおけるトランシーバ２４は双方向の無線通信を可能にする。図３０を参照すると、プローブ１４２を有するプローブ・カード１４０は、SAPのチップが反転された配位にあり、SAP１００が基板４４とたとえばはんだボール１５８によって連絡しているとき、SAP１００と双方向的に連絡していることができる。ビア１５６がSAP１００の面の間の電気的接触を提供する。図３１を参照すると、SAP１００および少なくとも一つのDUT２０が同じ基板４４上にマウントされ、電気的に連絡しているとき、そのようにマウントされた各DUT２０を試験するためにプローブ・カード１４０およびプローブ１４２が使用される。

任意的に、図３２に示されるように、SAP１００およびDUT回路１６０はDUT２０中に集積されることができる。

本発明のいくつかの利点がある。SAP１００を用いて、DUT２０の回路および電子コンポーネントは、WTAP１８を通じた無線通信を確立することによって、タッチパッド１０８におけるプローブ１０６による接触を通じた電気的連絡を確立することによって、あるいはその両方によって試験されることができる。WTAP１８を使って供給できるよりも高いレベルの電力が要求されるとき、そのレベルの電力はタッチパッド１０８を通じて供給されることができる。

SAP１００が反転された配位にあるとき、追加的な利点が加わる。タッチパッド１０８の領域は、修復不可能な害をDUT２０に引き起こすことなく複数回の接触を許容するよう、拡大されることができる。

タッチパッド１０８は、回路の他の構成要素と適合するいかなる耐久性のある材料から製造されることもでき、よってプローブ１０６による複数回の接触ができることを提供する。

電子デバイスと集積回路との間の通信およびそれらの試験の一方または両方のための方法が記載される。無線式の諸方法およびプローブによる電子的接触を使った物理的な諸方法のいずれかまたは両方を使って試験するための備えがなされる。無線式の方法は無線通信ブロック（WCB）およびデバイス・アクセス・ポート（DAP）または試験アクセス・ポート（TAP）を使う。WCBは、プローブと無線式に通信するために使われ、DAPまたはTAPは直接電子デバイスと通信するまたは電子デバイスを試験するために使われる。接触する方法は、電子デバイス上の、その上の集積回路と電子的に連絡している接触パッドと、自動化された試験設備と電子的に連絡しているプローブとの使用に関わる。任意的に、入力命令およびデータを試験信号に変換するために、論理コントローラが使用されることができる。

上記のシステムと並行して、物理的なプローブを使った通信または試験のために、オンデバイスの電子接点が提供される。そのような試験ポートは、電子産業において、電子コンポーネントと通信するまたは電子コンポーネントを試験する、優勢なかつ唯一の普通に使われる方法である。通信または試験はプローブと電子コンポーネントとの間に、「DC結合」または「結線結合」としても知られる物理的、電気的な接触を要求する。たとえば伝導性であるオンチップ構造を介して集積回路を試験する。DC結合された結線リンクをなすために、探針は回路とこれらの試験ポートにおいて接触させられる。

以下の例に示されるように、本発明の装置および方法は実験的に試験されてきた。

〈例１〉RFシミュレーション
アンテナ構造およびトランシーバ回路のパフォーマンスはWTAPの動作に決定的である。これらは広範にモデル化され、シミュレートされてきた。アンテナについては、シミュレーションは四つの異なるシミュレーション・ソフトウェア3Dパッケージの組み合わせを使って実行された。最初の二つのパッケージ、Totem（学術的な環境で開発された）およびAxFDTDは有限差分時間領域（FDTD: Finite Difference Time Domain）法を使う。第三および第四のパッケージは、先進設計システム（ADS: Advanced Design System）およびSonnetであった。これらはモーメント法（MoM: Method-of-Moments）解析を使う。異なるパッケージのそれぞれでのシミュレーションを使って、理論的な観点から、最適なアンテナ幾何学、アンテナ・ピッチ、アンテナ・サイズ、マッチング回路およびアンテナ終端が決定される。無線チップ間通信のための基本的なアンテナ設計モデリングの議論は、たとえば、Sellathamby et al., “Wireless Probe Card”, Southwest Test Workshop, Session 7, 2004およびFloyd et al. “Wireless Interconnection in CMOS IC with Integrated Antennas”, IEEE ISSCC 2000, Paper WA 19.6, Feb. 2000, pp.238に見出すことができる。

〈例２〉スケールされたアンテナ
アンテナについてのコンピュータ・モデルは助けになるものの、IC内の微小環境的な詳細のため、必然的に不完全である。たとえば、多層金属チップを用いた製造性（manufacturability）および歩留まり（yield）を許容するために、CMP金属がサブミクロンのVLSIチップ上に使われる。それはチップ生産を可能にする主たるものであるが、特にチップ外への無線通信をもとうとするときに、電磁的な微小環境に対する重要な影響を作り出す。VLSI中で直接これを製作および実験することは高価で時間がかかるので、チップ上でのアンテナ環境の実験モデルの設計が、アンテナ微小環境に関する未知数に答えるために着想された。いくつかのアンテナ環境が標準的な電子工学材料を使って200倍のチップ・スケールで生産された。これらの結果は、最終的なシリコン設計のための微小環境問題の迅速なテストを許容した。

理論上、アンテナはあらゆるサイズおよび波長にわたってスケールする。すなわち、サイズは波長に直接比例する。したがって、アンテナ長＝１／周波数である。インダクタンスおよびキャパシタンスは線形サイズに直接比例してスケールする。

スケールされたアンテナ試験セットアップについて以下に述べる。ネットワーク・アナライザ（NA: Network Analyzer）HP8702BがRF結合器（Mini CircuitsZEDC-10-2B）に結線された。一定の前方電力を維持するためにNAに参照信号を提供し返すためである。結合器の前方経路（出力）はスケールされた試験対の送信アンテナに接続された。他方の（受信）アンテナ上では、アンテナ対の結合を測定するために測定用オシロスコープが使われた。

図３３は、さまざまなスケールされたアンテナ環境を用いた実験結果の代表的なセット（結合電圧対周波数）を示している。図３３では、CMPが裸の（bare）アンテナ（1X）の結合に対して結合を改善するように見え、一方、接地面（GP: ground plane）が明らかな負の影響をもつことが見て取れる。設計上の課題は、高い結合および幅広い帯域幅を与え、かつ動作周波数が高すぎないアンテナ構造を選ぶことである。動作周波数はCMOSでは限定されている。

データは、微小環境を配慮して1.5GHzの設計周波数が得られることを示した。CMPは重要な影響をもたないように思え、主要な伝導構造は（可能なら）アンテナ領域内に直接位置されるべきではない。

〈例３〉トランシーバ設計
データ転送のために使われるトランシーバ回路は、CADソフトウェア・ツールを用いて設計され、シミュレートされた。JTAGのこの実装のためのシステム要件が10Mボー（M-baud）のスループットを要求していたので、最も現実的で設計リスクが最低の通信方法として振幅変調（AM）が選ばれた。システム要件、GHzの搬送波および低いエラーレートの理由で、AMは主としてその設計および実装の単純さのため、合理的な選択である。より早期のシミュレーションはAM、FMおよび直接デジタル変調技法を含んでいた。

受信チェーンも比較的単純となるよう選ばれた。この場合、周波数同調のない低電力LNAである。これは低電力および低地所予算を与え、同時に、同調された要素の選択を避ける。同調された要素は、アンテナ環境の実験の設計を用いて先に示されたような有害な周波数依存性をもつ。

非常に高い忠実度（低いエラーレート）のデータ伝送を可能にするため、RF搬送波周波数はデータ・レートの大きな倍数に選ばれた。我々の場合、1.5GHzの搬送波が結合、電力消費および通信忠実度の観点から選ばれた。伝送レンジは小さいものの、比較的低周波のCMOS技術の使用によって制約されているので、送信機および受信機の慎重な設計が要求される。復調のために包絡線検出器が使用された。この回路は、面積を節約するため、最低限の数のコンポーネントを用いて設計された。特に注目すべき一つのエリアは、試験環境におけるノイズに対する感受性である。高い搬送波周波数対中程度（比較的）のデータ・レートは、ノイズを妨げるのに大いに役立つ。

アンテナから離れて位置された保護環が含められ、CMP設計規則（金属充填（metal fill））の慎重な検討、Nウェル（N-well）の障壁が物理的レイアウトにおいてトランシーバのまわりに位置された。これは、ノイズによって引き起こされる干渉への感受性を下げ、回路の残りの部分との結合を下げるためになされた。AM技術を使うトランシーバによって占有される面積は、アンテナ自身と同じ程度である。

トランシーバは、重要な半導体製造の130nmの「標準的な」論理CMOSプロセスで次のように：
・技術：CMOS 0.13μm
・金属層の数：８が利用可能、８が使用
・RF設計周波数：1.0〜1.5GHz
・アンテナ・サイズ：120μm×120μm
設計された。

CMOS（130nm技術）チップが製造され、図３４に示されている。この図はDUT（左）およびプローブ（右）の両方ならびにアンテナ（上）を示している。この写真で、プローブICは、図３５のプローブ・カードの中央に示されている無線プローブの一部であるセラミック・ボードにワイヤボンド（右下）されている。

製造されたCMOS回路のパフォーマンス評価の結果が以下のように呈示される。上記のシミュレーション結果が、CMOSチップを使って実験的に検証される。製造後、DUT/プローブICは、標準的なプローブ・ステーション上で、機能する（functioning）RF送信信号について試験された。

５つの独立した送信経路信号TDI、TCK、TMS、DIRIN、*TRSTの動作を示すために、カスタムRF（無接触）プローブが設計され、DUT/プローブ・アンテナに直近して中央に置かれた。RF搬送波を観察するためにRFスペクトル・アナライザがカスタム・プローブと一緒に使用された。

図３６は、送信信号の独立した（並列的な）性質を例証する。試験は、14個のデバイスの試験について100%の歩留まりを示した。これは、基本的なRF送信搬送波の製作（fabrication）が成功したことを示している。各RF信号はその独自の電圧制御発振器（VCO: Voltage Controlled Oscillator）によって、さらにその独自のデータ経路によって制御される。測定された搬送波周波数は1.48GHzで、広がりは100MHz未満だった。これは、先述したアンテナどうしを結合させる同調効果によって要求される狭い周波数に関しては完全に十分である。これらのプローブとDUT（SiP）の間の並列的なRF信号はJTAG信号についての仮想ワイヤになり、よって、無線TAPを提供する。先述したように、これら５つの送信信号はJTAGプローブ信号について使われるものである。DUT上には、５つの対応する受信機がある。

〈例４〉プローブの物理的設計
図３５は、ハイブリッド無線プローブ・カードを示している。図３４に示された無線プローブは標準的なプローブ・カードの中央の開口に置かれる。無線プローブ・カードの周部に見られる標準的なプローブ探針はSiP無線DUTに電力を提供する。

図３５の中央に示されている無線プローブは５つの要素からなる：
１．プローブ・トランシーバＩＣ
２．セラミック遷移（transition）ハイブリッド
３．プローブPCBへのリボン・コネクタをもつPCB
４．背面マウント・ポスト
５．無線プローブ・マウント（上側プローブ・カードPCBリング内にはまる）
これらのすべては、未修正のプローブ・カードの開口ののど（throat）にはまらなければならない。ベンチ試験は標準的なプローバー（prober）上で実行された。面を突き合わせた（face to face）エラーレート試験がカスタムxyzプローブ・ホルダ上で実行された。フランス国カン（Caen）のNXP生産施設の生産フロア上でAgilent 4070テスターを用いてSiP生産試験がElectroglas 4090uプローバー上で実行された。

電気的なパラメータ試験は機能的な障害（functional faults）以外の欠陥を検出できる。たとえば、Iddq試験は、デジタル回路における論理誤りを引き起こすほど深刻ではないいくつかの抵抗性の障害（resistive faults）を検出できる。いくつかの試験は、通常よりも高い高まった静穏電流を検出するために使用できる。試験における標準的な要素はリング発振器である。これは、基本的なゲート遅延を用いて歩留まり問題（yield issues）を見出すために使用できる。無線インターフェース（リング発振器周波数）およびプローバーに接続されたATE（Iddq）の両方によってプロセス・パラメータが観察できるようにするために、長いチェーンのリング発振器がWTAP DUT中に含められた。

ハイブリッド設計では、DUTはさまざまなモードに置かれることができ、SiPは組み立てられる際にIddqについて試験されることができる。すると、規格外れの部品または製造ステップは、追加的なコンポーネントの配置または最終的なパッケージングを拒否するために、留意されることができる。

〈例５〉無線エラーレート試験
システム・データ・エラーレートの完全性（integrity）を試験するために、理想的および非理想的なDUTプローブ配置条件のもとで生のエラーレートを評価するとともに、可能な機械的なオフセットの範囲を見るために試験が実行された。ビット・エラーレート試験が、無線通信リンクのエラーレートを決定するために使われた。送信（デジタル入力）プローブ側では、試験パターンがTektronix CSA 907T試験を用いてセットされた。DUT受信信号（デジタル出力）は相棒のTektronix CSA 907R受信機に接続された。試験に際して、ユニットが10Mボーのデータ・レートという設計目標にマッチするため、クロックレートは、20MHzにセットされた。擬似ランダムなビット・パターンが送信機上で選択された。受信試験セットが同じパターンを観察するためにセットされた。受信レベルは0.4ボルトに落ち着いた。この低電圧はCMOS DUT出力をロードするTektronix試験セットの50オームの終端のためである。DUTの低電力CMOS論理出力は通常、50オームは見ず、よって出力をより低い電圧レベルにロードした。プローブがSiP基板上にマウントされたDUTの上に位置されていたとき、30μmのギャップがDUTとプローブの間にセットされた。

図３７は、エラーレート対縦および横のDUTからプローブへの距離オフセットの関係ならびに10−10のエラーレート等値線を示している。等値線内では、エラーレートは本質的に0であり、外側ではエラーレートは急速に100%まで上昇する。＋Z方向はDUTとプローブとの間により大きな分離をもつ。＋ZX方向はDUTとの重なりを増すようにプローブを動かす。−ZX方向は逆方向にプローブを動かし、DUTとのより少ない重なりを与える。ZY方向はプローブを横に動かし、それによりアンテナどうしがが多少なりとも重なるようにする。図３７では、良好なデータ完全性のための要求される浮動プローブ位置がXまたはY方向に約±50μmであり、Z方向に0から45μmの間であることが見て取れる。

電子コンポーネントに問い合わせする装置の第一の実施形態のブロック図である。 電子コンポーネントに問い合わせする装置の第二の実施形態のブロック図である。 電子コンポーネントに問い合わせする装置の第三の実施形態のブロック図である。 送信機および受信機または双方向送受信機を有する無線通信ブロックの形のインターフェースをもつ、電子コンポーネントに問い合わせするための装置のブロック図である。 複数の送信機および受信機または双方向送受信機の組み合わせを有する無線通信ブロックの形のインターフェースをもつ、電子コンポーネントに問い合わせするための装置のブロック図である。 論理コントローラを有する、電子コンポーネントに問い合わせするための装置のブロック図である。 ランダムな命令／データの生成のための線形フィードバック・シフト・レジスタを有する、電子コンポーネントを生成するための装置のブロック図である。 試験プローブにデータを送り返す必要なしに、自分で試験対象デバイスからの出力をチェックする能力を有する、電子コンポーネントに問い合わせするための装置のブロック図である。 試験対象デバイスに加えられることのできる試験ベクトルを記憶するためのメモリ回路を有する、電子コンポーネントに問い合わせするための装置のブロック図である。 入力試験ベクトルを記憶するメモリ回路および試験対象デバイスからの期待される結果を記憶するもう一つのメモリ・チップを有する、電子コンポーネントに問い合わせするための装置のブロック図である。 アナログ‐デジタル（A/D）変換器およびデジタル‐アナログ（D/A）変換器ならびに線形フィードバック・シフト・レジスタまたは入力および出力を記憶するためのメモリ回路を有する、アナログおよび混合信号デバイスを試験するために電子コンポーネントに問い合わせするための装置のブロック図である。 一つの無線通信ブロックおよび一つの試験アクセス・ポートを有する、マッピングのために好適な電子コンポーネントに問い合わせする装置のブロック図である。 複数の試験対象デバイスを並列に試験するために、あるいは冗長性を加えるために好適な、単一の無線通信ブロックおよび複数の試験アクセス・ポートを有する、電子コンポーネントに問い合わせするためのより複雑な装置のブロック図である。 複数の試験プローブに並列にデータを送信するための、複数の無線通信ブロックおよび単一の試験アクセス・ポートを有する、電子コンポーネントに問い合わせするための一層複雑な装置のブロック図である。 複数の無線通信ブロックおよび複数の試験アクセス・ポートを有する、電子コンポーネントに問い合わせするための一層複雑な装置のブロック図である。 単一の試験対象デバイスと通信するよう設計された、電子コンポーネントに問い合わせするための装置のブロック図である。 任意の所与の時点においてどの試験対象デバイスが無線試験ポートと通信しているかを制御するためのマルチプレクサを有する、複数の試験対象デバイスと通信するよう設計された、電子コンポーネントに問い合わせするための装置のブロック図である。 直列に連鎖されたいくつかの試験対象デバイスと通信する、電子コンポーネントに問い合わせするための装置のブロック図である。 チップ、ボード、基板またはライザー・カードといった同じ基板上に集積された送信機、受信機および送受信機回路を有する、電子コンポーネントに問い合わせするための装置のブロック図である。 チップ、ボード、基板またはライザー・カードといった独立した複数の基板上に構築された送信機、受信機および送受信機回路を有する、電子コンポーネントに問い合わせするための装置のブロック図である。 チップ、ボード、基板またはライザー・カードといった複数の別個の基板上に構築された、相異なる別個のインダクタ／キャパシタ・プレート／アンテナを有する、電子コンポーネントに問い合わせするための装置のブロック図である。 プロセスされているがダイスされていない半導体ウェーハ上の試験対象の電子コンポーネント・デバイスに問い合わせするための装置のブロック図である。 DUT中に集積された電子コンポーネントに問い合わせするための装置のブロック図である。 DUTのコンポーネントとしての電子コンポーネントに問い合わせするための装置のブロック図である。 マウントされたDUT反転チップのコンポーネントとしての電子コンポーネントに問い合わせするための装置のブロック図である。 DUT中に集積されたWTAPをもって電子コンポーネントに問い合わせするための装置を示す図である。 それぞれ送信機およびアンテナ、受信機およびアンテナならびに送受信機およびアンテナをもつチップをもって電子コンポーネントに問い合わせするための装置を示す図である。 同じ基板にマウントされたアンテナおよび無線RX2をもつ、電子コンポーネントに問い合わせするための装置を示す図である。 電子的に接触可能な試験ポートおよび送信機RX2を有する電子コンポーネントに問い合わせするための装置を示す図である。 基板と電気的に接触するよう結線され、該結線を通じて二つの試験対象デバイスと通信する、図２７に示される電子コンポーネントに問い合わせするための装置の概略図である。 双方向無線通信するプローブ・カードおよびSAPをもつ、電子コンポーネントに問い合わせするための装置を示す図である。 SAPである反転配位のチップと双方向通信するプローブを有するプローブ・カードをもつ、電子コンポーネントに問い合わせするための装置を示す図である。 SAPと同じ基板にマウントされた二つの試験対象デバイスを試験するために使われる、図３０に示されたプローブ・カード、プローブおよびSAPをもって、電子コンポーネントに問い合わせするための装置を示す図である。 試験対象デバイス中に集積されたSAPをもって電子コンポーネントに問い合わせするための装置を示す図である。 電子コンポーネントに問い合わせするための装置についての、さまざまなスケールされたアンテナ環境での実験結果の代表的なセット（結合電圧対周波数）を示す図である。 DUT（左）とプローブ（右）の両方および電子コンポーネントに問い合わせするための装置のためのアンテナ（上）を示す図である。ここで、プローブICは非接触プローブの一部であるセラミック・ボードにワイヤボンドされている（右下）。 非接触プローブ・カードをもって電子コンポーネントに問い合わせするためのハイブリッド装置を示す図である。非接触プローブは標準的なプローブ・カードの中央の開口中に位置される。非接触プローブ・カードの周部に見られる標準的な探針は、SiP非接触DUTに電力を提供する。 電子コンポーネントに問い合わせするための装置の一つの試験の結果を示し、送信信号の独立した（並列的な）性質を例証する図である。 電子コンポーネントに問い合わせするための装置の誤りレート対縦および横のDUTからプローブへの整列オフセットを示す図である。 電子コンポーネントに問い合わせするための装置のブロック図であって、WTAPおよびDUTに外部的に加えられる電力を示している図である。 電子コンポーネントに問い合わせするための装置のブロック図であって、電力がWTAPに外部的に加えられ、WTAPがDUTへの電力を供給および制御することを示している図である。 電子コンポーネントに問い合わせするための装置のブロック図であって、基板に外部的に加えられる電力を示している図である。 基板上にマウントされたSAPデバイスをもって電子コンポーネントに問い合わせするための装置を示す図である。 集積回路内に集積されたSAPデバイスをもって電子コンポーネントに問い合わせするための装置を示す図である。

Claims (17)

1. 電子コンポーネント（２０）に問い合わせする方法であって：
   前記電子コンポーネント（２０）の試験において問い合わせデバイス（４８／５０または１０６）がコンジットとして使うためのインターフェース（１０または１０８）をもつボディ（１８または１０２）を設け、該ボディは前記電子コンポーネントとは別個でかつ相異なるものであり；
   前記問い合わせデバイス（４８／５０または１０６）が前記電子コンポーネント（２０）に物理的に接触することなく、前記ボディ（１８または１０２）のインターフェース（１０または１０８）を介して、前記電子コンポーネント（２０）への複数回の離散的問い合わせを実行することを含む、
   方法。
2. 電子コンポーネント（２０）に問い合わせする装置であって：
   問い合わせデバイス（４８／５０または１０６）が前記電子コンポーネント（２０）に物理的に接触することなく前記電子コンポーネント（２０）への複数回の離散的な問い合わせを信頼できる形で実行する際に、該問い合わせデバイス（４８／５０または１０６）がコンジットとして使うためのインターフェース（１０、２４または１０８、１５４）をもつボディ（１８または１０２）を有し、該ボディは前記電子コンポーネントとは別個でかつ相異なるものである、
   装置。
3. 前記インターフェース（１０）が送信機（１６）、受信機（２２）またはトランシーバ（２４）のうちの少なくとも一つを含む、請求項２記載の装置。
4. 前記インターフェースが別個の送信器回路（１６）および別個の受信機回路（２２）を有する少なくとも一つのトランシーバ（２４）を含む、請求項３記載の装置。
5. 前記問い合わせデバイス（４８／５０または１０６）と前記インターフェース（１０、２４または１０８、１５４）が、無線通信する（４８から２２および５５から１６）、物理的接触を通じて通信する（１０６から１０８）またはその両方である、請求項２記載の装置。
6. 無線通信が容量性結合、誘導性結合または電磁波のうちの一つを含む、請求項５記載の装置。
7. 前記ボディが、命令を前記電子コンポーネントに加えられるべき制御信号、通信信号またはその両方に変換するための論理回路（２８）を有する、請求項２記載の装置。
8. 前記ボディがパターン発生器（３０）を有する、請求項２記載の装置。
9. 前記ボディが前記電子コンポーネントの出力を検証するための出力検証回路（３２、３４、３６、３８）を有する、請求項２記載の装置。
10. 前記ボディがアナログ‐デジタル変換器（４０）またはデジタル‐アナログ変換器（４２）のうちの少なくとも一つを有する、請求項２記載の装置。
11. 前記ボディ（１８）が、二つ以上の電子コンポーネント（２０）と通信するために二つ以上のアクセス・ポート（１２）をもつインターフェース（１０）を有する、請求項２記載の装置。
12. 前記ボディ（１８）が、前記二つ以上の電子コンポーネントが、並列に、または逐次に、または個々にのうちの少なくとも一つで問い合わせされることを可能にする、請求項１１記載の装置。
13. 前記ボディ（１８）が、問い合わせデバイスが前記電子コンポーネント（２０）のためのアクセス・ポート（１２）と通信するのに介するインターフェース（１０）を二つ以上有する、請求項２記載の方法。
14. 前記インターフェースが、送信機（１６）および受信機（２２）を有する無線通信ブロック（１０）を有する、請求項２記載の装置。
15. 前記インターフェースが、データおよび電力を受信するよう適応された有線入力（１０８または１５４）である、請求項２記載の装置。
16. 前記有線入力が接触パッド（１０８）である、請求項１５記載の装置。
17. 前記有線入力が複数回接触パネル（１５４）である、請求項１６記載の装置。

Images