JP2009502038A - システム・イン・パッケージの製造方法 - Google Patents

Abstract

システム・イン・パッケージ(10)は、各ダイ（30）がシステム・イン・パッケージ(10)の基板にマウントされた後にテストするための、好ましくは無線のテストコントローラ(20)を有し、不良のダイは、次のダイ（30）が基板(15)にマウントされる前に修理される。このように、システム・イン・パッケージ(10)をその製造工程の中間段階で試験できるので、全てのダイ（30）が１つのパッケージに封入される前に正しく機能することを確認できる。従って、既知の製造方法と比較して、歩留まりが改善されたシステム・イン・パッケージ(10)の製造方法が得られる。

Description

本発明は、（シリコン）システム・イン・パッケージの製造方法に関するものである。

半導体の市場および技術の進歩のために、新規な半導体製品は定期的に市場に現れる。商業的関心を得ているこのような製品の一例は、複数の個別の半導体ダイ、例えば集積回路（ＩＣ）を（受動的な）基板にマウントし、単一のパッケージに封入する、いわゆるシステム・イン・パッケージ（ＳｉＰ）である。従って、例えば、ＰＣＢ上のさまざまな異なるダイが容易に認識可能でアクセス可能なプリント基板（ＰＣＢ）と対照的に、単一デバイスの見た目を有するデバイスが得られる。

一般的に、いかなる半導体製品も市場に出す前に試験を必要とする。いくつかの標準化された試験方法が存在し、例えば、最近、システム・オン・チップ（ＳＯＣ）を試験する標準規格、即ちＩＥＥＥ１５００標準規格が合意され、この試験標準規格は、個別のシステム、すなわち個別のコアを、ボード上の他のシステム（ＩＣ）と独立にまたは関連して試験することを容易にする。同様に、ＩＥＥＥ１１４９．１標準規格（バウンダリスキャンテスト）は、当初意図されたように、ＰＣＢ上の個別のＩＣの相互接続の試験を容易にする。さらに、ＩＥＥＥ１１４９．１は、ＩＣの相互接続を個別に試験するためにも、テストデータを、ＩＥＥＥ１１４９．１バウンダリスキャンチェーンを用いてＩＣの内部スキャンチェーンに入力するためにも使用されている。

特許文献１は、ウェハ上の複数の半導体デバイスの試験方法を開示している。半導体デバイスは、半導体デバイスの無線試験のために、それぞれのトランシーバと導電結合される。これにより、デバイスと物理的に接触する必要がなくなるので、接触によって半導体デバイスの接点が損傷されるリスクが回避される。
米国特許出願公開第2004/0075453号明細書

これらの従来技術の方法は全て、デバイスが所定のパラメータ内で動作するか否かを評価するために、完成したデバイスを試験することに集中している。残念なことに、このような試験はＳｉＰにはあまり役に立たない。一般的に、ＳｉＰの製造工程の歩留まりは、シングルダイ製造プロセス（例えば、ＳｏＣ製造）の歩留まりより低く、一旦ＳｉＰの多数のダイが１つのパッケージに集積されると、試験中に検出された不良を修正するためのＳｉＰの修理は困難である。従って、不良部分を有するＳｉＰは通常廃棄されるので、良品と判定されたＳｉＰの価格に悪影響を及ぼす。なぜなら、製造プロセスの比較的低い歩留まりが試験段階を合格したデバイスの価格をつり上げるためである。

本発明は、システム・イン・パッケージの製造プロセスの歩留まりを改善することを目的とする。

本発明の一態様によれば、システム・イン・パッケージの製造方法であって、前記基板にテストコントローラをマウントし、前記基板に、前記テストコントローラに導電結合された第１のダイをマウントし、前記テストコントローラに複数のテスト信号を供給し、前記テスト信号の少なくとも一部を、前記テストコントローラと前記第１のダイとの間で伝達することによって前記第１のダイを試験し、前記基板に、前記テストコントローラに導電結合された第２のダイをマウントし、前記テストコントローラに第１の更なる複数のテスト信号を供給し、前記第１の更なる複数のテスト信号の少なくとも一部を、前記テストコントローラと前記第２のダイとの間で伝達することによって前記第２のダイを試験する、ことを特徴とする方法が提供される。

ＳｉＰの各ダイを個別に試験することによって、好ましくは次のダイが基板にマウントされる前に、そのダイの欠陥、またはそのダイと基板との接続における欠陥を、各種ダイを単一のパッケージにパッケージングする前に修正でき、それゆえ製造プロセスの歩留まりの向上を容易にする。重要なことに、中間の試験工程が、低い歩留まりを有する特定の製造ステップによって示される製造プロセス自体における欠陥に関する情報を提供する、すなわち、中間のテストは、その製造プロセスをどのように改善できるかに関する直接的な情報を提供する。ＳｉＰアセンブリの完了後に試験をする場合、この情報を容易に収集することはできない。

この方法は、有利なことに、第１のダイが試験に不合格であった場合、第１のダイを修理するステップと、テストコントローラに修理された第１のダイを再試験するための複数のテスト信号を供給するステップとをさらに具える。一般的に、この修理ステップは、最初のマウントを修理するために、第１のダイを交換するおよび／または基板に再はんだ付けする。

有利な実施例では、この方法は、第２のダイと連動して第１のダイを試験するために、第２の更なる複数のテスト信号をテストコントローラに供給するステップを更に含む。これにより、第１のダイと第２のダイとの間の相互作用および／または相互接続を試験することが可能となる。

好ましくは、テストコントローラは無線のテストコントローラであり、本発明の方法における多数の試験工程によりＳｉＰの物理的接点が損傷するリスクの増大を回避するために、テスト信号は無線でテストコントローラに供給する。外部テスト装置とテストコントローラとの間の、そして、テストコントローラとダイとの間の通信は、認められた標準規格（例えばＩＥＥＥ１１４９．１またはＩＥＥＥ１５００）に準拠することができ、その場合、テストコントローラは、この標準規格で決められたような、有線あるいは無線のＴＡＰコントローラとすることができる。様々なダイは、個別の導電経路を介してテストコントローラに結合することが好ましい。これは、製造プロセス中、新たにマウントされたダイのテストコントローラとの接続を単純化する。

ＩＣの無線テスト自体は知られていることが指摘される。例えば、欧州特許EP1189070はＩＣを無線で試験するための装置を開示し、Eberle等はこの主題について多くの論文、例えば、Proc. 22nd IEEE VLSI Test Symposium (VTS 2004)を公開している。しかし、これらの従来技術は全て、製造工程の完了後にＩＣの試験をすることを目的とし、このような技術をマルチダイ構成の製造プロセスを改善するために適用することができることは提案も示唆もしていないため、本発明が従来技術と比較して新規性および進歩性を有することを示している。

以下、本発明を、添付図面を参照しながら実施例について詳細に説明するが、本発明はこれらの実施例に限定されない。

図面が単に概略図であり、一定の比率で描かれていないと理解されたい。また、図面全体にわたって、同一の参照符号が同一あるいは類似の部品を示すために用いられていると理解されたい。

図１は、シリコンベースのシステム・イン・パッケージ（ＳｉＰ）10を概略的に示す。ＳｉＰ10は受動基板15を有し、この受動基板15は、導電トラック40（例えば金属層、ビア、およびそれらの組合せ）を介して相互接続される多数の個別のダイ30を担持する。ダイ30は、例えば、デジタルＩＣ、混合信号ＩＣ、メモリ、ＲＦトランシーバなどの任意の組合せとすることができる。ＳｉＰ10はテストコントローラ20をさらに具える。本発明によれば、後述するように、テストコントローラ20は、ＳｉＰ10の製造中に用いられる。

図２は、ＳｉＰ10の製造方法の一実施例を示す。製造プロセスの開始ステップ210で、基板15が設けられる。次のステップ220で、基板が既知の基板試験方法を用いて試験される。次のステップ230で、テストコントローラ20が基板にマウントされ、次のステップ240で、テストコントローラ20が試験される。この試験は、外部ソースから試験刺激をテストコントローラに受けさせ、試験結果を外部ソース（例えば、自動試験装置）で収集することによって実行できる。これらのテスト信号（すなわち、試験刺激および試験結果）は、無線あるいは有線接続を介して伝達することができる。代案として、テストコントローラはビルトインセルフテスト（ＢＩＳＴ）エンジンを具えることができ、その場合には、試験刺激はテストコントローラ20内部の（専用の）オンボード・メモリに格納される。試験結果がテストコントローラ20の試験不合格を示す場合、試験結果は不良箇所を見つけるために分析ステップ242で更に分析され、その後、ステップ244で、テストコントローラ20は修理される。修理後、ステップ240が、テストコントローラ20が正常機能することを確認するために繰り返される。

次のステップ250で、第１のダイ30が基板15にマウントされ、テストコントローラ20に導電結合され、その後、ステップ260で、第１のダイ30がテストコントローラ20によって試験される。好適実施例では、ステップ260で、テストコントローラ20に、第１のダイ30を試験するために複数のテスト信号を無線で送信する。但し、テスト信号は、有線接続を介してテストコントローラ20に供給することもできることが強調される。一般的に、複数のテスト信号は、テストコントローラ20のための試験命令、例えば、ＩＥＥＥ１１４９．１および／またはＩＥＥＥ１５００標準規格に準拠した試験命令を具え、この場合、テストコントローラは、このような標準規格に準拠したテストアクセスポートコントローラとして実現される。一般的に、複数のテスト信号は、第１のダイ30を試験するための試験刺激、例えばデジタルＩＣ30のスキャンチェーンにスキャンされるテストベクトルも具える。

試験結果の評価が、第１のダイ30がその試験に合格しなかったことを示す場合、ステップ262で、第１のダイ30は分析される。分析は任意の既知の分析技術ですることができる。次に、ステップ264で、第１のダイ30は修理され、その後、試験ステップ260が修理された第１のダイ30のために繰り返される。他の修理も可能であるが、ダイ30の修理は、一般的に、ダイ30を再マウントするステップを含むことが強調される。

ダイ30を基板15にマウントするステップ250が首尾よく完了したことが確認された後、ステップ270で、次のダイ30が基板15にマウントされ、テストコントローラ20に導電結合される。第１のダイ30および次のダイ30は、別々の導電経路を介してテストコントローラ20に結合することができる。この実施例では、様々なダイ30がテスト信号経路を共有することが最小限にされ、このことは、信号路の１つの不良が一般に１つのダイ30に影響を及ぼすだけであるという点で有利であり、全ての下流のダイ30がこのような不良に影響を受けるデイジーチェーン・ベースの試験アーキテクチャとは対照的である。

直前にマウントされたダイ30を試験するステップ280において、テストコントローラ20に、テストコントローラ20用の試験命令および被験ダイ用のテストデータを一般的に含む更なる複数のテスト信号が供給される。ダイ30が試験に不合格の場合、ダイ30は、ステップ282で分析され、ステップ284で修理され、その後、再び試験される。ｎ個のダイ全て（ｎは自然数）が基板15にマウントされ、テストコントローラ20によって制御される試験に合格するまで、このプロセスが繰り返され、その後、パッケージの封止のような、この方法の最終ステップを実行することができる。

本発明はダイ30を個別に試験する方法に限定されないと理解されたい。例えば、本発明の方法は、第２のダイ30と連動して第１のダイ30を試験するための第２の更なる複数のテスト信号をテストコントローラに供給するステップを具えることができ、前記第１および第２のダイ30間の相互作用がエラーフリーであることを確認することができる。最終試験は、基板15とテストコントローラ20とダイ30の集合体をパッケージングする前に実行するのが好ましく、最終試験では、システム・オン・チップ試験向けのＩＥＥＥ１５００標準規格に準拠して、全てのダイ30を試験することが好ましい。このような最終試験は、例えば、ダイ間の相互作用におけるエラーを明らかにし、これらのエラーは集合体のパッケージング前に修理することができる。

図３は、本発明の方法で用いられるテストコントローラ20の好適実施例を示す。テストコントローラ20は、（デ）モジュレータ320（例えばモデム）に結合された高周波（ＲＦ）トランシーバ310を具え、（デ）モジュレータ320は、マルチプレクサ（ＭＵＸ）322を介してテストアクセスポート（ＴＡＰ）コントローラ330に結合される。ＭＵＸ322は制御信号326によって制御され、この制御信号326は、有線のテスト入力端340と無線チャネルとの間の切り替えのために、有線接続を介してＭＵＸ322に供給される試験選択信号とすることができる。ＴＡＰコントローラ330は、テスト信号を試験中のダイ30に伝えるためのＩ／Ｏチャネル332、例えばテストバス、スキャンチェーンまたはそれらの組合せを有するとともに、デマルチプレクサ（ＤＥＭＵＸ）324に結合された他の出力端を有する。デマルチプレクサ324は、制御信号326に応答し、制御信号326の状態に応じて、試験中のダイから試験結果を、（デ）モジュレータ320およびトランシーバ310を介して、または、有線接続350を介して出力する。ＭＵＸ322およびＤＥＭＵＸ324の追加は任意であることが強調される。無線アクセスのみ、または有線のみの機構の場合、明らかにテスト信号源選択手段は必要なく、この場合、ＭＵＸ322、ＤＥＭＵＸ324および制御信号線326は省略できる。

高周波トランシーバ310は、既知技術を使用して設計される。一般的に、高周波トランシーバ310の消費電力は、その通信のデータレートおよび電力レベルによって最適化される。高周波トランシーバ310は、多数のＳｉＰを並列に試験する、例えばトランシーバ310が多数のＴＡＰコントローラ330に接続された構成で試験することを容易にするために、マルチチャネルおよび周波数ホッピング・アプリケーション用に設計されることが好ましい。一般的に、トランシーバ310は、ＳｉＰ10を試験する際に使用される試験クロック信号を回復するための内部位相ロックループを具える。試験クロック信号および他のテスト信号は、このようなテストデータを無線伝送するために備えられた自動テスト装置によってトランシーバ310に供給されることが一般的であるが必然的ではない。

好適実施例では、ＴＡＰコントローラ330と試験中のダイ30との間のデータ通信はＩＥＥＥ１１４９．１のバウンダリスキャン試験標準規格（ジョイント・テスト・アクション・グループ（ＪＴＡＧ）標準規格としても知られている）に準拠して実行される。ＴＡＰコントローラ330は、ＩＥＥＥ１１４９．１標準規格のＴＡＰコントローラとして実現される。このようなＴＡＰコントローラは当業者に既知であるので詳細には述べない。さらに、このようなＴＡＰコントローラの詳細な説明は、ＩＥＥＥ１１４９．１標準規格の文書に見ることができる。ＪＴＡＧ信号、例えばテストリセット（ＴＲＳＴ）、テストクロック（ＴＣＫ）、テストデータイン（ＴＤＩ）およびテストモードセレクト（ＴＭＳ）は、テストコントローラ20のトランシーバ310に無線で供給され、モジュレータ320は、ＳｉＰ10内部で使用される信号を、ＴＡＰコントローラ330の制御下でダウンコンバートする。ＴＡＰコントローラ330はテストデータアウト（ＴＤＯ）信号（例えば、試験中のダイからの試験結果）を出力するように構成され、この信号は、トランシーバ310によって自動試験装置（図示せず）に伝送するために、（デ）モジュレータ320によってアップコンバートされる。

上述の実施例は例示であり、本発明を限定するものではなく、当業者は添付の特許請求の範囲の範囲を逸脱することなく多くの代替実施例を設計可能であるということに留意する必要がある。「具えている」という単語は、請求項で述べていない要素またはステップの存在を除外するものではない。単数形で述べる要素は複数の要素を除外するものではない。本発明は、異なる要素を具えるハードウェアによって実現することができる。いくつかの手段を列挙している装置請求項において、これらの手段のいくつかは、ハードウェアの同一の要素によって具現化できる。特定の手段が相互に異なる従属請求項に引用されているが、このことは、これらの手段の組合せが有利に使用できないことを示すものではない。

システム・イン・パッケージの概略図である。 本発明のシステム・イン・パッケージの製造方法の一実施例を示す。 本発明の方法において使用する無線テストコントローラの一実施例を示す。

Claims (8)

1. システム・イン・パッケージの製造方法であって、
   基板を設け、
   前記基板にテストコントローラをマウントし、
   前記基板に、前記テストコントローラに導電結合された第１のダイをマウントし、
   前記テストコントローラに複数のテスト信号を供給し、前記テスト信号の少なくとも一部を前記テストコントローラと前記第１のダイとの間で伝達することによって前記第１のダイを試験し、
   前記基板に、前記テストコントローラに導電結合された第２のダイをマウントし、
   前記テストコントローラに第１の更なる複数のテスト信号を供給し、
   前記第１の更なる複数のテスト信号の少なくとも一部を、前記テストコントローラと前記第２のダイとの間で伝達することによって前記第２のダイを試験する、
   ことを特徴とする方法。
2. 前記テストコントローラに前記複数のテスト信号および前記第１の更なる複数のテスト信号を供給するステップは、無線で実行されることを特徴とする請求項１に記載の製造方法。
3. 前記第１のダイが前記試験に不合格であった場合、前記第１のダイを修理し、前記修理された第１のダイを再試験するために、前記テストコントローラに前記複数のテスト信号を供給するステップをさらに具えることを特徴とする請求項１または２に記載の製造方法。
4. 前記テストコントローラに、前記第２のダイと連動して前記第１のダイを試験するための第２の更なる複数のテスト信号を供給するステップをさらに具えることを特徴とする請求項１または２に記載の製造方法。
5. 前記テストコントローラと前記第１のダイおよび／または前記第２のダイとの間で前記テスト信号を伝達するステップは、ＩＥＥＥ１１４９．１標準規格に準拠することを特徴とする請求項１または２に記載の製造方法。
6. 前記テストコントローラと前記第１のダイおよび／または前記第２のダイとの間で前記テスト信号を伝達するステップは、ＩＥＥＥ１１５０標準規格に準拠することを特徴とする請求項１または２に記載の製造方法。
7. 前記第１のダイを前記基板にマウントする前に、前記テストコントローラを試験するステップをさらに具えることを特徴とする請求項１または２に記載の製造方法。
8. 前記第１のダイおよび前記第２のダイが、別々の導電経路を介して前記テストコントローラにそれぞれ導電結合されることを特徴とする請求項１または２に記載の製造方法。

Images