JP4921304B2 - プローブカード及びこれを用いた半導体ウエハの検査装置 - Google Patents
プローブカード及びこれを用いた半導体ウエハの検査装置 Download PDFInfo
- Publication number
- JP4921304B2 JP4921304B2 JP2007254570A JP2007254570A JP4921304B2 JP 4921304 B2 JP4921304 B2 JP 4921304B2 JP 2007254570 A JP2007254570 A JP 2007254570A JP 2007254570 A JP2007254570 A JP 2007254570A JP 4921304 B2 JP4921304 B2 JP 4921304B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive terminal
- semiconductor wafer
- circuit
- signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/3025—Wireless interface with the DUT
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
半導体ウエハとの間で信号を送受信し、かつ、前記半導体ウエハから受信した信号を半導体ウエハ検査用のテスタに送るために用いられるプローブカードであって、
前記プローブカードは、第1導電性端子と送受信回路とを備えており、
前記半導体ウエハは、第2導電性端子を備えており、
前記第1導電性端子は、第2導電性端子と対向し、かつ、離間させられており、
前記第1導電性端子と、前記第2導電性端子とは、容量性結合又は誘導性結合を構成することにより、両者間で信号の授受を行うことができる構成となっており、
前記送受信回路は、前記容量性結合又は誘導性結合を介して前記半導体ウエハから受信した信号を復元又は整形して、前記テスタに送る構成となっている
ことを特徴とするプローブカード。
前記第1導電性端子及び前記第2導電性端子が、共に導電層パターンにより構成されており、
前記第1導電性端子と前記第2導電性端子とは、対向することにより、容量性結合を構成している
ことを特徴とする項目1に記載のプローブカード。
前記第1導電性端子及び前記第2導電性端子が、共にコイルにより構成されており、
前記第1導電性端子と前記第2導電性端子とは、対向することにより、誘導性結合を構成している
ことを特徴とする項目1に記載のプローブカード。
さらに、半導体チップとインターポーザとを備えており、
前記送受信回路は、前記半導体チップの中に組み込まれており、
前記半導体チップと前記第1導電性端子とは、いずれも、前記インターポーザの表面にそれぞれ配置されており、
かつ、前記半導体チップと前記第1導電性端子とは、前記インターポーザによって電気的に接続されている
ことを特徴とする項目1〜3のいずれか1項に記載のプローブカード。
前記インターポーザは、第1面と、この第1面とは実質的に反対側に形成された第2面とを備えており、
前記第1導電性端子は、前記第1面に配置されており、
前記半導体チップは、前記第2面に配置されている
ことを特徴とする項目4に記載のプローブカード。
前記送受信回路は、データ圧縮部を備えており、
前記データ圧縮部は、前記半導体ウエハから受け取った信号に基づく検査データを圧縮する処理を行うものである
ことを特徴とする項目1〜5のいずれか1項に記載のプローブカード。
前記半導体チップは、複数の送受信回路を備えており、
さらに、各送受信回路は、不良検出用回路ブロックと、置き換え機能回路ブロックとを備えており、
前記不良検出用回路ブロックは、初期不良あるいは経年変化による、前記送受信回路の不良を検出する構成となっており、
前記置き換え機能回路ブロックは、不良が検出された送受信回路を、他の送受信回路により置き換える構成となっている
ことを特徴とする項目1〜6のいずれか1項に記載のプローブカード。
項目1〜7のいずれか1項に記載のプローブカードにより検査される半導体ウエハであって、
さらにオープンドレイン出力バッファ又はオープンコレクタ出力バッファを有しており、
前記オープンドレイン出力バッファ又はオープンコレクタ出力バッファの出力側は、終端抵抗を介して電源線に接続されている
ことを特徴とする半導体ウエハ。
項目1〜7のいずれか1項に記載のプローブカードにより検査される半導体ウエハであって、
さらに入力バッファを備えており、
前記入力バッファは、プリチャージ回路と、モニタ回路と、送信回路と、入力バッファ本体とを備えており、
前記プリチャージ回路は、前記入力バッファ本体に入力電圧をプリチャージする構成となっており、
前記モニタ回路は、プリチャージされた前記入力電圧の変化をモニタする構成となっており、
前記送信回路は、前記モニタ回路によるモニタの結果を前記プローブカードに送信する構成となっている
ことを特徴とする半導体ウエハ。
項目1〜7のいずれか1項に記載のプローブカードを用いて前記半導体ウエハを検査する装置であって、
前記第1導電性端子と前記第2導電性端子とは、容量性結合を構成しており、
前記第1導電性端子及び前記第2導電性端子の一方から他方へ送信される信号の電圧振幅は、前記他方における受信回路の耐圧よりも大きいものに設定されている
ことを特徴とする検査装置。
項目1〜7のいずれか1項に記載のプローブカードを用いて前記半導体ウエハを検査する装置であって、
前記第1導電性端子と前記第2導電性端子とは、容量性結合を構成しており、
対向する前記第1導電性端子と前記第2導電性端子との間における、柱状の空間には、物質が配置されており、
前記物質の比誘電率は、前記柱状の空間に隣接する空間における比誘電率よりも高いものとなっている
ことを特徴とする検査装置。
項目1〜7のいずれか1項に記載のプローブカードにより検査される半導体ウエハであって、
前記第1導電性端子と前記第2導電性端子とは、容量性結合を構成しており、
さらに、前記半導体ウエハは、制御回路を備えており、
前記制御回路は、抵抗素子と、制御用スイッチと、信号受信検出回路とを備えており、
前記抵抗素子は、前記第2導電性端子と基準電圧との間に接続されており、
前記スイッチは、前記抵抗素子と並列に、前記第2導電性端子と前記基準電圧との間に接続されており、
前記信号受信検出回路は、前記第2導電性端子が信号を受信したことを検出して、前記スイッチを一時的にオンにする構成となっている
ことを特徴とする半導体ウエハ。
項目1〜7のいずれか1項に記載のプローブカードであって、
前記第1導電性端子と前記第2導電性端子とは、容量性結合を構成しており、
さらに、前記プローブカードにおける前記送受信回路は、制御回路を備えており、
前記制御回路は、抵抗素子と、制御用スイッチと、信号受信検出回路とを備えており、
前記抵抗素子は、前記第1導電性端子と基準電圧との間に接続されており、
前記スイッチは、前記抵抗素子と並列に、前記第1導電性端子と前記基準電圧との間に接続されており、
前記信号受信検出回路は、前記第1導電性端子が信号を受信したことを検出して、前記スイッチを一時的にオンにする構成となっている
ことを特徴とする半導体ウエハ。
項目1〜7のいずれか1項に記載のプローブカードを用いて前記半導体ウエハを検査する装置であって、
前記第1導電性端子と前記第2導電性端子とは、誘導性結合を構成しており、
対向する前記第1導電性端子と前記第2導電性端子との間における、柱状の空間には、物質が配置されており、
前記物質の比透磁率は、前記柱状の空間に隣接する空間における比透磁率よりも高いものとなっている
ことを特徴とする検査装置。
項目1に記載のプローブカードであって、
前記第1導電性端子は、コイルにより構成されており、
前記第2導電性端子は、コイル又は導電性パターンにより構成されており、
前記第1導電性端子と前記第2導電性端子とは、対向することにより、誘導性結合又は容量性結合を構成しており、
前記送受信回路は、さらに、誘導性結合受信回路ブロックと、容量性結合受信回路ブロックと、切り替えスイッチとを備えており、
前記誘導性結合受信回路ブロックは、前記第1導電性端子と前記第2導電性端子との間における誘導性結合により伝送された信号の受信を行う構成となっており、
前記容量性結合受信回路ブロックは、前記第1導電性端子と前記第2導電性端子との間における容量性結合により伝送された信号の受信を行う構成となっており、
前記切り替えスイッチは、前記第1導電性端子により受信された信号を受信するブロックを、前記誘導性結合受信回路ブロックと、前記容量性結合受信回路ブロックとの間で切り替える構成となっている
ことを特徴とするプローブカード。
本実施形態に係る検査装置1は、半導体ウエハ2を検査するために用いられる装置である。この検査装置1は、プローブカード11とテスタ12とを備えている。
つぎに、第1実施形態に係る検査装置の動作を説明する。
次に、本発明の第2実施形態にかかる検査装置を、図3を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
次に、本発明の第3実施形態にかかる検査装置を、図4を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
次に、本発明の第4実施形態にかかる検査装置を、図5及び図6を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
次に、本発明の第5実施形態にかかる検査装置を、図7を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
次に、本発明の第6実施形態にかかる検査装置を、図8を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
第6実施形態におけるリーク電流のチェック方法を以下に説明する。まず、初期状態では、プリチャージ用スイッチ2512、第1スイッチ2523及び第2スイッチ2524がいずれもオフ状態であるとする。
次に、本発明の第7実施形態にかかる検査装置を、図9を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
次に、本発明の第8実施形態にかかる検査装置を、図10を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
次に、本発明の第9実施形態にかかる検査装置を、図11を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
次に、本発明の第10実施形態にかかる検査装置を、図12を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態及び第8実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
次に、本発明の第11実施形態にかかる検査装置を、図13及び図14を参照しながら説明する。なお、この実施形態の説明においては、前記した第1実施形態と基本的に共通する構成要素については、同一符号を付することにより、説明を省略する。
11 プローブカード
12 テスタ
13 半導体チップ
14 第1導電性端子
15 インターポーザ
16 送受信回路
161 信号送信部
162 信号受信部
163 データ圧縮部
164 不良検出回路ブロック
165 置き換え機能回路ブロック
166 誘導性結合受信回路ブロック
167 容量性結合受信回路ブロック
168 切り替えスイッチ
2 半導体ウエハ
21・21a・21b 第2導電性端子
22 オープンドレイン出力バッファ
22a スイッチ
23 終端抵抗
24 電源線
25 入力バッファ
251 プリチャージ回路
2511 電源用端子
2512 プリチャージ用スイッチ
2513 プリチャージ信号入力部
252 モニタ回路
2521 基準電圧用端子
2522 スイッチ操作信号入力部
2523 第1スイッチ
2524 第2スイッチ
2525 比較器
253 送信回路
254 入力バッファ本体
26 充填部材
261 高誘電率物質
262 低誘電率物質
263 高透磁率物質
264 低透磁率物質
27 制御回路
271 抵抗素子
272 制御用スイッチ
273 信号受信検出回路
28 アンプ
Claims (9)
- 半導体ウエハとの間で信号を送受信し、かつ、前記半導体ウエハから受信した信号を半導体ウエハ検査用のテスタに送るためのプローブカードを用いて前記半導体ウエハを検査する装置であって、
前記プローブカードは、第1導電性端子と送受信回路と半導体チップとインターポーザとを備えており、
前記半導体ウエハは、第2導電性端子を備えており、
前記第1導電性端子は、第2導電性端子と対向し、かつ、離間させられており、
前記第1導電性端子と、前記第2導電性端子とは、容量性結合を構成することにより、両者間で信号の授受を行うことができる構成となっており、
前記送受信回路は、前記容量性結合を介して前記半導体ウエハから受信した信号を復元又は整形して、前記テスタに送る構成となっており、
前記第1導電性端子及び前記第2導電性端子が、共に導電層パターンにより構成されており、
前記送受信回路は、前記半導体チップの中に組み込まれており、
前記半導体チップと前記第1導電性端子とは、いずれも、前記インターポーザの表面にそれぞれ配置されており、
かつ、前記半導体チップと前記第1導電性端子とは、前記インターポーザによって電気的に接続されており、
前記第1導電性端子及び前記第2導電性端子の一方から他方へ送信される信号の電圧振幅は、前記他方における受信回路の耐圧よりも大きいものに設定されている
ことを特徴とする検査装置。 - 前記インターポーザは、第1面と、この第1面とは実質的に反対側に形成された第2面とを備えており、
前記第1導電性端子は、前記第1面に配置されており、
前記半導体チップは、前記第2面に配置されている
ことを特徴とする請求項1に記載の検査装置。 - 前記送受信回路は、データ圧縮部を備えており、
前記データ圧縮部は、前記半導体ウエハから受け取った信号に基づく検査データを圧縮する処理を行うものである
ことを特徴とする請求項1又は2に記載の検査装置。 - 前記半導体チップは、複数の送受信回路を備えており、
前記複数の送受信回路は、それぞれ、不良検出用回路ブロックと、置き換え機能回路ブロックとを備えており、
前記不良検出用回路ブロックは、初期不良あるいは経年変化による、前記送受信回路の不良を検出する構成となっており、
前記置き換え機能回路ブロックは、不良が検出された送受信回路を、他の送受信回路により置き換える構成となっている
ことを特徴とする請求項1〜3のいずれか1項に記載の検査装置。 - 請求項1〜4のいずれか1項に記載の検査装置により検査される半導体ウエハであって、
さらにオープンドレイン出力バッファ又はオープンコレクタ出力バッファを有しており、
前記オープンドレイン出力バッファ又は前記オープンコレクタ出力バッファの出力側は、終端抵抗を介して電源線に接続されている
ことを特徴とする半導体ウエハ。 - 請求項1〜4のいずれか1項に記載の検査装置により検査される半導体ウエハであって、
さらに入力バッファを備えており、
前記入力バッファは、プリチャージ回路と、モニタ回路と、送信回路と、入力バッファ本体とを備えており、
前記プリチャージ回路は、前記入力バッファ本体に入力電圧をプリチャージする構成となっており、
前記モニタ回路は、プリチャージされた前記入力電圧の変化をモニタする構成となっており、
前記送信回路は、前記モニタ回路によるモニタの結果を前記プローブカードに送信する構成となっている
ことを特徴とする半導体ウエハ。 - 請求項1〜4のいずれか1項に記載のプローブカードを用いて前記半導体ウエハを検査する装置であって、
対向する前記第1導電性端子と前記第2導電性端子との間における、柱状の空間には、物質が配置されており、
前記物質の比誘電率は、前記柱状の空間に隣接する空間における比誘電率よりも高いものとなっている
ことを特徴とする検査装置。 - 請求項1〜4のいずれか1項に記載の検査装置により検査される半導体ウエハであって、
さらに、前記半導体ウエハは、制御回路を備えており、
前記制御回路は、抵抗素子と、制御用スイッチと、信号受信検出回路とを備えており、
前記抵抗素子は、前記第2導電性端子と基準電圧との間に接続されており、
前記スイッチは、前記抵抗素子と並列に、前記第2導電性端子と前記基準電圧との間に接続されており、
前記信号受信検出回路は、前記第2導電性端子が信号を受信したことを検出して、前記スイッチを一時的にオンにする構成となっている
ことを特徴とする半導体ウエハ。 - 請求項1〜4のいずれか1項に記載の検査装置を用いて検査される半導体ウエハであって、
さらに、前記プローブカードにおける前記送受信回路は、制御回路を備えており、
前記制御回路は、抵抗素子と、制御用スイッチと、信号受信検出回路とを備えており、
前記抵抗素子は、前記第1導電性端子と基準電圧との間に接続されており、
前記スイッチは、前記抵抗素子と並列に、前記第1導電性端子と前記基準電圧との間に接続されており、
前記信号受信検出回路は、前記第1導電性端子が信号を受信したことを検出して、前記スイッチを一時的にオンにする構成となっている
ことを特徴とする半導体ウエハ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254570A JP4921304B2 (ja) | 2007-09-28 | 2007-09-28 | プローブカード及びこれを用いた半導体ウエハの検査装置 |
CNA2008101617893A CN101398441A (zh) | 2007-09-28 | 2008-09-26 | 探针板以及使用它的半导体晶片的检查装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254570A JP4921304B2 (ja) | 2007-09-28 | 2007-09-28 | プローブカード及びこれを用いた半導体ウエハの検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009085720A JP2009085720A (ja) | 2009-04-23 |
JP4921304B2 true JP4921304B2 (ja) | 2012-04-25 |
Family
ID=40517140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254570A Expired - Fee Related JP4921304B2 (ja) | 2007-09-28 | 2007-09-28 | プローブカード及びこれを用いた半導体ウエハの検査装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4921304B2 (ja) |
CN (1) | CN101398441A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105372574A (zh) * | 2015-10-14 | 2016-03-02 | 华东光电集成器件研究所 | 一种半导体芯片晶圆毫伏级信号测试系统 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7935549B2 (en) * | 2008-12-09 | 2011-05-03 | Renesas Electronics Corporation | Seminconductor device |
CN101995534B (zh) * | 2009-08-10 | 2013-08-28 | 宏正自动科技股份有限公司 | 漏电检测装置及方法 |
TWI384227B (zh) | 2009-09-01 | 2013-02-01 | Advanced Semiconductor Eng | 主動式非接觸之探針卡 |
KR101138297B1 (ko) | 2009-09-25 | 2012-04-25 | 가부시키가이샤 어드밴티스트 | 프로브 장치 및 시험 장치 |
JP5448675B2 (ja) | 2009-09-25 | 2014-03-19 | パナソニック株式会社 | プローブカード及びそれを用いた半導体ウェーハの検査方法 |
CN105589231B (zh) * | 2016-03-09 | 2019-04-30 | 京东方科技集团股份有限公司 | 非接触式探针信号加载装置 |
TWI634339B (zh) * | 2017-11-21 | 2018-09-01 | 興城科技股份有限公司 | 檢測薄膜電晶體基板之方法及裝置 |
CN116953297B (zh) * | 2023-07-26 | 2024-02-20 | 中国计量科学研究院 | 毫米波片上天线背馈测量装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09101330A (ja) * | 1995-10-06 | 1997-04-15 | Nippon Avionics Co Ltd | プルアップ抵抗及びプルダウン抵抗の自動試験器 |
US5708389A (en) * | 1996-03-15 | 1998-01-13 | Lucent Technologies Inc. | Integrated circuit employing quantized feedback |
JPH1082834A (ja) * | 1996-09-05 | 1998-03-31 | Fujitsu Ltd | 半導体集積回路 |
JP3135888B2 (ja) * | 1997-10-20 | 2001-02-19 | 松下電器産業株式会社 | バーンイン検査方法 |
JPH11341085A (ja) * | 1998-05-27 | 1999-12-10 | Sharp Corp | 波形整形回路及びそれを備えた受信システム |
JP2002133897A (ja) * | 2000-10-30 | 2002-05-10 | Mitsubishi Electric Corp | 半導体測定装置、半導体測定用治具、及び半導体測定方法 |
WO2002063675A1 (fr) * | 2001-02-02 | 2002-08-15 | Hitachi, Ltd. | Circuit integre, procede de test et de fabrication d'un circuit integre |
JP2005183863A (ja) * | 2003-12-24 | 2005-07-07 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
WO2007029422A1 (ja) * | 2005-09-07 | 2007-03-15 | Nec Corporation | 半導体装置の検査装置及び電源供給ユニット |
JP2007172766A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路 |
KR101387085B1 (ko) * | 2006-03-07 | 2014-04-18 | 스캐니메트릭스 인크. | 전자 구성요소에 문의하기 위한 방법 및 장치 |
US7952375B2 (en) * | 2006-06-06 | 2011-05-31 | Formfactor, Inc. | AC coupled parameteric test probe |
-
2007
- 2007-09-28 JP JP2007254570A patent/JP4921304B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-26 CN CNA2008101617893A patent/CN101398441A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105372574A (zh) * | 2015-10-14 | 2016-03-02 | 华东光电集成器件研究所 | 一种半导体芯片晶圆毫伏级信号测试系统 |
Also Published As
Publication number | Publication date |
---|---|
JP2009085720A (ja) | 2009-04-23 |
CN101398441A (zh) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4921304B2 (ja) | プローブカード及びこれを用いた半導体ウエハの検査装置 | |
CN105509932B (zh) | 压力传感器与测试器件以及相关方法 | |
US10295567B2 (en) | Probe module supporting loopback test | |
KR101822980B1 (ko) | 웨이퍼 레벨 컨택터 | |
KR101384714B1 (ko) | 반도체 검사장치 | |
US20130027071A1 (en) | Active probe card for electrical wafer sort of integrated circuits | |
CN104297536B (zh) | 具回馈测试功能的探针模块 | |
CN101887098A (zh) | 触控面板检查装置 | |
JP2005345470A (ja) | 電子デバイスの検査装置 | |
JP5588347B2 (ja) | プローブ装置および試験装置 | |
KR101421051B1 (ko) | 반도체 검사장치 | |
US20070170939A1 (en) | Apparatus for testing semiconductor test system and method thereof | |
JP2018096972A (ja) | プローブカード、及びそれを含むテスト装置 | |
CN103777131A (zh) | 集成电路测试系统及测试方法 | |
US9442134B2 (en) | Signal path switch and probe card having the signal path switch | |
US20150212112A1 (en) | Active Probe Card | |
KR101727378B1 (ko) | 기판 검사 장치 | |
JP2018194356A (ja) | デバイスの検査方法 | |
JP2009270835A (ja) | 半導体部品の検査方法及び装置 | |
US9335343B1 (en) | Contactor for reducing ESD in integrated circuit testing | |
KR101706465B1 (ko) | 프린트 기판 검사 장치 및 검사 방법 | |
US8952713B1 (en) | Method and apparatus for die testing | |
CN102116818A (zh) | 电性连接瑕疵侦测系统及方法 | |
Basith et al. | Contactless test access mechanism for TSV-based 3-D ICs utilizing capacitive coupling | |
KR20090075515A (ko) | 프로브 카드 및 이를 포함하는 테스트 장비 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |