JP2018096972A - プローブカード、及びそれを含むテスト装置 - Google Patents

Abstract

【課題】プローブピンの摩耗の程度を、電気的テストを介して検査することができるプローブカードを提供する。【解決手段】複数の半導体素子を含む被試験素子（ＤＵＴ）の電気的特性をテストするためのプローブカードは、基板、基板の一面上に設けられ、被試験素子のパッドに接触可能なチップ部を有する第１プローブピン、及び基板の一面上に設けられ、被試験素子のパッドに接触可能なチップ部を有する第２プローブピンを含み、第１プローブピンは、第２プローブピンより、基板の一面に対する垂直方向である第１方向にさらに突出している。【選択図】図１

Description

本発明は、プローブカード、及びそれを含むテスト装置に係り、さらに詳細には、単数又は複数の半導体素子を含む被試験素子（ＤＵＴ：ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）の電気的特性をテストするためのプローブカード、及びプローブカードを含むテスト装置に関する。

半導体工程を経て、ウェーハ上に複数の半導体素子が形成された後、各々の半導体素子に対する電気的特性テストが行われる。前記電気的特性テストは、ウェーハ上の半導体素子に電気的信号を印加し、前記印加された電気的信号に対応して出力される信号を感知するプローブカードを介して行われ、半導体素子の不良又は故障を判断する。

本発明が解決しようとする課題は、プローブピンの摩耗の程度を、電気的テストを介して検査することができるプローブカードを提供することである。
本発明の技術的思想が解決しようとする他の課題は、前記プローブカードを含むテスト装置を提供することである。

前述の課題を解決するために、本発明の技術的思想は、単数又は複数の半導体素子を含む被試験素子（ＤＵＴ）の電気的特性をテストするためのプローブカードであって、基板、前記基板の一面上に設けられ、前記被試験素子のパッドに接触可能なチップ部を有する第１プローブピン、及び前記基板の一面上に設けられ、前記被試験素子のパッドに接触可能なチップ部を有する第２プローブピンを含み、前記第１プローブピンは、前記第２プローブピンより、前記基板の一面に対する垂直方向である第１方向にさらに突出したプローブカードを提供する。

また、前述の課題を解決するために、本発明の技術的思想は、入力信号を提供するテスタ、単数又は複数の半導体素子を含むウェーハが載置されるステージ、及び前記入力信号を前記ウェーハに伝達し、前記入力信号に応答し、前記ウェーハから出力された出力信号を前記テスタに伝達するように構成されるプローブカードを含み、前記プローブカードは、基板と、前記基板の一面上に設けられ、各々が前記ウェーハのパッドに接触可能になるように構成された第１プローブピン及び第２プローブピンを含み、前記テスタは、前記出力信号を基に、前記複数の半導体素子の電気的特性をテストし、前記第１プローブピンの過磨耗状態を検出するように構成されたテスト装置を提供する。

さらに、前述の課題を解決するために、本発明の技術的思想は、入力信号を提供する入力信号印加部、出力信号を受信する出力信号受信部、及び前記入力信号印加部から提供された前記入力信号をウェーハに伝達し、前記ウェーハから出力された前記出力信号を前記出力信号受信部に伝達するプローブカードを含み、前記プローブカードは、前記入力信号を受信する少なくとも１つの入力端、前記出力信号を送信する少なくとも１つの出力端、前記ウェーハのパッドに接触可能になるように構成され、第１高さを有する第１プローブピン、及び前記ウェーハのパッドに接触可能になるように構成され、第１高さより小さい第２高さを有する第２プローブピンを含むテスト装置を提供する。

本発明の技術的思想によるプローブカード及びそれを含むテスト装置によれば、プローブカードが高さが異なるプローブピンを含むので、半導体素子の電気的特性検査に利用されるプローブピンの過磨耗状態をさらに正確に検査できる。従って、プローブピンの摩耗状態を過大に予測し、プローブカードの寿命が残っているにも拘わらず、プローブカードを不良と判断する問題、及び、プローブピンの摩耗状態を過少に予測し、プローブピンがウェーハのパッドに正確にコンタクトすることができない問題の双方を解決できる。

本発明の技術的思想の一実施形態によるプローブカードを概略的に示す図面である。 本発明の技術的思想の一実施形態によるプローブカードを概略的に示す図面である。 図２に例示されたプローブカードの一部を拡大して示した図面である。 本発明の技術的思想の一実施形態によるプローブカードを概略的に示す図面である。 本発明の技術的思想の一実施形態によるプローブカードを概略的に示す図面である。 本発明の技術的思想の一実施形態によるプローブカードを概略的に示す図面である。 本発明の技術的思想による、プローブカード、及びプローブカードを含むテスト装置を概略的に示す図面である。 本発明の技術的思想による、プローブカード、及びプローブカードを含むテスト装置を概略的に示す図面である。 本発明の技術的思想による、プローブカード、及びプローブカードを含むテスト装置を概略的に示す図面である。 本発明の技術的思想による、プローブカード、及びプローブカードを含むテスト装置を概略的に示す図面である。 本発明の技術的思想による、プローブカード、及びプローブカードを含むテスト装置を概略的に示す図面である。 本発明の技術的思想による、プローブカード、及びプローブカードを含むテスト装置を概略的に示す図面である。 本発明の技術的思想による、プローブカード、及びプローブカードを含むテスト装置を概略的に示す図面である。 本発明の技術的思想による、プローブカード、及びプローブカードを含むテスト装置を概略的に示す図面である。 本発明の一実施形態によるテスト装置を概略的に示す図面である。 本発明の一実施形態によるプローブカードを概略的に示す断面図である。

以下、添付した図面を参照し、本発明の技術的思想の実施形態について詳細に説明する。

図１及び図２は、本発明の技術的思想の一実施形態によるプローブカード１００を概略的に示す図面である。図３は、図２に例示されたプローブカード１００の一部を拡大して示した図面である。
図１を参照すれば、プローブカード１００は、基板１１０、及び基板１１０の一面上に設けられたプローブピン１２０を含む。

プローブカード１００は、単数又は複数の半導体素子を含む被試験素子（ＤＵＴ：ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）の電気的特性をテストするためのテスト工程を遂行するために提供される。例えば、プローブカード１００は、ウェーハ５０に形成された半導体素子に電気的信号を印加し、印加された電気的信号に対応して半導体素子から出力される信号によって、半導体素子の不良如何を判断するためのＥＤＳ（ｅｌｅｃｔｒｉｃ ｄｉｅ ｓｏｒｔｉｎｇ）工程を遂行するために提供される。ここで、本発明の技術的思想はＥＤＳ工程に限定されず、単数又は複数の半導体素子の不良如何をテストするための任意のテスト工程にも適用される。

例えば、プローブカード１００は、テスタ２００（図１５）から提供された電気的信号、例えば、電源及び信号のうち少なくとも一つを、複数の半導体素子を含むウェーハ５０上の単数又は複数の半導体素子に印加し、前記印加された電気的信号に対応して出力された信号を、テスタに提供する。テスト工程が進められる間、プローブピン１２０は、ウェーハ５０上のパッドに物理的に接触することにより、ウェーハ５０に電気的信号を伝達し、及び／又はウェーハ５０から出力された信号を受信する。プローブピン１２０の少なくとも一部は、テスタから提供された電気的信号をウェーハ５０に伝達するための入力用プローブピンであり、またプローブピン１２０の少なくとも一部は、ウェーハ５０から出力された電気的信号を受信するための出力用プローブピンでもある。かようなプローブピン１２０は、プローブニードル（ｐｒｏｂｅ＿ｎｅｅｄｌｅ、探針）又は単にプローブ（ｐｒｏｂｅ）とも呼ばれる。

一実施形態において、プローブカード１００は、カンチレバー型プローブカード（ｃａｎｔｉｌｅｖｅｒ（片持梁型） ｐｒｏｂｅ ｃａｒｄ）、垂直型プローブカード（ｖｅｒｔｉｃａｌ ｐｒｏｂｅ ｃａｒｄ）又はメンブレン型プローブカード（ｍｅｍｂｒａｎｅ（膜型） ｐｒｏｂｅ ｃａｒｄ）の何れかであるが、これに限定されない。

例えば一実施形態において、プローブカード１００は、ＭＥＭＳ（ｍｉｃｒｏ−ｅｌｅｃｔｒｏ−ｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍｓ）プローブカードである。

プローブピン１２０は、第１高さ１３０Ｈを有する第１プローブピン１３０、及び第２高さ１４０Ｈを有する第２プローブピン１４０を含む。第１プローブピン１３０の第１高さ１３０Ｈは、第２プローブピン１４０の第２高さ１４０Ｈと異なる。第１プローブピン１３０は、半導体素子の電気的特性をテストするために提供され、第２プローブピン１４０は、第１プローブピン１３０の不良如何を検出するために提供される。

一実施形態において、基板１１０の一面に対して垂直方向に、基板１１０の一面から突出した第１プローブピン１３０の第１高さ１３０Ｈは、基板１１０の一面に対して垂直方向に、基板１１０の一面から突出した第２プローブピン１４０の第２高さ１４０Ｈより高い。即ち、第１プローブピン１３０の一端部は、第２プローブピン１４０の一端部より、ウェーハ５０の一面に対して、低いレベルに位置する。

以下、図１及び図２を参照し、テスト工程が進められる間、プローブカード１００の不良如何、さらに具体的には、第１プローブピン１３０の過磨耗状態を感知する方法を説明する。

図１に図示されているように、第１プローブピン１３０がウェーハ５０の第１パッド５１と接触する間、第２プローブピン１４０は、ウェーハ５０の第２パッド５２から離隔されている。

具体的には、第１プローブピン１３０は、ウェーハ５０の第１パッド５１と接触するので、ウェーハ５０の第１パッド５１と第１テストチャネルＣＨ１とは、電気的に連結される。例えば、第１プローブピン１３０は、ウェーハ５０の第１パッド５１から出力された信号を受信し、第１テストチャネルＣＨ１に伝達することにより、半導体素子の電気的特性を検査するための信号をテスタに提供する。

第２プローブピン１４０は、ウェーハ５０の第２パッド５２と接触しないので、ウェーハ５０の第２パッド５２と第２テストチャネルＣＨ２とは、電気的に連結されない開放（ｏｐｅｎ）状態になる。その結果、第２テストチャネルＣＨ２は、「開放」信号をテスタに提供する。

図２に図示されているように、第１プローブピン１３０’の一端部が摩耗されることにより、第１プローブピン１３０’の第１高さ１３０Ｈ’は、第２プローブピン１４０の第２高さ１４０Ｈと大体同一になる。第１プローブピン１３０’の一端部が摩耗されることにより、第１プローブピン１３０’がウェーハ５０の第１パッド５１に接触する間、第２プローブピン１４０は、ウェーハ５０の第２パッド５２に接触する。即ち、第２プローブピン１４０がウェーハ５０の第２パッド５２に接触することにより、ウェーハ５０の第２パッド５２と第２テストチャネルＣＨ２とは、電気的に連結された短絡（ｓｈｏｒｔ）状態になる。その結果、第２テストチャネルＣＨ２は、短絡信号をテスタに提供する。第２テストチャネルＣＨ２を介して短絡信号が出力されるとき、第１プローブピン１３０’は、第２プローブピン１４０と大体同一の高さを有する。

即ち、第２プローブピン１４０を介してテスタに伝達される信号は、第１プローブピン１３０の一端部が摩耗された程度によって異なる。従って、第２テストチャネルＣＨ２を介して出力された信号を検出すれば、第１プローブピン１３０の過磨耗状態を感知できる。

一般的には、プローブピン１２０に付着した異物によって、コンタクト抵抗が増加することを防止し、プローブピン１２０をウェーハ５０のパッドに安定的にコンタクトさせるために、プローブピン１２０の一端部をポリッシング（研磨）するニードルポリッシング（ｎｅｅｄｌｅ ｐｏｌｉｓｈｉｎｇ）が定期的に行われる。

ただし、図３に図示されているように、ニードルポリッシングによって、第１プローブピン１３０’の末端が一定レベル以上摩耗されれば、第１プローブピン１３０’がウェーハ５０の第１パッド５１周囲の保護層５５にコンタクトするという問題が発生する。それにより、保護層５５が損傷され、半導体素子を損傷させ、また正常半導体素子を不良と判断し、テスト工程の信頼性を低下させてしまう。

一般的には、プローブピン１２０の一端部が摩耗された状態を検査するために、周期的にプローブピン１２０の高さを測定する方法が利用されているが、測定者の測定誤差により、正確度が低下するという問題があり、ニードルポリッシングの回数を介して、プローブピン１２０の摩耗量を予測し、プローブカード１００の寿命を決定する方法が利用されているが、テスト工程の多様な変数により、正確な摩耗量を予測し難いという問題がある。

本発明の実施形態によるプローブカード１００によれば、第１プローブピン１３０の過磨耗状態を、より正確に検査できるので、プローブカード１００をより効率的に使用でき、半導体素子の電気的特性を、より正確にテストできる。従って、第１プローブピン１３０の摩耗状態を過大予測し、プローブカード１００の寿命が残っているにも拘わらず、プローブカード１００を不良と判断するリスクを回避できるだけでなく、第１プローブピン１３０の摩耗状態を過小予測し、過磨耗された第１プローブピン１３０が、ウェーハ５０の第１パッド５１周囲の保護層５５にコンタクトし、テスト工程の信頼性を低下させるリスクを回避できる。

また、本発明の一実施形態によるプローブカード１００によれば、プローブカード１００に対して別途の検査をすることなく、実際のテスト工程が進められる間に、第１プローブピン１３０の過磨耗状態をリアルタイムで感知できる。

図４及び図５は、本発明の技術的思想の一実施形態によるプローブカード１００を概略的に示す図面である。

図４を参照すれば、プローブカード１００は、基板１１０、第１プローブピン１３０及び第２プローブピン１４０を含む。

第１プローブピン１３０は、支持部１３１、連結部１３３及びチップ部１３５を含む。第２プローブピン１４０は、支持部１４１、連結部１４３及びチップ部１４５を含む。前述のように、第１プローブピン１３０が基板１１０の一面から突出した第１高さ１３０Ｈは、第２プローブピン１４０が基板１１０の一面から突出した第２高さ１４０Ｈより高い。

第１プローブピン１３０の支持部１３１、及び第２プローブピン１４０の支持部１４１は、基板１１０の一面上に配置され、ボンディングパッド１１９を介して、基板１１０の内部配線と電気的に連結される。第１プローブピン１３０の支持部１３１、及び第２プローブピン１４０の支持部１４１は、各々基板１１０の一面から所定高まで延長される。

第１プローブピン１３０のチップ部１３５、及び第２プローブピン１４０のチップ部１４５は、各々、プローブピンの一端部であり、プローブカード１００とウェーハ５０との間に電気的信号を伝送するために、各々、ウェーハ５０の第１パッド５１及び第２パッド５２に接触する。

チップ部１３５，１４５は、ウェーハ５０のパッドに接触することにより、又はチップ部１３５，１４５に付着した異物をとり除くためのニードルポリッシング（針先研磨）によって摩耗される。チップ部１３５，１４５の下部は、図４に図示されているように、下部に行くほど細くなる形状を有し、尖った形状又はラウンド形状を有する。ただし、それに限定されず、例えば、チップ部１３５，１４５は、平坦な（ｆｌａｔ）下部面を有する場合もある。

連結部１３３，１４３は、支持部１３１，１４１とチップ部１３５，１４５とを連結する。連結部１３３，１４３は、支持部１３１，１４１の延長方向と交差する方向に延びる。例えば、連結部１３３，１４３は、支持部１３１，１４１の延長方向に垂直に延び、又は支持部１３１，１４１の延長方向に、垂直に対して所定角度傾いた方向に延びる。テスト工程が進められる間、プローブピン１３０，１４０に加えられる荷重により、連結部１３３，１４３は、変形され、それにより、ウェーハ５０のパッドに過度な圧力が加わることを防止できる。

一実施形態において、第１プローブピン１３０の支持部１３１が、基板１１０の一面から突出した高さ１３１Ｈは、第２プローブピン１４０の支持部１４１が、基板１１０の一面から突出した高さ１４１Ｈより高い。言い換えれば、第１プローブピン１３０の支持部１３１が、図４における第１方向ｄ１に延長された長さは、第２プローブピン１４０の支持部１４１が、第１方向ｄ１に延長された距離より長い。ここで例えば、前記第１方向ｄ１は、基板１１０の一面と平行な、図４における第２方向ｄ２に垂直方向である。

初期状態において、第１プローブピン１３０の高さ１３０Ｈは、第２プローブピン１４０の高さ１４０Ｈより高いが、プローブカード１００に対するニードルポリッシングなどにより、第１プローブピン１３０のチップ部１３５が一定レベル摩耗されれば、第１プローブピン１３０の高さ１３０Ｈは、第２プローブピン１４０の高さ１４０Ｈと大体同一になる。
一実施形態において、第１プローブピン１３０の高さ１３０Ｈと、第２プローブピン１４０の高さ１４０Ｈとの差は、第１プローブピン１３０の支持部１３１の高さ１３１Ｈと、第２プローブピン１４０の支持部１４１の高さ１４１Ｈとの差と大体同一である。

一実施形態において、第１プローブピン１３０の高さ１３０Ｈと、第２プローブピン１４０の高さ１４０Ｈとの差は、約１０μｍより大きくなり、約１００μｍより小さい。又は、第１プローブピン１３０の高さ１３０Ｈと、第２プローブピン１４０の高さ１４０Ｈとの差は、約１０μｍより大きく、７０μｍより小さい。又は、第１プローブピン１３０の高さ１３０Ｈと、第２プローブピン１４０の高さ１４０Ｈとの差は、約１０μｍより大きく、４０μｍより小さい。

図５を参照すれば、第１プローブピン１３０は、支持部１３１、連結部１３３及びチップ部１３５を含んでもよく、第２プローブピン１４０は、支持部１４１、連結部１４３及びチップ部１４５を含んでもよい。第１プローブピン１３０のチップ部１３５の高さ１３５Ｈは、第２プローブピン１４０のチップ部１４５の高さ１４５Ｈより高い。即ち、第１プローブピン１３０のチップ部１３５が第１方向ｄ１に延びる長さは、第２プローブピン１４０のチップ部１４５が第１方向ｄ１に延びる距離より長い。

一実施形態において、第１プローブピン１３０の高さ１３０Ｈと、第２プローブピン１４０の高さ１４０Ｈとの差は、第１プローブピン１３０のチップ部１３５の高さ１３５Ｈと、第２プローブピン１４０のチップ部１４５の高さ１４５Ｈとの差と大体同一である。

図６は、本発明の技術的思想の一実施形態によるプローブカード１００ａを概略的に示す図面である。

図６を参照すれば、プローブカード１００ａは、基板１１０、第１プローブピン１３０及び第２プローブピン１４０を含む。第２プローブピン１４０は、高さが異なる第１サブピン１４０＿１及び第２サブピン１４０＿２を含む。

第１サブピン１４０＿１が基板１１０の一面から突出した高さは、第２サブピン１４０＿２が基板１１０の一面から突出した高さより高い。

さらに具体的には、第１サブピン１４０＿１がウェーハ５０の第２パッド５２にコンタクトされるとき、第２テストチャネルＣＨ２を介して、短絡信号が外部、例えば、テスタ２００（図１５）に提供され、それを介して、第１プローブピン１３０が第１サブピン１４０＿１の高さに対応する高さを有するほど摩耗されたということが認識される。さらに、第２サブピン１４０＿２がウェーハ５０の第２パッド５２にコンタクトされるとき、第２テストチャネルＣＨ２を介して、短絡信号がテスタに提供され、それを介して、第１プローブピン１３０が第２サブピン１４０＿２の高さに対応する高さを有するほど摩耗されたということが認識される。

第２プローブピン１４０が、高さが互いに異なるサブピンを含むことにより、テスト工程を遂行しながら、第１プローブピン１３０の状態を漸進的に検査できるので、プローブカード１００ａをさらに効率的に管理できる。

図６において、第２プローブピン１４０は、２種の高さを有するサブピンを含むように図示されているが、それは例示的なものであり、第２プローブピン１４０は、３種以上の高さを有するサブピンを含み得る。

図７及び図８は、本発明の技術的思想によるプローブカード１００ｂ、及びプローブカード１００ｂを含むテスト装置１０００ａを概略的に示す図面である。図７に例示されたプローブカード１００ｂは、図１に例示されたプローブカード１００に対応し、図８に例示されたプローブカード１００ｂは、図２に例示されたプローブカード１００に対応する。

図７を参照すれば、テスト装置１０００ａは、プローブカード１００ｂを含み、入力信号印加部２１０、出力信号受信部２２０及びスイッチコントローラ２３０を含む。

入力信号印加部２１０は、入力端１５０に入力信号ＳＩＧ＿ＩＮを印加する。前記入力信号ＳＩＧ＿ＩＮは、パルス信号及び／又はＤＣ（ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ、直流）信号であるが、それに限定されない。

出力信号受信部２２０は、出力端１６０から提供された出力信号ＳＩＧ＿ＯＵＴを受信する。前記出力信号ＳＩＧ＿ＯＵＴは、パルス信号及び／又はＤＣ信号であるが、それに限定されない。

スイッチコントローラ２３０は、動作信号を生成し、該動作信号を入力端スイッチ１７１及び出力端スイッチ（例えば、第１出力端スイッチ１７３ａ及び第２出力端スイッチ１７３ｂ）に印加する。

スイッチコントローラ２３０は、伝達ラインを介して、入力端スイッチ１７１、第１出力端スイッチ１７３ａ及び第２出力端スイッチ１７３ｂに各々連結される。

一方、プローブカード１００ｂは、入力端１５０、出力端１６０、入力プローブピン１３０ａ及び出力プローブピン１３０ｂを含む第１プローブピン１３０、第２プローブピン１４０ａ、入力端スイッチ１７１、並びに、第１出力端スイッチ１７３ａ及び第２出力端スイッチ１７３ｂを含む出力端スイッチを含む。

入力端１５０は、入力信号印加部２１０から提供された入力信号ＳＩＧ＿ＩＮを受信する。入力端１５０は、単一であるように図示されているが、複数個であり得る。入力端１５０は、図１に図示された基板１１０に具備される。前記入力端１５０に入力される入力信号ＳＩＧ＿ＩＮは、例えば、パルス入力信号及び／又はＤＣ入力信号であるが、それに限定されない。

出力端１６０は、出力信号ＳＩＧ＿ＯＵＴを出力信号受信部２２０に送信する。出力端１６０は、単一であるように図示されているが、複数個であり得る。出力端１６０は、図１に図示された基板１１０に具備される。出力端１６０から出力される出力信号ＳＩＧ＿ＯＵＴは、例えば、パルス出力信号及び／又はＤＣ出力信号であるが、それに限定されない。

入力プローブピン１３０ａは、一端が入力端スイッチ１７１と電気的に連結され、他端がウェーハ５０の入力パッド５１ａと電気的に連結される。入力プローブピン１３０ａは、入力端１５０から入力信号ＳＩＧ＿ＩＮを受信し、受信された前記入力信号ＳＩＧ＿ＩＮをウェーハ５０の入力パッド５１ａに伝達する。

出力プローブピン１３０ｂは、一端が第１出力端スイッチ１７３ａと電気的に連結され、他端がウェーハ５０の第１出力パッド５１ｂと電気的に連結される。出力プローブピン１３０ｂは、第１出力パッド５１ｂから出力信号ＳＩＧ＿ＯＵＴを受信し、受信された前記出力信号ＳＩＧ＿ＯＵＴを、出力端１６０に伝達することができる。

第２プローブピン１４０ａは、一端が第２出力端スイッチ１７３ｂと電気的に連結され、他端がウェーハ５０の第２出力パッド５２ｂと電気的に連結される。第２プローブピン１４０ａは、第２出力パッド５２ｂから出力信号ＳＩＧ＿ＯＵＴを受信し、受信された前記出力信号ＳＩＧ＿ＯＵＴを出力端１６０に伝達する。

入力端スイッチ１７１は、入力端１５０と入力プローブピン１３０ａとの間に位置する。入力端スイッチ１７１は、スイッチコントローラ２３０から動作信号を印加され、ターンオン（ｔｕｒｎ−ｏｎ）動作又はターンオフ（ｔｕｒｎ−ｏｆｆ）動作を遂行することにより、入力端１５０と入力プローブピン１３０ａとを電気的に連結又は分離する。即ち、入力端スイッチ１７１は、入力プローブピン１３０ａの前に配置され、入力信号ＳＩＧ＿ＩＮが流れる経路を開閉する。

第１出力端スイッチ１７３ａ及び第２出力端スイッチ１７３ｂは、出力端１６０と、出力プローブピン１３０ｂ又は第２プローブピン１４０ａとの間に位置する。第１出力端スイッチ１７３ａは、出力プローブピン１３０ｂと出力端１６０との間に位置し、第２出力端スイッチ１７３ｂは、第２プローブピン１４０ａと出力端１６０との間に位置する。第１出力端スイッチ１７３ａ及び第２出力端スイッチ１７３ｂは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、出力端１６０と出力プローブピン１３０ｂとを電気的に連結又は分離し、出力端１６０と第２プローブピン１４０ａとを電気的に連結又は分離する。即ち、出力端スイッチ（第１出力端スイッチ１７３ａ及び第２出力端スイッチ１７３ｂ）は、出力プローブピン１３０ｂの後端、及び第２プローブピン１４０ａの後端に配置され、出力信号ＳＩＧ＿ＯＵＴが流れる経路を開閉する。

スイッチコントローラ２３０は、動作信号を、入力端スイッチ１７１、並びに第１出力端スイッチ１７３ａ及び第２出力端スイッチ１７３ｂに同時に印加する。具体的には、半導体素子の電気的特性をテストするために、入力端スイッチ１７１及び第１出力端スイッチ１７３ａを同時にターンオンさせ、第２出力端スイッチ１７３ｂをターンオフさせる。また、第１プローブピン１３０の過磨耗状態を感知するために、入力端スイッチ１７１及び第２出力端スイッチ１７３ｂを同時にターンオンさせ、第１出力端スイッチ１７３ａをターンオフさせる。

図１及び図７を参照すれば、第１プローブピン１３０が正常である場合、第１プローブピンは、第２プローブピン１４０，１４０ａより高い高さを有するので、入力プローブピン１３０ａ及び出力プローブピン１３０ｂは、各々ウェーハ５０の入力パッド５１ａ、及びウェーハ５０の第１出力パッド５１ｂにコンタクトし、第２プローブピン１４０ａは、ウェーハ５０の第２出力パッド５２ｂにコンタクトしない。

即ち、テスト工程が進められる間、入力端スイッチ１７１及び第１出力端スイッチ１７３ａを同時にターンオンさせ、入力プローブピン１３０ａを介して、入力信号ＳＩＧ＿ＩＮがウェーハ５０の入力パッド５１ａに入力されれば、出力プローブピン１３０ｂは、ウェーハ５０の第１出力パッド５１ｂにコンタクトしているので、半導体素子の電気的特性をテストするための出力信号ＳＩＧ＿ＯＵＴを、出力信号受信部２２０に提供する。

一方、第２プローブピン１４０ａは、ウェーハ５０の第２出力パッド５２ｂにコンタクトしないので、入力端スイッチ１７１及び第２出力端スイッチ１７３ｂを同時にターンオンさせても、ウェーハ５０の第２出力パッド５２ｂと出力端１６０とを連結する経路は電気的に開放される。それにより、第２プローブピン１４０ａは、出力信号ＳＩＧ＿ＯＵＴとして、開放信号を出力信号受信部２２０に提供する。

図２及び図８を参照すれば、第１プローブピン１３０’が過磨耗された場合、第１プローブピン１３０’及び第２プローブピン１４０，１４０ａは、大体同一高さを有するので、入力プローブピン１３０ａ’、出力プローブピン１３０ｂ’及び第２プローブピン１４０ａは、各々、入力パッド５１ａ、第１出力パッド５１ｂ及び第２出力パッド５２ｂにコンタクトする。

即ち、テスト工程が進められる間、入力プローブピン１３０ａ’を介して、入力信号ＳＩＧ＿ＩＮがウェーハ５０の入力パッド５１ａに入力され、出力プローブピン１３０ｂ’は、ウェーハ５０の第１出力パッド５１ｂにコンタクトし、半導体素子の電気的特性をテストするための出力信号ＳＩＧ＿ＯＵＴ’を出力信号受信部２２０に提供する。ただし、前述のように、第１プローブピン１３０’が過磨耗されることにより、入力プローブピン１３０ａ’が入力パッド５１ａに正しくコンタクトできないか、あるいは出力プローブピン１３０ｂ’が第１出力パッド５１ｂに正しくコンタクトできないという問題が発生する場合がある。

一方、第２プローブピン１４０ａは、ウェーハ５０の第２出力パッド５２ｂにコンタクトするので、ウェーハ５０の第２出力パッド５２ｂと出力端１６０とを電気的に連結する経路は短絡される。それにより、第２プローブピン１４０ａは、出力信号ＳＩＧ＿ＯＵＴ’として、短絡信号を出力信号受信部２２０に提供する。

本発明の実施形態において、テスト装置１０００ａは、ウェーハ５０に含まれた半導体素子の電気的特性をテストすると同時に、プローブカード１００ｂの不良如何を検査する。

一実施形態において、被試験素子の電気的特性をテストするために、テスト装置１０００ａは、ＤＣテスト又はＡＣ（ａｌｔｅｒｎａｔｉｎｇ ｃｕｒｒｅｎｔ）テストを行う。具体的には、テスト装置１０００ａは、ウェーハ５０の入力パッド５１ａに所定電圧を印加し、開放／短絡（ｏｐｅｎ／ｓｈｏｒｔ）、入力電流、出力電圧、電源電流などのＤＣ特性を測定することにより、被試験素子の不良如何を判定するＤＣテストを行う。また、テスト装置１０００ａは、ウェーハ５０の入力パッド５１ａにパルス信号を印加し、入出力運搬遅延時間、出力信号の開始／終了時間などの動作特性を測定することにより、被試験素子の不良如何を判定するＡＣテストを行う。

一実施形態において、プローブカード１００ｂの不良如何を検査するために、テスト装置１０００ａは、ＤＣテストを行う。即ち、ウェーハ５０の入力パッド５１ａに所定電圧を印加し、第２プローブピン１４０ａを介して伝送された出力信号ＳＩＧ＿ＯＵＴ又はＳＩＧ＿ＯＵＴ’を検出し、プローブカード１００ｂの不良如何を判断できる。

図９及び図１０は、本発明の技術的思想によるプローブカード１００ｃ、及びプローブカード１００ｃを含むテスト装置１０００ｂを概略的に示す図面である。図９に例示されたプローブカード１００ｃは、図１に例示されたプローブカード１００に対応し、図１０に例示されたプローブカード１００ｃは、図２に例示されたプローブカード１００に対応する。図９及び図１０において、図７及び図８と同一参照符号は、同一部材を示し、ここでは、それらについての重複説明を省略する。

図９を参照すれば、テスト装置１０００ｂは、プローブカード１００ｃを含み、第１入力信号印加部２１０ａ、第２入力信号印加部２１０ｂ、第１出力信号受信部２２０ａ、第２出力信号受信部２２０ｂ及びスイッチコントローラ２３０を含む。

第１入力信号印加部２１０ａは、第１入力端１５０ａに、パルス入力信号ＰＵＬＳＥ＿ＩＮを印加する。第２入力信号印加部２１０ｂは、第２入力端１５０ｂに、ＤＣ入力信号ＤＣ＿ＩＮを印加する。

第１出力信号受信部２２０ａは、第１出力端１６０ａから提供されたパルス出力信号ＰＵＬＳＥ＿ＯＵＴを受信する。第２出力信号受信部２２０ｂは、第２出力端１６０ｂから提供された第１ＤＣ出力信号ＤＣ＿ＯＵＴ１及び第２ＤＣ出力信号ＤＣ＿ＯＵＴ２を受信する。一実施形態において、第２出力信号受信部２２０ｂは、グラウンド（ｇｒｏｕｎｄ）を含む。

スイッチコントローラ２３０は、動作信号を生成し、該動作信号を第１入力端スイッチ１７１ａ、第２入力端スイッチ１７１ｂ、第１出力端スイッチ１７３ａ、第２出力端スイッチ１７３ｂ及び第３出力端スイッチ１７３ｃに印加する。スイッチコントローラ２３０は、第１伝達ライン２３１を介して、第１入力端スイッチ１７１ａ及び第１出力端スイッチ１７３ａに連結される。また、スイッチコントローラ２３０は、第２伝達ライン２３３を介して、第２入力端スイッチ１７１ｂ、第２出力端スイッチ１７３ｂ及び第３出力端スイッチ１７３ｃに連結される。

プローブカード１００ｃは、第１入力端１５０ａ、第２入力端１５０ｂ、第１出力端１６０ａ、第２出力端１６０ｂ、入力プローブピン１３０ａ及び出力プローブピン１３０ｂを含む第１プローブピン１３０、第２プローブピン１４０ａ、第１入力端スイッチ１７１ａ及び第２入力端スイッチ１７１ｂを含む入力端スイッチ、並びに、第１出力端スイッチ１７３ａ、第２出力端スイッチ１７３ｂ及び第３出力端スイッチ１７３ｃを含む出力端スイッチを含む。

第１入力端１５０ａは、第１入力信号印加部２１０ａから提供されたパルス入力信号ＰＵＬＳＥ＿ＩＮを受信する。第１入力端１５０ａは、単一あるように図示されているが、複数個であり得る。

第２入力端１５０ｂは、第２入力信号印加部２１０ｂから提供されたＤＣ入力信号ＤＣ＿ＩＮを受信する。第２入力端１５０ｂは、単一であるように図示されているが、複数個であり得る。

第１出力端１６０ａは、パルス出力信号ＰＵＬＳＥ＿ＯＵＴを、第１出力信号受信部２２０ａに送信する。第１出力端１６０ａは、単一であるように図示されているが、複数個であり得る。

第２出力端１６０ｂは、第１ＤＣ出力信号ＤＣ＿ＯＵＴ１及び第２ＤＣ出力信号ＤＣ＿ＯＵＴ２を、第２出力信号受信部２２０ｂに送信する。第２出力端１６０ｂは、単一であるように図示されているが、複数個であり得る。

入力プローブピン１３０ａは、一端がウェーハ５０の入力パッド５１ａと電気的に連結され、他端は、第１入力端スイッチ１７１ａ及び第２入力端スイッチ１７１ｂに各々連結される。入力プローブピン１３０ａは、第１入力端１５０ａからパルス入力信号ＰＵＬＳＥ＿ＩＮを受信し、受信された前記パルス入力信号ＰＵＬＳＥ＿ＩＮを、ウェーハ５０の入力パッド５１ａに伝達する。また、入力プローブピン１３０ａは、第２入力端１５０ｂからＤＣ入力信号ＤＣ＿ＩＮを受信し、受信された前記ＤＣ入力信号ＤＣ＿ＩＮを入力パッド５１ａに伝達する。

出力プローブピン１３０ｂは、一端が、ウェーハ５０の第１出力パッド５１ｂと電気的に連結され、他端が、第１出力端スイッチ１７３ａ及び第３出力端スイッチ１７３ｃに各々連結される。出力プローブピン１３０ｂは、第１出力パッド５１ｂから、パルス出力信号ＰＵＬＳＥ＿ＯＵＴ及び第１ＤＣ出力信号ＤＣ＿ＯＵＴ１を受信し、受信されたパルス出力信号ＰＵＬＳＥ＿ＯＵＴ及び第１ＤＣ出力信号ＤＣ＿ＯＵＴ１を各々第１出力端１６０ａ及び第２出力端１６０ｂに伝達する。ここで、パルス出力信号ＰＵＬＳＥ＿ＯＵＴは、入力パッド５１ａに入力されたパルス入力信号ＰＵＬＳＥ＿ＩＮに応答する信号であり、第１ＤＣ出力信号ＤＣ＿ＯＵＴ１は、入力パッド５１ａに入力されたＤＣ入力信号ＤＣ＿ＩＮに応答する信号である。

第２プローブピン１４０ａは、一端が、ウェーハ５０の第２出力パッド５２ｂと電気的に連結され、他端が、第２出力端スイッチ１７３ｂと連結される。第２プローブピン１４０ａは、第２出力パッド５２ｂから第２ＤＣ出力信号ＤＣ＿ＯＵＴ２を受信し、受信された第２ＤＣ出力信号ＤＣ＿ＯＵＴ２を、第２出力端１６０ｂに伝達する。ここで、第２ＤＣ出力信号ＤＣ＿ＯＵＴ２は、入力パッド５１ａに入力されたＤＣ入力信号ＤＣ＿ＩＮに応答する信号である。

第１入力端スイッチ１７１ａは、第１入力端１５０ａと入力プローブピン１３０ａとの間に位置し、第２入力端スイッチ１７１ｂは、第２入力端１５０ｂと入力プローブピン１３０ａとの間に位置する。第１入力端スイッチ１７１ａは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第１入力端１５０ａと入力プローブピン１３０ａとを電気的に連結又は分離する。第２入力端スイッチ１７１ｂは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第２入力端１５０ｂと入力プローブピン１３０ａとを電気的に連結又は分離する。

第１出力端スイッチ１７３ａは、第１出力端１６０ａと出力プローブピン１３０ｂとの間に位置し、第３出力端スイッチ１７３ｃは、第２出力端１６０ｂと出力プローブピン１３０ｂとの間に位置し、第２出力端スイッチ１７３ｂは、第２出力端１６０ｂと第２プローブピン１４０ａとの間に位置する。第１出力端スイッチ１７３ａは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第１出力端１６０ａと出力プローブピン１３０ｂとを電気的に連結又は分離する。第３出力端スイッチ１７３ｃは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第２出力端１６０ｂと出力プローブピン１３０ｂとを電気的に連結又は分離する。第２出力端スイッチ１７３ｂは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第２出力端１６０ｂと第２プローブピン１４０ａとを電気的に連結又は分離する。

スイッチコントローラ２３０は、半導体素子の電気的特性を検査するためのＡＣテストを行うために、第１入力端スイッチ１７１ａ及び第１出力端スイッチ１７３ａを同時にターンオンさせる。その結果、第１入力信号印加部２１０ａで生成されたパルス入力信号ＰＵＬＳＥ＿ＩＮは、入力パッド５１ａに伝達され、パルス入力信号ＰＵＬＳＥ＿ＩＮに対応し、第１出力パッド５１ｂから出力されたパルス出力信号ＰＵＬＳＥ＿ＯＵＴは、第１出力信号受信部２２０ａに伝達される。

スイッチコントローラ２３０は、半導体素子の電気的特性を検査するためのＤＣテストを行うために、第２入力端スイッチ１７１ｂ及び第３出力端スイッチ１７３ｃを同時にターンオンさせる。その結果、第２入力信号印加部２１０ｂで生成されたＤＣ入力信号ＤＣ＿ＩＮは、入力パッド５１ａに伝達され、ＤＣ入力信号ＤＣ＿ＩＮに対応し、第１出力パッド５１ｂから出力された第１ＤＣ出力信号ＤＣ＿ＯＵＴ１は、第２出力信号受信部２２０ｂに伝達される。

スイッチコントローラ２３０は、プローブカード１００ｃの不良如何を検査するためのＤＣテストを行うために、第２入力端スイッチ１７１ｂ及び第２出力端スイッチ１７３ｂを同時にターンオンさせる。その結果、第２入力信号印加部２１０ｂで生成されたＤＣ入力信号ＤＣ＿ＩＮは、入力パッド５１ａに伝達され、ＤＣ入力信号ＤＣ＿ＩＮに対応し、第２出力パッド５２ｂから出力された第２ＤＣ出力信号ＤＣ＿ＯＵＴ２は、第２出力信号受信部２２０ｂに伝達される。

図１及び図９に図示されているように、第１プローブピン１３０が正常である場合、第１プローブピン１３０は、第２プローブピン１４０，１４０ａより高い高さを有するので、入力プローブピン１３０ａ及び出力プローブピン１３０ｂは、各々入力パッド５１ａ及び第１出力パッド５１ｂにコンタクトし、第２プローブピン１４０ａは、第２出力パッド５２ｂにコンタクトしない。即ち、第２出力パッド５２ｂと第２出力端１６０ｂとを電気的に連結する経路は開放される。従って、テスト工程が進められる間、第２プローブピン１４０ａを介して、第２出力信号受信部２２０ｂに伝達される第２ＤＣ出力信号ＤＣ＿ＯＵＴ２は、開放信号でもある。

図２及び図１０に図示されているように、第１プローブピン１３０’が過磨耗された場合、第１プローブピン１３０’及び第２プローブピン１４０，１４０ａは、大体同一高さを有するので、入力プローブピン１３０ａ’、出力プローブピン１３０ｂ’及び第２プローブピン１４０ａは、各々入力パッド５１ａ、第１出力パッド５１ｂ及び第２出力パッド５２ｂにコンタクトする。即ち、第２出力パッド５２ｂと第２出力端１６０ｂとを電気的に連結する経路は短絡される。従って、テスト工程が進められる間、第２プローブピン１４０ａを介して、第２出力信号受信部２２０ｂに伝達される第２ＤＣ出力信号ＤＣ＿ＯＵＴ２’は、短絡信号である。
即ち、テスト工程が進められる間、第２プローブピン１４０ａを介して、第２出力信号受信部２２０ｂに伝達された第２ＤＣ出力信号ＤＣ＿ＯＵＴ２又はＤＣ＿ＯＵＴ２’を検出し、プローブカード１００ｂの不良如何を判断できる。

図１１及び図１２は、本発明の技術的思想によるプローブカード１００ｄ、及びプローブカード１００ｄを含むテスト装置１０００ｃを概略的に示す図面である。図１１に例示されたプローブカード１００ｄは、図１に例示されたプローブカード１００に対応し、図１２に例示されたプローブカード１００ｄは、図２に例示されたプローブカード１００に対応する。図６１１及び図１２において、図７及び図８と同一参照符号は同一部材を示し、ここでは、それらについての重複説明を省略する。

図１１を参照すれば、プローブカード１００ｄは、入力端１５０、出力端１６０、入力プローブピン１３０ａ及び出力プローブピン１３０ｂを含む第１プローブピン１３０、第２プローブピン１４０ｂ、第１入力端スイッチ１７１ａ及び第２入力端スイッチ１７１ｂを含む入力端スイッチ、並びに出力端スイッチ１７３を含む。テスト装置１０００ｃは、プローブカード１００ｄを含み、入力信号印加部２１０、出力信号受信部２２０及びスイッチコントローラ２３０を含む。

第２プローブピン１４０ｂは、一端が、第２入力端スイッチ１７１ｂと電気的に連結され、他端が、ウェーハ５０の第２入力パッド５２ａと電気的に連結される。第２プローブピン１４０ｂは、入力信号印加部２１０から印加された入力信号ＳＩＧ＿ＩＮを第２入力パッド５２ａに伝達する。

第２入力端スイッチ１７１ｂは、入力端１５０と第２プローブピン１４０ｂとの間に位置し、ターンオン動作又はターンオフ動作を遂行することにより、入力端１５０と第２プローブピン１４０ｂとを電気的に連結又は分離する。

出力プローブピン１３０ｂは、一端が、出力端スイッチ１７３と連結され、他端が、ウェーハ５０の出力パッド５１ｂと電気的に連結される。出力プローブピン１３０ｂは、第１入力パッド５１ａに入力された入力信号ＳＩＧ＿ＩＮに応答し、出力パッド５１ｂから出力された出力信号ＳＩＧ＿ＯＵＴと、第２入力パッド５２ａに入力された入力信号ＳＩＧ＿ＩＮに応答し、出力パッド５１ｂから出力された出力信号ＳＩＧ＿ＯＵＴと、を出力端１６０に伝達する。

スイッチコントローラ２３０は、動作信号を、第１入力端スイッチ１７１ａ及び第２入力端スイッチ１７１ｂ、並びに、出力端スイッチ１７３に同時に印加する。具体的には、半導体素子の電気的特性をテストするために、第１入力端スイッチ１７１ａ及び出力端スイッチ１７３を同時にターンオンさせ、第２入力端スイッチ１７１ｂをターンオフさせる。また、第１プローブピン１３０の過磨耗状態を感知するために、第２入力端スイッチ１７１ｂ及び出力端スイッチ１７３を同時にターンオンさせ、第１入力端スイッチ１７１ａをターンオフさせる。

図１及び図１１に図示されているように、第１プローブピン１３０が正常である場合、第１プローブピン１３０は、第２プローブピン１４０，１４０ｂより高い高さを有するので、入力プローブピン１３０ａ及び出力プローブピン１３０ｂは、各々第１入力パッド５１ａ及び出力パッド５１ｂにコンタクトし、第２プローブピン１４０ｂは、第２入力パッド５２ａにコンタクトしない。

従って、テスト工程が進められる間、第２プローブピン１４０ｂは、第２入力パッド５２ａにコンタクトしないので、入力端１５０と第２入力パッド５２ａとを連結する経路は、電気的に開放される。それにより、第２プローブピン１４０ｂに伝達された入力信号ＳＩＧ＿ＩＮに応答し、出力パッド５１ｂから出力された出力信号ＳＩＧ＿ＯＵＴは、開放信号であり、出力端１６０は、前記開放信号を出力信号受信部２２０に提供する。

図２及び図１２に図示されているように、第１プローブピン１３０’が過磨耗された場合、第１プローブピン１３０’及び第２プローブピン１４０，１４０ｂは、大体同一高さを有するので、入力プローブピン１３０ａ’、出力プローブピン１３０ｂ’及び第２プローブピン１４０ｂは、各々第１入力パッド５１ａ、第２入力パッド５２ａ及び出力パッド５１ｂにコンタクトする。

従って、テスト工程が進められる間、第２プローブピン１４０ｂは、第２入力パッド５２ａにコンタクトするので、入力端１５０と第２入力パッド５２ａとを連結する経路は、電気的に短絡される。それにより、第２入力パッド５２ａに入力された入力信号ＳＩＧ＿ＩＮに応答し、出力パッド５１ｂから出力された出力信号ＳＩＧ＿ＯＵＴ’は、短絡信号であり、出力端１６０は、短絡信号を出力信号受信部２２０に提供する。
即ち、テスト工程が進められる間、第２プローブピン１４０ｂを介して、出力信号受信部２２０に伝達された出力信号ＳＩＧ＿ＯＵＴ又はＳＩＧ＿ＯＵＴ’を検出し、プローブカード１００ｂの不良如何を判断できる。

図１３及び図１４は、本発明の技術的思想によるプローブカード１００ｅ、及びプローブカード１００ｅを含むテスト装置１０００ｄを概略的に示す図面である。図１３に例示されたプローブカード１００ｅは、図１に例示されたプローブカード１００に対応し、図１４に例示されたプローブカード１００ｅは、図２に例示されたプローブカード１００に対応する。図１３及び図１４において、図１１及び図１２と同一参照符号は同一部材を示し、ここでは、それらについての重複説明を省略する。

図１３を参照すれば、プローブカード１００ｅは、第１入力端１５０ａ、第２入力端１５０ｂ、第１出力端１６０ａ、第２出力端１６０ｂ、入力プローブピン１３０ａ及び出力プローブピン１３０ｂを含む第１プローブピン１３０、第２プローブピン１４０ｂ、第１入力端スイッチ１７１ａ、第２入力端スイッチ１７１ｂ、及び第３入力端スイッチ１７１ｃを含む入力端スイッチ、並びに、第１出力端スイッチ１７３ａ及び第３出力端スイッチ１７３ｃを含む出力端スイッチを含む。

入力プローブピン１３０ａは、一端が、ウェーハ５０の第１入力パッド５１ａと電気的に連結され、他端は、第１入力端スイッチ１７１ａ及び第３入力端スイッチ１７１ｃに電気的に連結される。入力プローブピン１３０ａは、第１入力端１５０ａからパルス入力信号ＰＵＬＳＥ＿ＩＮを受信し、受信された前記パルス入力信号ＰＵＬＳＥ＿ＩＮを第１入力パッド５１ａに伝達する。また、入力プローブピン１３０ａは、第２入力端１５０ｂからＤＣ入力信号ＤＣ＿ＩＮを受信し、受信された前記ＤＣ入力信号ＤＣ＿ＩＮを第１入力パッド５１ａに伝達する。

第２プローブピン１４０ｂは、一端が、ウェーハ５０の第２入力パッド５２ａと電気的に連結され、他端が、第２入力端スイッチ１７１ｂと電気的に連結される。第２プローブピン１４０ｂは、第２入力端１５０ｂからＤＣ入力信号ＤＣ＿ＩＮを受信し、受信された前記ＤＣ入力信号ＤＣ＿ＩＮを第２入力パッド５２ａに伝達する。

出力プローブピン１３０ｂは、一端が、ウェーハ５０の出力パッド５１ｂと電気的に連結され、他端が、第１出力端スイッチ１７３ａ及び第３出力端スイッチ１７３ｃと電気的に連結される。出力プローブピン１３０ｂは、出力パッド５１ｂから、パルス出力信号ＰＵＬＳＥ＿ＯＵＴ、第１ＤＣ出力信号ＤＣ＿ＯＵＴ１及び第２ＤＣ出力信号ＤＣ＿ＯＵＴ２を受信する。出力プローブピン１３０ｂは、受信されたパルス出力信号ＰＵＬＳＥ＿ＯＵＴを第１出力端１６０ａに伝達し、受信された第１ＤＣ出力信号ＤＣ＿ＯＵＴ１及び第２ＤＣ出力信号ＤＣ＿ＯＵＴ２を第２出力端１６０ｂに伝達する。
ここで、パルス出力信号ＰＵＬＳＥ＿ＯＵＴは、第１入力パッド５１ａに入力されたパルス入力信号ＰＵＬＳＥ＿ＩＮに応答する信号であり、第１ＤＣ出力信号ＤＣ＿ＯＵＴ１は、第１入力パッド５１ａに入力されたＤＣ入力信号ＤＣ＿ＩＮに応答する信号であり、第２ＤＣ出力信号ＤＣ＿ＯＵＴ２は、第２入力パッド５２ａに入力されたＤＣ入力信号ＤＣ＿ＩＮに応答する信号である。

第１入力端スイッチ１７１ａは、第１入力端１５０ａと入力プローブピン１３０ａとの間に位置し、第２入力端スイッチ１７１ｂは、第２入力端１５０ｂと第２プローブピン１４０ｂとの間に位置し、第３入力端スイッチ１７１ｃは、第２入力端１５０ｂと入力プローブピン１３０ａとの間に位置する。

第１入力端スイッチ１７１ａは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第１入力端１５０ａと入力プローブピン１３０ａとを電気的に連結又は分離する。第２入力端スイッチ１７１ｂは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第２入力端１５０ｂと第２プローブピン１４０ｂとを電気的に連結又は分離する。第３入力端スイッチ１７１ｃは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第２入力端１５０ｂと入力プローブピン１３０ａとを電気的に連結又は分離うる。

第１出力端スイッチ１７３ａは、第１出力端１６０ａと出力プローブピン１３０ｂとの間に位置し、第３出力端スイッチ１７３ｃは、第２出力端１６０ｂと出力プローブピン１３０ｂとの間に位置する。第１出力端スイッチ１７３ａは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第１出力端１６０ａと出力プローブピン１３０ｂとを電気的に連結又は分離する。第３出力端スイッチ１７３ｃは、スイッチコントローラ２３０から動作信号を印加され、ターンオン動作又はターンオフ動作を遂行することにより、第２出力端１６０ｂと出力プローブピン１３０ｂとを電気的に連結又は分離する。

一方、テスト装置１０００ｄは、プローブカード１００ｅを含み、第１入力信号印加部２１０ａ、第２入力信号印加部２１０ｂ、第１出力信号受信部２２０ａ、第２出力信号受信部２２０ｂ及びスイッチコントローラ２３０を含む。

スイッチコントローラ２３０は、動作信号を生成し、第１入力端スイッチ１７１ａ、第２入力端スイッチ１７１ｂ、及び第３入力端スイッチ１７１ｃ、並びに、第１出力端スイッチ１７３ａ及び第３出力端スイッチ１７３ｃに印加する。スイッチコントローラ２３０は、第１伝達ライン２３１を介して、第１入力端スイッチ１７１ａ及び第１出力端スイッチ１７３ａと連結される。また、スイッチコントローラ２３０は、第２伝達ライン２３３を介して、第２入力端スイッチ１７１ｂ、第３入力端スイッチ１７１ｃ、及び第３出力端スイッチ１７３ｃに連結される。

スイッチコントローラ２３０は、半導体素子の電気的特性を検査するためのＡＣテストを行うために、第１入力端スイッチ１７１ａ及び第１出力端スイッチ１７３ａを同時にターンオンさせる。その結果、第１入力信号印加部２１０ａで生成されたパルス入力信号ＰＵＬＳＥ＿ＩＮは、第１入力パッド５１ａに伝達され、パルス入力信号ＰＵＬＳＥ＿ＩＮに応答し、出力パッド５１ｂから出力されたパルス出力信号ＰＵＬＳＥ＿ＯＵＴは、第１出力信号受信部２２０ａに伝達される。

スイッチコントローラ２３０は、半導体素子の電気的特性を検査するためのＤＣテストを行うために、第３入力端スイッチ１７１ｃ及び第３出力端スイッチ１７３ｃを同時にターンオンさせる。その結果、第２入力信号印加部２１０ｂで生成されたＤＣ入力信号ＤＣ＿ＩＮは、第１入力パッド５１ａに伝達され、ＤＣ入力信号ＤＣ＿ＩＮに応答し、出力パッド５１ｂから出力された第１ＤＣ出力信号ＤＣ＿ＯＵＴ１は、第２出力信号受信部２２０ｂに伝達される。

スイッチコントローラ２３０は、プローブカード１００ｅの不良如何を検査するためのＤＣテストを行うために、第２入力端スイッチ１７１ｂ及び第３出力端スイッチ１７３ｃを同時にターンオンさせる。その結果、第２入力信号印加部２１０ｂで生成されたＤＣ入力信号ＤＣ＿ＩＮは、第２入力パッド５２ａに伝達され、ＤＣ入力信号ＤＣ＿ＩＮに応答し、出力パッド５１ｂから出力された第２ＤＣ出力信号ＤＣ＿ＯＵＴ２は、第２出力信号受信部２２０ｂに伝達される。

図１及び図１３に図示されているように、第１プローブピン１３０が正常である場合、第１プローブピン１３０は、第２プローブピン１４０，１４０ｂより高い高さを有するので、入力プローブピン１３０ａ及び出力プローブピン１３０ｂは、各々第１入力パッド５１ａ及び出力パッド５１ｂにコンタクトし、第２プローブピン１４０ｂは、第２入力パッド５２ａにコンタクトしない。即ち、第２入力端１５０ｂと第２入力パッド５２ａとを電気的に連結する経路は、開放される。従って、テスト工程が進められる間、第２プローブピン１４０ｂ及び出力プローブピン１３０ｂを介して、第２出力信号受信部２２０ｂに伝達される第２ＤＣ出力信号ＤＣ＿ＯＵＴ２は、開放信号である。

図２及び図１４に図示されているように、第１プローブピン１３０’が過磨耗された場合、第１プローブピン１３０’及び第２プローブピン１４０，１４０ｂは、大体同一高さを有するので、入力プローブピン１３０ａ’、出力プローブピン１３０ｂ’、及び第２プローブピン１４０ｂは、各々第１入力パッド５１ａ、出力パッド５１ｂ、及び第２入力パッド５２ａにコンタクトすることができる。即ち、第２入力端１５０ｂと第２入力パッド５２ａとを電気的に連結する経路は、短絡される。従って、テスト工程が進められる間、第２プローブピン１４０ｂ及び出力プローブピン１３０ｂ’を介して、第２出力信号受信部２２０ｂに伝達される第２ＤＣ出力信号ＤＣ＿ＯＵＴ２’は、短絡信号である。
即ち、テスト工程が進められる間、第２プローブピン１４０ｂ及び出力プローブピン１３０ｂ’を介して、出力信号受信部２２０に伝達された第２出力信号受信部２２０ｂに伝達される第２ＤＣ出力信号ＤＣ＿ＯＵＴ２又はＤＣ＿ＯＵＴ２’を検出し、プローブカード１００ｂの不良如何を判断できる。

図１５は、本発明の一実施形態によるテスト装置１０００を概略的に示す図面である。

図１５を参照すれば、テスト装置１０００は、プローブカード１００、テストチェンバ（ｔｅｓｔ ｃｈａｍｂｅｒ）７０、テスタ２００及びローダチェンバ（ｌｏａｄｅｒ ｃｈａｍｂｅｒ）６０を含む。ここで、テスタ２００は、テストヘッド２５０とテスタ本体２６０とを含み、テストヘッド２５０とテスタ本体２６０は、有線又は無線通信を介して送受信可能になるように連結される。

プローブカード１００は、基板１１０及びプローブピン１２０を含む。ウェーハ５０上に形成された各半導体素子の大きさは非常に小さいので、電気的信号を発するテスタ２００を各半導体素子に直接連結することは、非常に困難である。従って、電気的信号を発するテスタ２００と、各半導体素子が形成されたウェーハ５０との間で、プローブカード１００が中間媒介体として利用される。

基板１１０は、円板状であり、上面には、円周方向に沿って形成された複数のオス（ｍａｌｅ）コネクタ又はメス（ｆｅｍａｌｅ）コネクタが形成される。かようなオスコネクタ又はメスコネクタを利用し、プローブカード１００は、上部のテストヘッド２５０に結合される。

プローブピン１２０は、基板１１０の一面に付着され、半導体素子に物理的に接触し、テスタ２００から受信した電気的信号を各半導体素子に伝達する。具体的には、プローブピン１２０は、各半導体素子のパッドにコンタクトし、テスタ２００から受信した電気的信号、例えば、電源及び信号のうち少なくとも一つをパッドに伝達する。一実施形態において、テスト工程が完了した後、プローブピン１２０は、プローブカード１００から除去される。

テストチェンバ７０は、半導体素子の電気的特性をテストするための空間を提供し、テストチェンバ７０には、ウェーハ５０を支持するステージ３００が配置される。ステージ３００は、ウェーハ５０を支持し、例えば、図１６に図示されているように、ウェーハ５０を上下及び／又は左右に移動させる機能を遂行する。

具体的には、ステージ３００は、テスト段階でテストされるウェーハ５０が、適正位置に位置すれば、プローブカード１００のプローブピン１２０と、ウェーハ５０の各半導体素子のパッドとがコンタクトされるように、ウェーハ５０を上方に移動する。一方、ステージ３００は、テストが終われば、ウェーハ５０を下方に移動する。

プローブカード１００は、プローブピン１２０が配置されたプローブカード１００の一面が、テストチェンバ７０上部の開放部分に向かうように配置され、テストチェンバ７０内には、ウェーハ５０がプローブカード１００と対向するように、ステージ３００上に配置される。ウェーハ５０がステージ３００上に置かれるとき、ウェーハ５０のフラットゾーン（ｆｌａｔ ｚｏｎｅ）又はノッチ（ｎｏｔｃｈ）を利用して、半導体素子のパッドをプローブカード１００のプローブピン１２０の配列方向に整列させる。

かように、半導体素子のパッドがプローブカード１００のプローブピン１２０に整列されれば、ステージ３００が上下方向に直線移動されることにより、ウェーハ５０内の半導体素子のパッドがプローブカード１００のプローブピン１２０に電気的に接触する。

テストヘッド２５０は、テストヘッドボード２５１及びベース２５３を含む。テストヘッドボード２５１は、テストヘッド２５０の本体を構成する部分であり、四角平板形態を有し、側面に傾斜を有し、下部面の面積が上部面の面積より狭い。しかし、テストヘッドボード２５１の形態は、それに限定されない。例えば、テストヘッドボード２５１は、上部面と下部面とが同一である一般的な四角平板であるか、又は円形平板形態を有する場合がある。

ベース２５３は、テストヘッドボード２５１の下部面上に配置され、中空リング形態を有し、かようなベース２５３下部面とプローブカード１００とが結合される。ベース２５３は、プローブカード１００の形態により、多様な構造を有する。

テスタ本体２６０は、半導体素子をテストするための電気的信号を発生させ、テストヘッド２５０及びプローブカード１００を介して、ウェーハ５０内の各半導体素子に電気的信号を伝達することができる。また、テスタ本体２６０は、各半導体素子に伝達された電気的信号に対応して各半導体素子から出力される出力信号を、プローブカード１００及びテストヘッド２５０を介して伝達され、半導体素子の不良如何を判断すると共に、プローブカード１００のプローブピン１２０の不良如何を判断する。

ローダチェンバ６０は、テストされるウェーハ５０が保存される空間であり、ローダチェンバ６０に保存されたウェーハ５０は、テストのために、移動手段（図示せず）により、１枚ずつテストチェンバ７０のステージ３００に移される。

図１６は、本発明の一実施形態によるプローブカード１００を概略的に示す断面図である。

図１６を参照すれば、プローブカード１００は、基板１１０、プローブピン１２０及び機構部１８０を含む。基板１１０は、支持基板１１１、インタポーザ１１２及び回路基板１１３を含む。

回路基板１１３は、テスタ２００（図１５）と電気的に連結され、テスタ２００から電気的信号を受信し、テスタ２００に電気的信号を送信するためのケーブルコネクタを具備する。回路基板１１３は、電気的信号を伝送するための多様な電子回路を含む。例えば、回路基板１１３は、並列テスト（ｐａｒａｌｌｅｌ ｔｅｓｔ）を行うためのＤＣリレー、パワーリレーなどの多様なリレー部品を含む。

支持基板１１１は、ステージ３００と対向し、回路基板１１３と平行になるように配置される。支持基板１１１は、機構部１８０から延長された連結柱１８１によって固定される。支持基板１１１の、ステージ３００と対向する一面上には、プローブピン１２０が付着される。プローブピン１２０は、支持基板１１１の一面から、支持基板１１１の一面に対して垂直方向に突出した、高さが異なる第１プローブピン１３０及び第２プローブピン１４０を含む。支持基板１１１は、例えば、ＭＬＣ（ｍｕｌｔｉ ｌａｙｅｒ ｃｅｒａｍｉｃ、多層セラミック）基板又はＳＬＣ（ｓｉｎｇｌｅ ｌａｙｅｒ ｃｅｒａｍｉｃ、単層セラミック）基板を含むが、それに限定されない。

インタポーザ１１２は、回路基板１１３と支持基板１１１との間に配置され、回路基板１１３と支持基板１１１とを電気的に連結する。

機構部１８０は、回路基板１１３の上部に配置される。機構部１８０は、テスト工程が進められる間、プローブカード１００の平坦度を調節すると共に、プローブカード１００にかかる荷重を等しく分散させるように構成される。

以上、図面と明細書とで例示的な実施形態が開示された。本明細書において、特定の用語を使用して実施形態について説明したが、それらは、単に本開示の技術的思想について説明する目的にのみ使用されており、意味を限定したり、特許請求の範囲に記載された本開示の範囲を制限したりするために使用されたものではない。従って、本技術分野の当業者であるならば、それらから多様な変形、及び均等な他の実施形態が可能であるという点を理解するであろう。従って、本開示の真の技術的保護範囲は、特許請求の範囲の技術的思想によってのみ決まるものである。

本発明の、プローブカード、及びそれを含むテスト装置は、例えば、半導体製造関連の技術分野に効果的に適用可能である。

５０ ウェーハ
５１ 第１パッド
５１ａ、５１ｂ 入力パッド、第１出力パッド
５２ 第２パッド
５２ｂ 第２出力パッド
５５ 保護層
６０ ロードチェンバ
７０ テストチェンバ
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ プローブカード
１１０ 基板
１１１ 支持基板
１１２ インタポーザ
１１３ 回路基板
１１９ ボンディングパッド
１２０ プローブピン
１３０，１３０’ 第１プローブピン
１３０ａ、１３０ａ’ 入力プローブピン
１３０ｂ、１３０ｂ’ 出力プローブピン
１３０Ｈ 第１高さ
１３１、１４１ 支持部
１３１Ｈ、１４１Ｈ 支持部の高さ
１３３、１４３ 連結部
１３５、１４５ チップ部
１３５Ｈ、１４５Ｈ チップ部の高さ
１４０、１４０ａ、１４０ｂ 第２プローブピン
１４０Ｈ 第２高さ
１４０＿１、１４０＿２ 第１、第２サブピン
１５０ 入力端
１６０ 出力端
１７１ 入力端スイッチ
１７１ａ、１７１ｂ 第１、第２入力端スイッチ
１７３ａ、１７３ｂ、１７３ｃ 第１、第２、第３出力端スイッチ
１８０ 機構部
１８１ 連結柱
２００ テスタ
２１０ 入力信号印加部
２１０ａ、２１０ｂ 第１、第２入力信号印加部
２２０ 出力信号受信部
２２０ａ、２２０ｂ 第１、第２出力信号受信部
２３０ スイッチコントローラ
２３１、２３３ 第１、第２伝達ライン
２５０ テストヘッド
２６０ テスタ本体
２７０ テスト本体
３００ ステージ
１０００，１０００ａ，１０００ｂ，１０００ｃ，１０００ｄ テスト装置
ＣＨ１、ＣＨ２ 第１、第２テストチャネル
ＤＣ＿ＩＮ ＤＣ入力信号
ＤＣ＿ＯＵＴ１ 第１ＤＣ出力信号
ＤＣ＿ＯＵＴ２、ＤＣ＿ＯＵＴ２’ 第２ＤＣ出力信号
ＰＵＬＳＥ＿ＩＮ パルス入力信号
ＰＵＬＳＥ＿ＯＵＴ パルス出力信号
ＳＩＧ＿ＩＮ 入力信号
ＳＩＧ＿ＯＵＴ、ＳＩＧ＿ＯＵＴ’ 出力信号

Claims (20)

1. 単数又は複数の半導体素子を含む被試験素子（ＤＵＴ）の電気的特性をテストするためのプローブカードであって、
   基板と、
   前記基板の一面上に設けられ、前記被試験素子のパッドに接触可能なチップ部を有する第１プローブピンと、
   前記基板の一面上に設けられ、前記被試験素子のパッドに接触可能なチップ部を有する第２プローブピンと、を含み、
   前記第１プローブピンは、前記第２プローブピンより、前記基板の一面に対する垂直方向である第１方向にさらに突出した、ことを特徴とするプローブカード。
2. 前記第１プローブピン及び前記第２プローブピン各々は、
   前記基板に固定された支持部と、
   前記支持部と前記チップ部とを連結する連結部と、を含むことを特徴とする請求項１に記載のプローブカード。
3. 前記第１プローブピンの支持部が、前記第１方向に前記基板の一面から延長された高さは、前記第２プローブピンの支持部が、前記第１方向に前記基板の一面から延長された高さより高いことを特徴とする請求項２に記載のプローブカード。
4. 前記第１プローブピンのチップ部が、前記第１方向に前記基板の一面上で延長された高さは、前記第２プローブピンのチップ部が、前記第１方向に前記基板上で延長された高さより高いことを特徴とする請求項２に記載のプローブカード。
5. 前記基板は、外部から提供された入力信号を受信する入力端、及び出力信号を外部に送信する出力端を含み、
   前記第２プローブピンは、前記入力端と前記出力端とを電気的に連結する経路を開放させたり短絡させたりするように構成されたことを特徴とする請求項１に記載のプローブカード。
6. 前記第１プローブピンは、前記入力端と、前記被試験素子の入力パッドとの間に位置する入力プローブピンと、前記被試験素子の第１出力パッドと、前記出力端との間に位置する出力プローブピンと、を含み、
   前記第２プローブピンは、前記被試験素子の第２出力パッドと、前記出力端との間に位置することを特徴とする請求項５に記載のプローブカード。
7. 前記第１プローブピンは、前記入力端と、前記被試験素子の第１入力パッドとの間に位置する入力プローブピンと、前記被試験素子の出力パッドと、前記出力端との間に位置する出力プローブピンと、を含み、
   前記第２プローブピンは、前記入力端と、前記被試験素子の第２入力パッドとの間に位置することを特徴とする請求項５に記載のプローブカード。
8. 前記第２プローブピンは、前記基板から前記第１方向に突出した高さが互いに異なる２個以上のプローブピンを含むことを特徴とする請求項１に記載のプローブカード。
9. 前記第１プローブピンが、前記基板から前記第１方向に突出した第１高さは、前記第２プローブピンが、前記基板から前記第１方向に突出した第２高さより１０μｍないし４０μｍ高いことを特徴とする請求項１に記載のプローブカード。
10. 入力信号を提供するテスタと、
    単数又は複数の半導体素子を含むウェーハを支持するステージと、
    前記入力信号を前記ウェーハに伝達し、前記入力信号に応答し、前記ウェーハから出力された出力信号を前記テスタに伝達するように構成されるプローブカードと、を含み、
    前記プローブカードは、基板と、前記基板の一面上に設けられ、各々が前記ウェーハのパッドに接触可能になるように構成された第１プローブピン及び第２プローブピンと、を含み、
    前記テスタは、前記出力信号を基に、前記単数又は複数の半導体素子の電気的特性をテストし、前記第１プローブピンの過磨耗状態を検出するように構成された、ことを特徴とするテスト装置。
11. 前記第１プローブピンが、前記基板の一面から前記基板の一面に対する垂直方向である第１方向に突出した高さは、前記第２プローブピンが、前記基板の一面から前記第１方向に突出した高さよりさらに高いことを特徴とする請求項１０に記載のテスト装置。
12. 前記テスタは、前記第２プローブピンを介して出力された出力信号が開放信号であるならば、前記第１プローブピンを正常であると判断し、前記第２プローブピンを介して出力された前記出力信号が短絡信号であるならば、前記第１プローブピンを不良であると判断するように構成されたことを特徴とする請求項１０に記載のテスト装置。
13. 前記第１プローブピンは、前記入力信号を前記ウェーハの入力パッドに伝達するように構成された入力プローブピンと、前記ウェーハの第１出力パッドから出力された前記出力信号を受信する出力プローブピンと、を含み、
    前記第２プローブピンは、前記ウェーハの第２出力パッドから出力された前記出力信号を受信するように構成されたことを特徴とする請求項１０に記載のテスト装置。
14. 前記第１プローブピンは、前記入力信号を前記ウェーハの第１入力パッドに伝達するように構成された入力プローブピンと、前記ウェーハの出力パッドから出力された出力信号を受信する出力プローブピンと、を含み、
    前記第２プローブピンは、前記入力信号を、前記ウェーハの第２入力パッドに伝達するように構成されたことを特徴とする請求項１０に記載のテスト装置。
15. 入力信号を提供する入力信号印加部と、
    出力信号を受信する出力信号受信部と、
    前記入力信号印加部から提供された前記入力信号をウェーハに伝達し、前記ウェーハから出力された前記出力信号を、前記出力信号受信部に伝達するプローブカードと、を含み、
    前記プローブカードは、
    前記入力信号を受信する少なくとも１つの入力端と、
    前記出力信号を送信する少なくとも１つの出力端と、
    前記ウェーハのパッドに接触可能になるように構成され、第１高さを有する第１プローブピンと、
    前記ウェーハのパッドに接触可能になるように構成され、前記第１高さより低い第２高さを有する第２プローブピンと、を含むことを特徴とするテスト装置。
16. 前記第２プローブピンは、前記ウェーハの出力パッドと、前記出力端との間に位置することを特徴とする請求項１５に記載のテスト装置。
17. 前記第２プローブピンは、前記第１プローブピンの一端部が摩耗された程度によって、前記ウェーハの出力パッドと、前記出力端とを電気的に連結する経路を開放又は短絡させるように構成されたことを特徴とする請求項１６に記載のテスト装置。
18. 前記第１プローブピンは、入力プローブピン及び出力プローブピンを含み、
    前記プローブカードは、
    前記少なくとも１つの入力端及び前記入力プローブピンに電気的に連結されるように構成された少なくとも１つの入力端スイッチと、
    前記少なくとも１つの出力端及び前記出力プローブピンに電気的に連結されるように構成されるか、あるいは前記少なくとも１つの出力端及び前記第２プローブピンに電気的に連結されるように構成された少なくとも１つの出力端スイッチと、をさらに含むことを特徴とする請求項１５に記載のテスト装置。
19. 前記少なくとも１つの入力端スイッチ、及び前記少なくとも１つの出力端スイッチを制御するための動作信号を伝送するように構成されたスイッチコントローラをさらに含むことを特徴とする請求項１８に記載のテスト装置。
20. 前記少なくとも１つの入力端スイッチは、第１入力端スイッチ及び第２入力端スイッチを含み、
    前記少なくとも１つの出力端スイッチは、前記少なくとも１つの出力端及び前記出力プローブピンに電気的に連結されるように構成され、前記少なくとも１つの出力端及び前記第２プローブピンに電気的に連結されるように構成された第１出力端スイッチ、第２出力端スイッチ、及び第３出力端スイッチを含み、
    前記スイッチコントローラは、第１伝達ラインを介して、前記第１入力端スイッチ及び前記第１出力端スイッチに連結され、
    前記スイッチコントローラは、第２伝達ラインを介して、前記第２入力端スイッチ、前記第２出力端スイッチ及び前記第３出力端スイッチに連結されることを特徴とする請求項１９に記載のテスト装置。
    

Images