KR20180065422A - 프로브 카드 및 이를 포함하는 테스트 장치 - Google Patents

프로브 카드 및 이를 포함하는 테스트 장치 Download PDF

Info

Publication number
KR20180065422A
KR20180065422A KR1020160166205A KR20160166205A KR20180065422A KR 20180065422 A KR20180065422 A KR 20180065422A KR 1020160166205 A KR1020160166205 A KR 1020160166205A KR 20160166205 A KR20160166205 A KR 20160166205A KR 20180065422 A KR20180065422 A KR 20180065422A
Authority
KR
South Korea
Prior art keywords
output
input
probe pin
signal
pad
Prior art date
Application number
KR1020160166205A
Other languages
English (en)
Other versions
KR102623549B1 (ko
Inventor
김규열
강신호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160166205A priority Critical patent/KR102623549B1/ko
Priority to US15/615,084 priority patent/US10996242B2/en
Priority to JP2017171494A priority patent/JP7109167B2/ja
Publication of KR20180065422A publication Critical patent/KR20180065422A/ko
Application granted granted Critical
Publication of KR102623549B1 publication Critical patent/KR102623549B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06766—Input circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 기술적 사상은 복수의 반도체 소자들을 포함하는 피시험 소자(device under test, DUT)의 전기적 특성을 테스트하기 위한 프로브 카드로서, 기판, 상기 기판의 일면 상에 마련되고, 상기 피시험 소자의 패드에 접촉 가능한 팁부를 가지는 제1 프로브 핀, 및 상기 기판의 일면 상에 마련되고, 상기 피시험 소자의 패드에 접촉 가능한 팁부를 가지는 제2 프로브 핀을 포함하고, 상기 제1 프로브 핀은 상기 제2 프로브 핀 보다 상기 기판의 일면의 수직 방향인 제1 방향으로 더 돌출된 것을 특징으로 하는 프로브 카드를 제공한다.

Description

프로브 카드 및 이를 포함하는 테스트 장치 {Probe card and Test apparatus including the same}
본 발명의 기술적 사상은 프로브 카드 및 이를 포함하는 테스트 장치에 관한 것으로서, 보다 상세하게는 복수의 반도체 소자들이 형성된 피시험 소자의 전기적 특성을 테스트하기 위한 프로브 카드 및 프로브 카드를 포함하는 테스트 장치에 관한 것이다.
반도체 공정을 통해 웨이퍼 상에 복수의 반도체 소자들이 형성된 후, 각각의 반도체 소자에 대한 전기적 특성 테스트가 수행된다. 상기 전기적 특성 테스트는, 웨이퍼 상의 반도체 소자들에 전기적 신호를 인가하고, 상기 인가된 전기적 신호에 대응하여 출력되는 신호를 감지하여 상기 복수의 반도체 소자들의 불량을 판단하는 프로브 카드를 통해 수행된다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 프로브 핀의 마모된 상태를 전기적 테스트를 통하여 검사할 수 있는 프로브 카드를 제공하는데 있다.
본 발명의 기술적 사상이 해결하고자 하는 또 다른 과제는 상기 프로브 카드를 포함하는 테스트 장치를 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 복수의 반도체 소자들을 포함하는 피시험 소자(device under test, DUT)의 전기적 특성을 테스트하기 위한 프로브 카드로서, 기판, 상기 기판의 일면 상에 마련되고, 상기 피시험 소자의 패드에 접촉 가능한 팁부를 가지는 제1 프로브 핀, 및 상기 기판의 일면 상에 마련되고, 상기 피시험 소자의 패드에 접촉 가능한 팁부를 가지는 제2 프로브 핀을 포함하고, 상기 제1 프로브 핀은 상기 제2 프로브 핀 보다 상기 기판의 일면의 수직 방향인 제1 방향으로 더 돌출된 것을 특징으로 하는 프로브 카드를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 입력 신호를 제공하는 테스터, 복수의 반도체 소자들을 포함하는 웨이퍼가 안착되는 스테이지, 및 상기 입력 신호를 상기 웨이퍼에 전달하고, 상기 입력 신호에 응답하여 상기 웨이퍼로부터 출력된 출력 신호를 상기 테스터로 전달하도록 구성되는 프로브 카드를 포함하며, 상기 프로브 카드는, 기판과, 상기 기판의 일면 상에 마련되며 각각이 상기 웨이퍼의 패드에 접촉 가능하도록 구성된 제1 프로브 핀 및 제2 프로브 핀을 포함하며, 상기 테스터는 상기 출력 신호를 기반으로 상기 복수의 반도체 소자들의 전기적 특성을 테스트하고, 상기 제1 프로브 핀의 과마모 상태를 검출하도록 구성된 것을 특징으로 하는 테스트 장치를 제공한다.
나아가, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 입력 신호를 제공하는 입력 신호 인가부, 출력 신호를 수신하는 출력 신호 수신부, 및 상기 입력 신호 인가부로부터 제공된 입력 신호를 웨이퍼에 전달하고, 상기 웨이퍼에서 출력된 상기 출력 신호를 상기 출력 신호 수신부에 전달하는 프로브 카드를 포함하며, 상기 프로브 카드는, 상기 입력 신호를 수신하는 적어도 하나의 입력단, 상기 출력 신호를 송신하는 적어도 하나의 출력단, 상기 웨이퍼의 패드에 접촉 가능하도록 구성되고, 제1 높이를 갖는 제1 프로브 핀, 및 상기 웨이퍼의 패드에 접촉 가능하도록 구성되고, 제1 높이 보다 작은 제2 높이를 갖는 제2 프로브 핀을 포함하는 것을 특징으로 하는 테스트 장치를 제공한다.
본 발명의 기술적 사상에 따른 프로브 카드 및 테스트 장치에 의하면, 프로브 카드는 높이가 상이한 프로브 핀들을 포함함으로써, 반도체 소자들의 전기적 특성을 검사하는데 이용되는 프로브 핀의 과마모 상태를 보다 정확하게 검사할 수 있다. 따라서, 프로브 핀의 마모 상태를 과소 예측하여 프로브 카드의 수명이 남아 있음에도 프로브 카드를 불량으로 판단하거나, 프로브 핀의 마모 상태를 과다 예측하여 프로브 핀이 웨이퍼의 패드에 정확히 컨택하지 못하는 문제를 개선할 수 있다.
도 1a 및 도 1b은 본 발명의 기술적 사상의 일 실시예에 따른 프로브 카드를 개략적으로 나타내는 도면들이다.
도 1c는 도 1b에 예시된 프로브 카드의 일부를 확대하여 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 기술적 사상의 일부 실시예들에 따른 프로브 카드를 개략적으로 나타내는 도면들이다.
도 3은 본 발명의 기술적 사상의 일부 실시예들에 따른 프로브 카드를 개략적으로 나타내는 도면들이다.
도 4a 및 도 4b는 본 발명의 기술적 사상에 따른 프로브 카드 및 프로브 카드를 포함하는 테스트 장치를 개략적으로 나타내는 도면들이다.
도 5a 및 도 5b는 본 발명의 기술적 사상에 따른 프로브 카드 및 프로브 카드를 포함하는 테스트 장치를 개략적으로 나타내는 도면들이다.
도 6a 및 도 6b는 본 발명의 기술적 사상에 따른 프로브 카드 및 프로브 카드를 포함하는 테스트 장치를 개략적으로 나타내는 도면들이다.
도 7a 및 도 7b는 본 발명의 기술적 사상에 따른 프로브 카드 및 프로브 카드를 포함하는 테스트 장치를 개략적으로 나타내는 도면들이다.
도 8은 본 발명의 일부 실시예들에 따른 테스트 장치을 개략적으로 나타내는 도면이다.
도 9는 본 발명의 일부 실시예들에 따른 프로브 카드를 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다.
도 1a 및 도 1b은 본 발명의 기술적 사상의 일 실시예에 따른 프로브 카드(100)를 개략적으로 나타내는 도면들이다. 도 1c는 도 1b에 예시된 프로브 카드(100)의 일부를 확대하여 나타낸 도면이다.
도 1a를 참조하면, 프로브 카드(100)는 기판(110) 및 기판(110)의 일면 상에 마련된 프로브 핀(120)을 포함할 수 있다.
프로브 카드(100)는 복수의 반도체 소자들을 포함하는 피시험 소자(device under test, DUT)의 전기적 특성을 테스트하기 위한 테스트 공정을 수행하기 위하여 제공될 수 있다. 예를 들어, 프로브 카드(100)는 웨이퍼(50)에 형성된 반도체 소자들에 전기적 신호를 인가하고, 인가된 전기적 신호에 대응하여 반도체 소자들에서 출력되는 신호에 의해 반도체 소자들의 불량 여부를 판단하기 위한 EDS(Electric Die Sorting) 공정을 수행하기 위하여 제공될 수 있다. 물론, 본 발명의 기술적 사상이 EDS 공정에 한정되는 것은 아니며, 복수의 반도체 소자들의 불량 여부를 테스트하기 위한 임의의 테스트 공정에도 적용될 수 있다.
예컨대, 프로브 카드(100)는 테스터(도 8의 200 참조)에서 제공된 전기적 신호, 예를 들어 전원 및 신호 중 적어도 하나를 복수의 반도체 소자들을 포함하는 웨이퍼(50)에 인가할 수 있으며, 상기 인가된 전기적 신호에 대응하여 출력된 신호를 테스터로 제공할 수 있다. 테스트 공정이 진행되는 동안, 프로브 핀(120)은 웨이퍼(50)의 상의 패드에 물리적으로 접촉함으로써, 웨이퍼(50)에 전기적 신호를 전달하거나, 또는 웨이퍼(50)로부터 출력된 신호를 수신할 수 있다. 프로브 핀(120)의 적어도 일부는 테스터로부터 제공된 전기적 신호를 웨이퍼(50)에 전달하기 위한 입력용 프로브 핀일 수 있으며, 또한 프로브 핀(120)의 적어도 일부는 웨이퍼(50)로부터 출력된 전기적 신호를 수신하기 위한 출력용 프로브 핀일 수 있다. 이러한 프로브 핀(120)은 프로브 니들(needle) 또는 프로브(probe)로 지칭될 수도 있다.
일부 실시예들에서, 프로브 카드(100)는 캔틸레버형 프로브 카드(cantilever probe card), 수직형 프로브 카드(vertical probe card) 또는 멤브레인형 프로브 카드(membrane probe card) 일 수 있다.
일부 실시예들에서, 프로브 카드(100)는 멤스(micro-electro-mechanical systems, MEMS) 프로브 카드일 수 있다.
프로브 핀(120)은 제1 높이(130H)를 갖는 제1 프로브 핀(130) 및 제2 높이(140H)를 갖는 제2 프로브 핀(140)을 포함할 수 있다. 제1 프로브 핀(130)의 제1 높이(130H)는 제2 프로브 핀(140)의 제2 높이(140H)와 상이할 수 있다. 제1 프로브 핀(130)은 반도체 소자들의 전기적 특성을 테스트하기 위하여 제공될 수 있고, 제2 프로브 핀(140)은 제1 프로브 핀(130)의 불량 여부를 검출하기 위하여 제공될 수 있다.
일부 실시예들에서, 제1 프로브 핀(130)이 기판(110)의 일면으로부터 돌출된 제1 높이(130H)는 제2 프로브 핀(140)이 기판(110)의 일면으로부터 돌출된 제2 높이(140H) 보다 클 수 있다. 즉, 제1 프로브 핀(130)의 일 단부는 제2 프로브 핀(140)의 일 단부 보다 낮은 레벨에 위치할 수 있다.
이하에서, 도 1a 및 도 1b를 참조하여 테스트 공정이 진행되는 동안 프로브 카드의 불량 여부, 보다 구체적으로 제1 프로브 핀(130)의 과마모 상태를 감지하는 방법을 설명한다.
도 1a에 도시된 것과 같이, 제1 프로브 핀(130)이 웨이퍼(50)의 제1 패드(51)와 접촉하는 동안, 제2 프로브 핀(140)은 웨이퍼(50)의 제2 패드(52)로부터 이격될 수 있다.
구체적으로, 제1 프로브 핀(130)은 웨이퍼(50)의 제1 패드(51)와 접촉하므로, 웨이퍼(50)의 제1 패드(51)와 제1 테스트 채널(CH1) 사이는 전기적으로 연결될 수 있다. 예컨대, 제1 프로브 핀(130)은 웨이퍼(50)의 제1 패드(51)로부터 출력된 신호를 수신하여 제1 테스트 채널(CH1)로 전달함으로써, 반도체 소자의 전기적 특성을 검사하기 위한 신호를 테스터에 제공할 수 있다.
제2 프로브 핀(140)은 웨이퍼(50)의 제2 패드(52)와 접촉하지 않으므로, 웨이퍼(50)의 제2 패드(52)와 제2 테스트 채널(CH2) 사이는 전기적으로 연결되지 않는 개방(open) 상태가 될 수 있다. 그 결과, 제2 테스트 채널(CH2)은 개방 신호를 테스터에 제공하게 된다.
도 1b에 도시된 것과 같이, 제1 프로브 핀(130')의 일 단부가 마모됨에 따라, 제1 프로브 핀(130')의 제1 높이(130H')는 제2 프로브 핀(140)의 제2 높이(140H)와 대체로 동일해질 수 있다. 제1 프로브 핀(130')의 일 단부가 마모됨에 따라, 제1 프로브 핀(130')이 웨이퍼(50)의 제1 패드(51)에 접촉하는 동안, 제2 프로브 핀(140)은 웨이퍼(50)의 제2 패드(52)에 접촉할 수 있다. 즉, 제2 프로브 핀(140)이 웨이퍼(50)의 제2 패드(52)에 접촉함에 따라, 웨이퍼(50)의 제2 패드(52)와 제2 테스트 채널(CH2) 사이는 전기적으로 연결된 단락(short) 상태가 될 수 있다. 그 결과, 제2 테스트 채널(CH2)은 단락 신호를 테스터에 제공하게 된다. 제2 테스트 채널(CH2)을 통하여 단락 신호가 출력될 때, 제1 프로브 핀(130')은 제2 프로브 핀(140)과 대체로 동일한 높이를 가질 수 있다.
즉, 제2 프로브 핀(140)을 통하여 테스터로 전달되는 신호는 제1 프로브 핀(130)의 일 단부가 마모된 정도에 따라 달라지게 된다. 따라서, 제2 테스트 채널(CH2)을 통하여 출력된 신호를 검출하면, 제1 프로브 핀(130)의 과마모 상태를 감지할 수 있다.
일반적으로, 프로브 핀(120)에 부착된 이물질로 인하여 컨택 저항이 증가하는 것을 방지하고, 프로브 핀(120)을 웨이퍼(50)의 패드에 안정적으로 컨택시키기 위하여, 프로브 핀(120)의 일 단부를 폴리싱하는 니들 폴리싱(needle polishing)이 주기적으로 이루어질 수 있다.
다만, 도 1c에 도시된 것과 같이, 니들 폴리싱에 의하여 제1 프로브 핀(130')의 말단이 일정 수준 이상 마모되면, 제1 프로브 핀(130')이 웨이퍼(50)의 제1 패드(51) 주위의 보호층(55)에 컨택하게 되는 문제가 발생할 수 있다. 이로 인하여, 보호층(55)이 손상되어 반도체 소자를 손상시킬 수 있고, 또한 정상 반도체 소자를 불량으로 판단하게 되어 테스트 공정의 신뢰성을 저하시킬 수 있다.
일반적으로, 프로브 핀(120)의 일 단부가 마모된 상태를 검사하기 위하여, 주기적으로 프로브 핀(120)의 높이를 측정하는 방법이 이용되고 있으나 측정자의 측정 오차로 인하여 정확도가 떨어지는 문제가 있고, 니들 폴리싱의 횟수를 통하여 프로브 핀(120)의 마모량을 예측하여 프로브 카드(100)의 수명을 결정하는 방법이 이용되고 있으나 테스트 공정의 다양한 변수로 인하여 정확한 마모량을 예측하기가 어려운 문제가 있다.
본 발명의 실시예들에 따른 프로브 카드(100)에 의하면, 제1 프로브 핀(130)의 과마모 상태를 보다 정확히 검사할 수 있으므로 프로브 카드(100)를 보다 효율적으로 사용할 수 있으며, 반도체 소자의 전기적 특성을 보다 정확히 테스트할 수 있다. 그러므로, 제1 프로브 핀(130)의 마모 상태를 과다 예측하여 프로브 카드(100)의 수명이 남아 있음에도 프로브 카드(100)를 불량으로 판단하는 문제를 개선하고, 제1 프로브 핀(130)의 마모 상태를 과소 예측하여 과마모된 제1 프로브 핀(130)이 웨이퍼(50)의 제1 패드(51) 주위의 보호층에 컨택하여 테스트 공정의 신뢰성을 저하시키는 문제를 개선할 수 있다.
또한, 본 발명의 실시예들에 따른 프로브 카드(100)에 의하면, 별도의 프로브 카드(100)에 대한 검사 없이도, 테스트 공정이 진행되는 동안 제1 프로브 핀(130)의 과마모 상태를 실시간으로 감지할 수 있다.
도 2a 및 도 2b는 본 발명의 기술적 사상의 일부 실시예들에 따른 프로브 카드(100)를 개략적으로 나타내는 도면들이다.
도 2a를 참조하면, 프로브 카드(100)는 기판(110), 제1 프로브 핀(130), 및 제2 프로브 핀(140)을 포함할 수 있다.
제1 프로브 핀(130) 및 제2 프로브 핀(140) 각각은 지지부(131, 141), 연결부(133, 143), 및 팁부(135, 145)를 포함할 수 있다. 앞서 설명한 것과 같이, 제1 프로브 핀(130)이 기판(110)의 일면으로부터 돌출된 높이(130H)는 제2 프로브 핀(140)이 기판(110)의 일면으로부터 돌출된 높이(140H) 보다 클 수 있다.
제1 프로브 핀(130)의 지지부(131) 및 제2 프로브 핀(140)의 지지부(141)는 기판(110)의 일면 상에 배치되고, 본딩 패드(119)를 통하여 기판(110)의 내부 배선과 전기적으로 연결될 수 있다. 제1 프로브 핀(130)의 지지부(131) 및 제2 프로브 핀(140)의 지지부(141)는 각각 기판(110)의 일면으로부터 소정 높이까지 연장할 수 있다.
제1 프로브 핀(130)의 팁부(135) 및 제2 프로브 핀(140)의 팁부(145)는 각각 프로브 핀의 일 단부로서, 프로브 카드(100)와 웨이퍼(50) 간에 전기적 신호를 전송하기 위하여 각각 웨이퍼(50)의 제1 패드(51) 및 제2 패드(52)에 접촉할 수 있다.
팁부(135, 145)는 웨이퍼(50)의 패드에 접촉됨으로 인하여, 또는 팁부(135, 145)에 부착된 이물질을 제거하기 위한 니들 폴리싱에 의하여 마모될 수 있다. 팁부(135, 145)의 하부는 도 2a에 도시된 것과 같이 하부로 갈수록 좁아지는 형상을 가질 수 있고, 뾰족한 형상 또는 라운드 형상을 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 예를 들어 팁부(135, 145)는 평평한(flat) 하부면을 가질 수 있다.
연결부(133, 143)는 지지부(131, 141)와 팁부(135, 145)를 연결할 수 있다. 연결부(133, 143)는 지지부(131, 141)의 연장 방향과 교차하는 방향으로 연장할 수 있다. 예컨대, 연결부(133, 143)는 지지부(131, 141)의 연장 방향에 수직한 방향으로 연장할 수 있고, 또는 지지부(131, 141)의 연장 방향에 수직한 방향에 대하여 소정 각도 기울어진 방향으로 연장할 수 있다. 테스트 공정이 진행되는 동안 프로브 핀에 가해지는 하중에 의하여 연결부(133, 143)는 변형될 수 있으며, 이로써 웨이퍼(50)의 패드에 과도한 압력이 가해지는 것을 방지할 수 있다.
일부 실시예들에서, 제1 프로브 핀(130)의 지지부(131)가 기판(110)의 일면으로부터 돌출된 높이(131H)는 제2 프로브 핀(140)의 지지부(141)가 기판(110)의 일면으로부터 돌출된 높이(141H) 보다 클 수 있다. 바꿔 말해서, 제1 프로브 핀(130)의 지지부(131)가 제1 방향(d1)으로 연장된 길이는, 제2 프로브 핀(140)의 지지부(141)가 제1 방향(d1)으로 연장된 길이 보다 클 수 있다. 예를 들어, 상기 제1 방향(d1)은 기판(110)의 일면과 평행한 제2 방향(d2)에 수직한 방향일 수 있다.
초기 상태에서 제1 프로브 핀(130)의 높이(130H)는 제2 프로브 핀(140)의 높이(140H) 보다 크지만, 프로브 카드(100)에 대한 니들 폴리싱 등에 의하여 제1 프로브 핀(130)의 팁부(135)가 일정 수준 마모되면, 제1 프로브 핀(130)의 높이(130H)는 제2 프로브 핀(140)의 높이(140H)와 대체로 동일해 질 수 있다.
일부 실시예들에서, 제1 프로브 핀(130)의 높이(130H)와 제2 프로브 핀(140)의 높이(140H)의 차이는 제1 프로브 핀(130)의 지지부(131)의 높이(131H)와 제2 프로브 핀(140)의 지지부(141)의 높이(141H)의 차이와 대체로 동일할 수 있다.
일부 실시예들에서, 제1 프로브 핀(130)의 높이(130H)와 제2 프로브 핀(140)의 높이(140H)의 차이는 약 10 마이크로미터 보다 클 수 있고, 약 100 마이크로미터 보다 작을 수 있다. 또는, 제1 프로브 핀(130)의 높이(130H)와 제2 프로브 핀(140)의 높이(140H)의 차이는 약 10 마이크로미터 보다 클 수 있고, 70 마이크로미터 보다 작을 수 있다. 또는, 제1 프로브 핀(130)의 높이(130H)와 제2 프로브 핀(140)의 높이(140H)의 차이는 약 10 마이크로미터 보다 클 수 있고, 40 마이크로미터 보다 작을 수 있다.
도 2b를 참조하면, 제1 프로브 핀(130) 및 제2 프로브 핀(140) 각각은 지지부(131, 141), 연결부(133, 143), 및 팁부(135, 145)를 포함하며, 제1 프로브 핀(130)의 팁부(135)의 높이(135H)는 제2 프로브 핀(140)의 팁부(145)의 높이(145H) 보다 클 수 있다. 즉, 제1 프로브 핀(130)의 팁부(135)가 제1 방향(d1)으로 연장하는 길이는, 제2 프로브 핀(140)의 팁부(145)가 제1 방향(d1)으로 연장하는 길이 보다 클 수 있다.
일부 실시예들에서, 제1 프로브 핀(130)의 높이(130H)와 제2 프로브 핀(140)의 높이(140H)의 차이는 제1 프로브 핀(130)의 팁부(135)의 높이(135H)와 제2 프로브 핀(140)의 팁부(145)의 높이(145H)의 차이와 대체로 동일할 수 있다.
도 3은 본 발명의 기술적 사상의 일부 실시예들에 따른 프로브 카드(100a)를 개략적으로 나타내는 도면들이다.
도 3을 참조하면, 프로브 카드(100a)는 기판(110), 제1 프로브 핀(130), 및 제2 프로브 핀(140)을 포함할 수 있다. 제2 프로브 핀(140)은 높이가 상이한 제1 서브 핀(140_1) 및 제2 서브 핀(140_2)을 포함할 수 있다.
제1 서브 핀(140_1)이 기판(110)의 일면으로부터 돌출된 높이는 제2 서브 핀(140_2)이 기판(110)의 일면으로부터 돌출된 높이 보다 클 수 있다.
보다 구체적으로, 제1 서브 핀(140_1)이 웨이퍼(50)의 제2 패드(52)에 컨택될 때, 제2 테스트 채널(CH2)을 통하여 단락 신호가 외부, 예를 들어 테스터(도 8의 200 참고)로 제공될 수 있으며, 이를 통하여 제1 프로브 핀(130)이 제1 서브 핀(140_1)의 높이에 대응하는 만큼 마모되었음을 인식할 수 있다. 나아가, 제2 서브 핀(140_2)이 웨이퍼(50)의 제2 패드(52)에 컨택될 때, 제2 테스트 채널(CH2)을 통하여 단락 신호가 테스터로 제공될 수 있으며, 이를 통하여 제1 프로브 핀(130)이 제2 서브 핀(140_2)의 높이에 대응하는 만큼 마모되었음을 인식할 수 있다.
제2 프로브 핀(140)이 높이가 서로 다른 서브 핀들을 포함함으로써, 테스트 공정을 수행하면서 제1 프로브 핀(130)의 상태를 점진적으로 검사할 수 있고, 프로브 카드(100a)를 보다 효율적으로 관리할 수 있다.
도 3에 있어서, 제2 프로브 핀(140)은 2 가지의 높이를 가지는 서브 핀들을 포함하는 것으로 도시되었으나, 이는 예시적인 것이며 제2 프로브 핀(140)은 3 가지 이상의 높이를 가지는 서브 핀들을 포함할 수 있다.
도 4a 및 도 4b는 본 발명의 기술적 사상에 따른 프로브 카드(100b) 및 프로브 카드(100b)를 포함하는 테스트 장치(1000a)를 개략적으로 나타내는 도면들이다. 도 4a에 예시된 프로브 카드(100b)는 도 1a에 예시된 프로브 카드(100)에 대응할 수 있고, 도 4b에 예시된 프로브 카드(100b)는 도 1b에 예시된 프로브 카드(100)에 대응할 수 있다.
도 4a를 참조하면, 테스트 장치(1000a)는 프로브 카드(100b)를 포함할 수 있고, 입력 신호 인가부(210), 출력 신호 수신부(220), 및 스위치 컨트롤러(230)를 포함할 수 있다.
입력 신호 인가부(210)는 입력단(150)에 입력 신호(SIG_IN)를 인가할 수 있다. 상기 입력 신호(SIG_IN)는 펄스 신호 및/또는 DC 신호일 수 있으나, 이에 한정되는 것은 아니다.
출력 신호 수신부(220)는 출력단(160)으로부터 제공된 출력 신호(SIG_OUT)를 수신할 수 있다. 상기 출력 신호(SIG_OUT)는 펄스 신호 및/또는 DC(direct current) 신호일 수 있으나, 이에 한정되는 것은 아니다.
스위치 컨트롤러(230)는 동작 신호를 생성하여, 입력단 스위치(171) 및 출력단 스위치에 인가할 수 있다. 스위치 컨트롤러(230)는 전달 라인을 통하여 입력단 스위치(171), 제1 출력단 스위치(173a), 및 제2 출력단 스위치(173b)에 각각 연결될 수 있다.
한편, 프로브 카드(100b)는 입력단(150), 출력단(160), 입력 프로브 핀(130a) 및 출력 프로브 핀(130b)을 포함하는 제1 프로브 핀(130), 제2 프로브 핀(140a), 입력단 스위치(171), 및 출력단 스위치를 포함할 수 있다.
입력단(150)은 입력 신호 인가부(210)로부터 제공된 입력 신호(SIG_IN)를 수신할 수 있다. 입력단(150)은 하나인 것으로 도시되었으나 복수개일 수 있다. 입력단(150)은 도 1a에 도시된 기판(110)에 구비될 수 있다. 상기 입력단(150)으로 입력되는 입력 신호(SIG_IN)는, 예를 들어 펄스 입력 신호(PULSE_IN) 및/또는 DC 입력 신호(DC_IN)일 수 있으나, 이에 한정되는 것은 아니다.
출력단(160)은 출력 신호(SIG_OUT)를 출력 신호 수신부(220)로 송신할 수 있다. 출력단(160)은 하나인 것으로 도시되었으나 복수개일 수 있다. 출력단(160)은 도 1a에 도시된 기판(110)에 구비될 수 있다. 출력단(160)으로 입력되는 출력 신호(SIG_OUT)는, 예를 들어 펄스 입력 신호(PULSE_IN) 및/또는 DC 입력 신호(DC_IN)일 수 있으나, 이에 한정되는 것은 아니다.
입력 프로브 핀(130a)은 일단이 입력단 스위치(171)와 연결되고, 타단이 웨이퍼(50)의 입력 패드(51a)와 전기적으로 연결될 수 있다. 입력 프로브 핀(130a)은 입력단(150)으로부터 입력 신호(SIG_IN)를 수신할 수 있고, 수신된 상기 입력 신호(SIG_IN)를 웨이퍼(50)의 입력 패드(51a)로 전달할 수 있다.
출력 프로브 핀(130b)은 일단이 제1 출력단 스위치(173a)와 연결되고, 타단이 웨이퍼(50)의 제1 출력 패드(51b)와 전기적으로 연결될 수 있다. 출력 프로브 핀(130b)은 제1 출력 패드(51b)로부터 출력 신호(SIG_OUT)를 수신할 수 있고, 수신된 상기 출력 신호(SIG_OUT)를 출력단(160)으로 전달할 수 있다.
제2 프로브 핀(140a)은 일단이 제2 출력단 스위치(173b)와 연결되고, 타단이 웨이퍼(50)의 제2 출력 패드(52b)와 전기적으로 연결될 수 있다. 제2 프로브 핀(140a)은 제2 출력 패드(52b)로부터 출력 신호(SIG_OUT)를 수신할 수 있고, 수신된 상기 출력 신호(SIG_OUT)를 출력단(160)으로 전달할 수 있다.
입력단 스위치(171)는 입력단(150)과 입력 프로브 핀(130a) 사이에 위치할 수 있다. 입력단 스위치(171)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온(turn-on) 동작 또는 턴-오프(turn-off) 동작을 수행함으로써, 입력단(150)과 입력 프로브 핀(130a)을 전기적으로 연결하거나 또는 분리시킬 수 있다. 즉, 입력단 스위치(171)는 입력 프로브 핀(130a)의 전단에 배치되어, 입력 신호(SIG_IN)가 흐르는 경로를 개폐할 수 있다.
출력단 스위치는 출력단(160)과 출력 프로브 핀(130b) 사이에 위치할 수 있다. 출력단 스위치는 출력 프로브 핀(130b)과 출력단(160) 사이에 위치하는 제1 출력단 스위치(173a) 및 제2 프로브 핀(140a)과 출력단(160) 사이에 위치하는 제2 출력단 스위치(173b)를 포함할 수 있다. 출력단 스위치는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온(turn-on) 동작 또는 턴-오프(turn-off) 동작을 수행함으로써, 출력단(160)과 출력 프로브 핀(130b)을 전기적으로 연결하거나 또는 분리시킬 수 있고, 출력단(160)과 제2 프로브 핀(140a)을 전기적으로 연결하거나 또는 분리시킬 수 있다. 즉, 출력단 스위치는 출력 프로브 핀(130b)의 후단 및 제2 프로브 핀(140a)의 후단에 배치되어, 출력 신호(SIG_OUT)가 흐르는 경로를 개폐할 수 있다.
스위치 컨트롤러(230)는 동작 신호를 입력단 스위치(171) 및 출력단 스위치에 동시에 인가할 수 있다. 구체적으로, 반도체 소자의 전기적 특성을 테스트하기 위하여, 입력단 스위치(171) 및 제1 출력단 스위치(173a)를 동시에 턴-온 시키고, 제2 출력단 스위치(173b)를 턴-오프 시킬 수 있다. 또, 제1 프로브 핀(130)의 과마모 상태를 감지하기 위하여 입력단 스위치(171) 및 제2 출력단 스위치(173b)를 동시에 턴-온 시키고, 제1 출력단 스위치(173a)를 턴-오프 시킬 수 있다.
도 1a 및 도 4a에 도시된 것과 같이, 제1 프로브 핀이 정상인 경우 제1 프로브 핀은 제2 프로브 핀(140a) 보다 큰 높이를 가지므로, 입력 프로브 핀(130a) 및 출력 프로브 핀(130b)은 각각 웨이퍼(50)의 입력 패드(51a) 및 웨이퍼(50)의 제1 출력 패드(51b)에 컨택할 수 있고, 제2 프로브 핀(140a)은 웨이퍼(50)의 제2 출력 패드(52b)에 컨택하지 않을 수 있다.
즉, 테스트 공정이 진행되는 동안, 입력단 스위치(171) 및 제1 출력단 스위치(173a)를 동시에 턴-온시키고, 입력 프로브 핀(130a)을 통하여 입력 신호(SIG_IN)가 웨이퍼(50)의 입력 패드(51a)에 입력되면, 출력 프로브 핀(130b)은 웨이퍼(50)의 제1 출력 패드(51b)에 컨택하고 있기 때문에 반도체 소자의 전기적 특성을 테스트하기 위한 출력 신호(SIG_OUT)를 출력 신호 수신부(220)에 제공할 수 있다.
한편, 제2 프로브 핀(140a)은 웨이퍼(50)의 제2 출력 패드(52b)에 컨택하지 않으므로, 입력단 스위치(171) 및 제2 출력단 스위치(173b)를 동시에 턴-온시키더라도, 웨이퍼(50)의 제2 출력 패드(52b)와 출력단(160)을 연결하는 일 경로는 전기적으로 개방될 수 있다. 그에 따라, 제2 프로브 핀(140a)은 출력 신호(SIG_OUT)로서, 개방 신호를 출력 신호 수신부(220)에 제공하게 된다.
도 1b 및 도 4b에 도시된 것과 같이, 제1 프로브 핀(130')이 과마모된 경우 제1 프로브 핀(130') 및 제2 프로브 핀(140a)은 대체로 동일한 높이를 가지므로, 입력 프로브 핀(130a'), 출력 프로브 핀(130b') 및 제2 프로브 핀(140a)은 각각 입력 패드(51a), 제1 출력 패드(51b) 및 제2 출력 패드(52b)에 컨택할 수 있다.
즉, 테스트 공정이 진행되는 동안 입력 프로브 핀(130a')을 통하여 입력 신호(SIG_IN)가 웨이퍼(50)의 입력 패드(51a)에 입력되고, 출력 프로브 핀(130b')은 웨이퍼(50)의 제1 출력 패드(51b)에 컨택하여 반도체 소자의 전기적 특성을 테스트하기 위한 출력 신호(SIG_OUT')를 출력 신호 수신부(220)에 제공할 수 있다. 다만, 전술한 것과 같이, 제1 프로브 핀(130')이 과마모됨에 따라, 입력 프로브 핀(130a')이 입력 패드(51a)에 제대로 컨택하지 못하거나, 출력 프로브 핀(130b')이 제1 출력 패드(51b)에 제대로 컨택하지 못하는 문제가 발생할 수 있다.
한편, 제2 프로브 핀(140a)은 웨이퍼(50)의 제2 출력 패드(52b)에 컨택하므로, 웨이퍼(50)의 제2 출력 패드(52b)와 출력단(160)을 전기적으로 연결하는 일 경로는 단락될 수 있다. 그에 따라, 제2 프로브 핀(140a)은 출력 신호(SIG_OUT')로서, 단락 신호를 출력 신호 수신부(220)에 제공하게 된다.
본 발명의 실시예들에서, 테스트 장치(1000a)는 웨이퍼(50)에 포함된 반도체 소자들의 전기적 특성을 테스트하는 것과 동시에, 프로브 카드(100b)의 불량 여부를 검사할 수 있다.
일부 실시예들에서, 피시험 소자의 전기적 특성을 테스트하기 위하여, 테스트 장치(1000a)는 DC 테스트 또는 AC 테스트를 수행할 수 있다. 구체적으로, 테스트 장치(1000a)는 웨이퍼(50)의 입력 패드(51a)에 소정의 전압을 인가하고, 개방/단락(open/short), 입력전류, 출력전압, 전원전류 등의 DC 특성을 측정함으로써, 피시험 소자의 불량 여부을 판정하는 DC 테스트를 수행할 수 있다. 또한, 테스트 장치(1000a)는 웨이퍼(50)의 입력 패드(51a)에 펄스 신호를 인가하고, 입출력 운반 지연 시간, 출력 신호의 시작/종료 시간 등의 동작 특성을 측정함으로써, 피시험 소자의 불량 여부을 판정하는 AC 테스트를 수행할 수 있다.
일부 실시예들에서, 프로브 카드(100b)의 불량 여부를 검사하기 위하여, 테스트 장치(1000a)는 DC 테스트를 수행할 수 있다. 즉, 웨이퍼(50)의 입력 패드(51a)에 소정의 전압을 인가하고, 제2 프로브 핀(140a)을 통하여 전송된 출력 신호(SIG_OUT 또는 SIG_OUT')를 검출하여 프로브 카드(100b)의 불량 여부를 판단할 수 있다.
도 5a 및 도 5b는 본 발명의 기술적 사상에 따른 프로브 카드(100c) 및 프로브 카드(100c)를 포함하는 테스트 장치(1000b)를 개략적으로 나타내는 도면들이다. 도 5a에 예시된 프로브 카드(100c)는 도 1a에 예시된 프로브 카드(100)에 대응할 수 있고, 도 5b에 예시된 프로브 카드(100c)는 도 1b에 예시된 프로브 카드(100)에 대응할 수 있다. 도 5a 및 도 5b에 있어서, 도 4a 및 도 4b와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
도 5a를 참조하면, 테스트 장치(1000b)는 프로브 카드(100c)를 포함할 수 있고, 제1 입력 신호 인가부(210a), 제2 입력 신호 인가부(210b), 제1 출력 신호 수신부(220a), 제2 출력 신호 수신부(220b) 및 스위치 컨트롤러(230)를 포함할 수 있다.
제1 입력 신호 인가부(210a)는 제1 입력단(150a)에 펄스 입력 신호(PULSE_IN)를 인가할 수 있다. 제2 입력 신호 인가부(210b)는 제2 입력단(150b)에 DC 입력 신호(DC_IN)를 인가할 수 있다.
제1 출력 신호 수신부(220a)는 제1 출력단(160a)으로부터 제공된 펄스 출력 신호(PULSE_OUT)를 수신할 수 있다. 제2 출력 신호 수신부(220b)는 제2 출력단(160b)으로부터 제공된 제1 DC 출력 신호(DC_OUT1) 및 제2 DC 출력 신호(DC_OUT2)를 수신할 수 있다. 일부 실시예들에서, 제2 출력 신호 수신부(220b)는 그라운드(ground)를 포함할 수 있다.
스위치 컨트롤러(230)는 동작 신호를 생성하여, 제1 입력단 스위치(171a), 제2 입력단 스위치(171b), 제1 출력단 스위치(173a), 제2 출력단 스위치(173b), 및 제3 출력단 스위치(173c)에 인가할 수 있다. 스위치 컨트롤러(230)는 제1 전달 라인(231)을 통하여, 제1 입력단 스위치(171a) 및 제1 출력단 스위치(173a)와 연결될 수 있다. 또, 스위치 컨트롤러(230)는 제2 전달 라인(233)을 통하여 제2 입력단 스위치(171b), 제2 출력단 스위치(173b) 및 제3 출력단 스위치(173c)에 연결될 수 있다.
프로브 카드(100c)는 제1 입력단(150a), 제2 입력단(150b), 제1 출력단(160a), 제2 출력단(160b), 입력 프로브 핀(130a) 및 출력 프로브 핀(130b)을 포함하는 제1 프로브 핀(130), 제2 프로브 핀(140a), 입력단 스위치, 및 출력단 스위치를 포함할 수 있다.
제1 입력단(150a)은 제1 입력 신호 인가부(210a)로부터 제공된 펄스 입력 신호(PULSE_IN)를 수신할 수 있다. 제1 입력단(150a)은 하나인 것으로 도시되었으나 복수개일 수 있다.
제2 입력단(150b)은 제2 입력 신호 인가부(210b)로부터 제공된 DC 입력 신호(DC_IN)를 수신할 수 있다. 제2 입력단(150b)은 하나인 것으로 도시되었으나 복수개일 수 있다.
제1 출력단(160a)은 펄스 출력 신호(PULSE_OUT)를 제1 출력 신호 수신부(220a)로 송신할 수 있다. 제1 출력단(160a)은 하나인 것으로 도시되었으나 복수개일 수 있다.
제2 출력단(160b)은 제1 DC 출력 신호(DC_OUT1) 및 제2 DC 출력 신호(DC_OUT2)를 제2 출력 신호 수신부(220b)로 송신할 수 있다. 제2 출력단(160b)은 하나인 것으로 도시되었으나 복수개일 수 있다.
입력 프로브 핀(130a)은 일단이 웨이퍼(50)의 입력 패드(51a)와 전기적으로 연결될 수 있고, 타단은 제1 입력단 스위치(171a) 및 제2 입력단 스위치(171b)에 각각 연결될 수 있다. 입력 프로브 핀(130a)은 제1 입력단(150a)으로부터 펄스 입력 신호(PULSE_IN)를 수신할 수 있고, 수신된 상기 펄스 입력 신호(PULSE_IN)를 웨이퍼(50)의 입력 패드(51a)로 전달할 수 있다. 또, 입력 프로브 핀(130a)은 제2 입력단(150b)으로부터 DC 입력 신호(DC_IN)를 수신할 수 있고, 수신된 상기 DC 입력 신호(DC_IN)를 입력 패드(51a)로 전달할 수 있다.
출력 프로브 핀(130b)은 일단이 웨이퍼(50)의 제1 출력 패드(51b)와 전기적으로 연결될 수 있고, 타단이 제1 출력단 스위치(173a) 및 제3 출력단 스위치(173c)에 각각 연결될 수 있다. 출력 프로브 핀(130b)은 제1 출력 패드(51b)로부터 펄스 출력 신호(PULSE_OUT) 및 제1 DC 출력 신호(DC_OUT1)를 수신할 수 있고, 수신된 펄스 출력 신호(PULSE_OUT) 및 제1 DC 출력 신호(DC_OUT1)를 각각 제1 출력단(160a) 및 제2 출력단(160b)으로 전달할 수 있다. 여기서, 펄스 출력 신호(PULSE_OUT)는 입력 패드(51a)에 입력된 펄스 입력 신호(PULSE_IN)에 응답하는 신호일 수 있고, 제1 DC 출력 신호(DC_OUT1)는 입력 패드(51a)에 입력된 DC 입력 신호(DC_IN)에 응답하는 신호일 수 있다.
제2 프로브 핀(140a)은 일단이 웨이퍼(50)의 제2 출력 패드(52b)와 전기적으로 연결될 수 있고, 타단이 제2 출력단 스위치(173b)와 연결될 수 있다. 제2 프로브 핀(140a)은 제2 출력 패드(52b)로부터 제2 DC 출력 신호(DC_OUT2)를 수신할 수 있고, 수신된 제2 DC 출력 신호(DC_OUT2)를 제2 출력단(160b)으로 전달할 수 있다. 여기서, 제2 DC 출력 신호(DC_OUT2)는 입력 패드(51a)에 입력된 DC 입력 신호(DC_IN)에 응답하는 신호일 수 있다.
입력단 스위치는 제1 입력단(150a)과 입력 프로브 핀(130a) 사이에 위치한 제1 입력단 스위치(171a)와, 제2 입력단(150b)과 입력 프로브 핀(130a) 사이에 위치한 제2 입력단 스위치(171b)를 포함할 수 있다. 제1 입력단 스위치(171a)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제1 입력단(150a)과 입력 프로브 핀(130a)을 전기적으로 연결하거나 또는 분리시킬 수 있다. 제2 입력단 스위치(171b)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제2 입력단(150b)과 입력 프로브 핀(130a)을 전기적으로 연결하거나 또는 분리시킬 수 있다.
출력단 스위치는 제1 출력단(160a)과 출력 프로브 핀(130b) 사이에 위치한 제1 출력단 스위치(173a), 제2 출력단(160b)과 출력 프로브 핀(130b) 사이에 위치한 제3 출력단 스위치(173c), 및 제2 출력단(160b)과 제2 프로브 핀(140a) 사이에 위치한 제2 출력단 스위치(173b)를 포함할 수 있다. 제1 출력단 스위치(173a)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제1 출력단(160a)과 출력 프로브 핀(130b)을 전기적으로 연결하거나 또는 분리시킬 수 있다. 제3 출력단 스위치(173c)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제2 출력단(160b)과 출력 프로브 핀(130b)을 전기적으로 연결하거나 또는 분리시킬 수 있다. 제2 출력단 스위치(173b)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제2 출력단(160b)과 제2 프로브 핀(140a)을 전기적으로 연결하거나 또는 분리시킬 수 있다.
스위치 컨트롤러(230)는 반도체 소자의 전기적 특성을 검사하기 위한 AC 테스트를 수행하기 위하여, 제1 입력단 스위치(171a) 및 제1 출력단 스위치(173a)를 동시에 턴-온 시킬 수 있다. 그 결과, 제1 입력 신호 인가부(210a)에서 생성된 펄스 입력 신호(PULSE_IN)는 입력 패드(51a)로 전달되고, 펄스 입력 신호(PULSE_IN)에 대응하여 제1 출력 패드(51b)에서 출력된 펄스 출력 신호(PULSE_OUT)는 제1 출력 신호 수신부(220a)로 전달될 수 있다.
스위치 컨트롤러(230)는 반도체 소자의 전기적 특성을 검사하기 위한 DC 테스트를 수행하기 위하여, 제2 입력단 스위치(171b) 및 제3 출력단 스위치(173c)를 동시에 턴-온 시킬 수 있다. 그 결과, 제2 입력 신호 인가부(210b)에서 생성된 DC 입력 신호(DC_IN)는 입력 패드(51a)로 전달되고, DC 입력 신호(DC_IN)에 대응하여 제1 출력 패드(51b)에서 출력된 제1 DC 출력 신호(DC_OUT1)는 제2 출력 신호 수신부(220b)로 전달될 수 있다.
스위치 컨트롤러(230)는 프로브 카드(100c)의 불량 여부를 검사하기 위한 DC 테스트를 수행하기 위하여, 제2 입력단 스위치(171b) 및 제2 출력단 스위치(173b)를 동시에 턴-온 시킬 수 있다. 그 결과, 제2 입력 신호 인가부(210b)에서 생성된 DC 입력 신호(DC_IN)는 입력 패드(51a)로 전달되고, DC 입력 신호(DC_IN)에 대응하여 제2 출력 패드(52b)에서 출력된 제2 DC 출력 신호(DC_OUT2)는 제2 출력 신호 수신부(220b)로 전달될 수 있다.
도 1a 및 도 5a에 도시된 것과 같이, 제1 프로브 핀(130)이 정상인 경우 제1 프로브 핀(130)은 제2 프로브 핀(140a) 보다 큰 높이를 가지므로, 입력 프로브 핀(130a) 및 출력 프로브 핀(130b)은 각각 입력 패드(51a) 및 제1 출력 패드(51b)에 컨택할 수 있고, 제2 프로브 핀(140a)은 제2 출력 패드(52b)에 컨택하지 않을 수 있다. 즉, 제2 출력 패드(52b)와 제2 출력단(160b)을 전기적으로 연결하는 일 경로는 개방될 수 있다. 따라서, 테스트 공정이 진행되는 동안, 제2 프로브 핀(140a)을 통하여 제2 출력 신호 수신부(220b)로 전달되는 제2 DC 출력 신호(DC_OUT2)는 개방 신호일 수 있다.
도 1b 및 도 5b에 도시된 것과 같이, 제1 프로브 핀(130')이 과마모된 경우 제1 프로브 핀(130') 및 제2 프로브 핀(140a)은 대체로 동일한 높이를 가지므로, 입력 프로브 핀(130a'), 출력 프로브 핀(130b') 및 제2 프로브 핀(140a)은 각각 입력 패드(51a), 제1 출력 패드(51b) 및 제2 출력 패드(52b)에 컨택할 수 있다. 즉, 제2 출력 패드(52b)와 제2 출력단(160b)을 전기적으로 연결하는 일 경로는 단락될 수 있다. 따라서, 테스트 공정이 진행되는 동안, 제2 프로브 핀(140a)을 통하여 제2 출력 신호 수신부(220b)로 전달되는 제2 DC 출력 신호(DC_OUT2')는 단락 신호일 수 있다.
도 6a 및 도 6b는 본 발명의 기술적 사상에 따른 프로브 카드(100d) 및 프로브 카드(100d)를 포함하는 테스트 장치(1000c)를 개략적으로 나타내는 도면들이다. 도 6a에 예시된 프로브 카드(100d)는 도 1a에 예시된 프로브 카드(100)에 대응할 수 있고, 도 6b에 예시된 프로브 카드(100d)는 도 1b에 예시된 프로브 카드(100)에 대응할 수 있다. 도 6a 및 도 6b에 있어서, 도 4a 및 도 4b와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
도 6a를 참조하면, 프로브 카드(100d)는 입력단(150), 출력단(160), 입력 프로브 핀(130a) 및 출력 프로브 핀(130b)을 포함하는 제1 프로브 핀(130), 제2 프로브 핀(140b), 제1 입력단 스위치(171a) 및 제2 입력단 스위치(171b)를 포함하는 입력단 스위치, 출력단 스위치(173)을 포함할 수 있다. 테스트 장치(1000c)는 프로브 카드(100d)를 포함할 수 있고, 입력 신호 인가부(210), 출력 신호 수신부(220), 및 스위치 컨트롤러(230)를 포함할 수 있다.
제2 프로브 핀(140b)은 일단이 제2 입력단 스위치(171b)와 연결되고, 타단이 웨이퍼(50)의 제2 입력 패드(52a)와 전기적으로 연결될 수 있다. 제2 프로브 핀(140b)은 입력 신호 인가부(210)에서 인가된 입력 신호(SIG_IN)를 제2 입력 패드(52a)에 전달할 수 있다.
제2 입력단 스위치(171b)는 입력단(150)과 제2 프로브 핀(140b) 사이에 위치하고, 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 입력단(150)과 제2 프로브 핀(140b)을 전기적으로 연결하거나 또는 분리시킬 수 있다.
출력 프로브 핀(130b)은 일단이 출력단 스위치(173)와 연결되고, 타단이 웨이퍼(50)의 출력 패드(51b)와 전기적으로 연결될 수 있다. 출력 프로브 핀(130b)은 제1 입력 패드(51a)로 입력된 입력 신호(SIG_IN)에 응답하여 출력 패드(51b)에서 출력된 출력 신호(SIG_OUT)와, 제2 입력 패드(52a)로 입력된 입력 신호(SIG_IN)에 응답하여 출력 패드(51b)에서 출력된 출력 신호(SIG_OUT)를 출력단(160)으로 전달할 수 있다.
스위치 컨트롤러(230)는 동작 신호를 입력단 스위치 및 출력단 스위치(173)에 동시에 인가할 수 있다. 구체적으로, 반도체 소자의 전기적 특성을 테스트하기 위하여, 제1 입력단 스위치(171a) 및 출력단 스위치(173)를 동시에 턴-온 시키고, 제2 입력단 스위치(171b)를 턴-오프 시킬 수 있다. 또, 제1 프로브 핀(130)의 과마모 상태를 감지하기 위하여 제2 입력단 스위치(171b) 및 출력단 스위치(173)를 동시에 턴-온 시키고, 제1 입력단 스위치(171a)를 턴-오프 시킬 수 있다.
도 1a 및 도 6a에 도시된 것과 같이, 제1 프로브 핀(130)이 정상인 경우 제1 프로브 핀(130)은 제2 프로브 핀(140b) 보다 큰 높이를 가지므로, 입력 프로브 핀(130a) 및 출력 프로브 핀(130b)은 각각 제1 입력 패드(51a) 및 출력 패드(51b)에 컨택할 수 있고, 제2 프로브 핀(140b)은 제2 입력 패드(52a)에 컨택하지 않을 수 있다.
따라서, 테스트 공정이 진행되는 동안 제2 프로브 핀(140b)은 제2 입력 패드(52a)에 컨택하지 않으므로, 입력단(150)과 제2 입력 패드(52a)를 연결하는 일 경로는 전기적으로 개방될 수 있다. 그에 따라, 제2 프로브 핀(140b)에 전달된 입력 신호(SIG_IN)에 응답하여 출력 패드(51b)에서 출력된 출력 신호(SIG_OUT)는 개방 신호이며, 출력단(160)은 상기 개방 신호를 출력 신호 수신부(220)에 제공하게 된다.
도 1b 및 도 6b에 도시된 것과 같이, 제1 프로브 핀(130')이 과마모된 경우 제1 프로브 핀(130') 및 제2 프로브 핀(140b)은 대체로 동일한 높이를 가지므로, 입력 프로브 핀(130a'), 출력 프로브 핀(130b') 및 제2 프로브 핀(140b)은 각각 제1 입력 패드(51a), 제2 입력 패드(52a) 및 출력 패드(51b)에 컨택할 수 있다.
따라서, 테스트 공정이 진행되는 동안 제2 프로브 핀(140b)은 제2 입력 패드(52a)에 컨택하므로, 입력단(150)과 제2 입력 패드(52a)를 연결하는 일 경로는 전기적으로 단락될 수 있다. 그에 따라, 제2 입력 패드(52a)에 입력된 입력 신호(SIG_IN)에 응답하여 출력 패드(51b)에서 출력된 출력 신호(SIG_OUT')는 단락 신호이며, 출력단(160)은 단락 신호를 출력 신호 수신부(220)에 제공하게 된다.
도 7a 및 도 7b는 본 발명의 기술적 사상에 따른 프로브 카드(100e) 및 프로브 카드(100e)를 포함하는 테스트 장치(1000d)를 개략적으로 나타내는 도면들이다. 도 7a에 예시된 프로브 카드(100e)는 도 1a에 예시된 프로브 카드(100)에 대응할 수 있고, 도 7b에 예시된 프로브 카드(100e)는 도 1b에 예시된 프로브 카드(100)에 대응할 수 있다. 도 7a 및 도 7b에 있어서, 도 6a 및 도 6b와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명을 생략한다.
도 7a를 참조하면, 프로브 카드(100e)는 제1 입력단(150a), 제2 입력단(150b), 제1 출력단(160a), 제2 출력단(160b), 입력 프로브 핀(130a) 및 출력 프로브 핀(130b)을 포함하는 제1 프로브 핀(130), 제2 프로브 핀(140b), 입력단 스위치 및 출력단 스위치를 포함할 수 있다.
입력 프로브 핀(130a)은 일단이 웨이퍼(50)의 제1 입력 패드(51a)와 전기적으로 연결될 수 있고, 타단은 제1 입력단 스위치(171a) 및 제2 입력단 스위치(171b)에 연결될 수 있다. 입력 프로브 핀(130a)은 제1 입력단(150a)으로부터 펄스 입력 신호(PULSE_IN)를 수신할 수 있고, 수신된 상기 펄스 입력 신호(PULSE_IN)를 제1 입력 패드(51a)로 전달할 수 있다. 또, 입력 프로브 핀(130a)은 제2 입력단(150b)으로부터 DC 입력 신호(DC_IN)를 수신할 수 있고, 수신된 상기 DC 입력 신호(DC_IN)를 제1 입력 패드(51a)로 전달할 수 있다.
제2 프로브 핀(140b)은 일단이 웨이퍼(50)의 제2 입력 패드(52a)와 전기적으로 연결될 수 있고, 타단이 제2 입력단 스위치(171b)와 연결될 수 있다. 제2 프로브 핀(140b)은 제2 입력단(150b)으로부터 DC 입력 신호(DC_IN)를 수신할 수 있고, 수신된 상기 DC 입력 신호(DC_IN)를 제2 입력 패드(52a)로 전달할 수 있다.
출력 프로브 핀(130b)은 일단이 웨이퍼(50)의 출력 패드(51b)와 전기적으로 연결될 수 있고, 타단이 제1 출력단 스위치(173a) 및 제3 출력단 스위치(173c)와 연결될 수 있다. 출력 프로브 핀(130b)은 출력 패드(51b)로부터 펄스 출력 신호(PULSE_OUT), 제1 DC 출력 신호(DC_OUT1), 및 제2 DC 출력 신호(DC_OUT2)를 수신할 수 있다. 출력 프로브 핀(130b)은 수신된 펄스 출력 신호(PULSE_OUT)를 제1 출력단(160a)으로 전달할 수 있고, 수신된 제1 DC 출력 신호(DC_OUT1) 및 제2 DC 출력 신호(DC_OUT2)를 제2 출력단(160b)으로 전달할 수 있다. 여기서, 펄스 출력 신호(PULSE_OUT)는 제1 입력 패드(51a)에 입력된 펄스 입력 신호(PULSE_IN)에 응답하는 신호일 수 있고, 제1 DC 출력 신호(DC_OUT1)는 제1 입력 패드(51a)에 입력된 DC 입력 신호(DC_IN)에 응답하는 신호일 수 있고, 제2 DC 출력 신호(DC_OUT2)는 제2 입력 패드(51b)에 입력된 DC 입력 신호(DC_IN)에 응답하는 신호일 수 있다.
입력단 스위치는 제1 입력단(150a)과 입력 프로브 핀(130a) 사이에 위치한 제1 입력단 스위치(171a)와, 제2 입력단(150b)과 제2 프로브 핀(140b) 사이에 위치한 제2 입력단 스위치(171b), 및 제2 입력단(150b)과 입력 프로브 핀(130a) 사이에 위치한 제3 입력단 스위치(171c)를 포함할 수 있다.
제1 입력단 스위치(171a)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제1 입력단(150a)과 입력 프로브 핀(130a)을 전기적으로 연결하거나 또는 분리시킬 수 있다. 제2 입력단 스위치(171b)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제2 입력단(150b)과 제2 프로브 핀(140b)을 전기적으로 연결하거나 또는 분리시킬 수 있다. 제3 입력단 스위치(171c)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제2 입력단(150b)과 입력 프로브 핀(130a)을 전기적으로 연결하거나 또는 분리시킬 수 있다.
출력단 스위치는 제1 출력단(160a)과 출력 프로브 핀(130b) 사이에 위치한 제1 출력단 스위치(173a) 및 제2 출력단(160b)과 출력 프로브 핀(130b) 사이에 위치한 제3 출력단 스위치(173c)를 포함할 수 있다. 제1 출력단 스위치(173a)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제1 출력단(160a)과 출력 프로브 핀(130b)을 전기적으로 연결하거나 또는 분리시킬 수 있다. 제3 출력단 스위치(173c)는 스위치 컨트롤러(230)로부터 동작 신호를 인가받아 턴-온 동작 또는 턴-오프 동작을 수행함으로써, 제2 출력단(160b)과 출력 프로브 핀(130b)을 전기적으로 연결하거나 또는 분리시킬 수 있다.
한편, 테스트 장치(1000d)는 프로브 카드(100e)를 포함할 수 있고, 제1 입력 신호 인가부(210a), 제2 입력 신호 인가부(210b), 제1 출력 신호 수신부(220a), 제2 출력 신호 수신부(220b) 및 스위치 컨트롤러(230)를 포함할 수 있다.
스위치 컨트롤러(230)는 동작 신호를 생성하여, 입력단 스위치 및 출력단 스위치에 인가할 수 있다. 스위치 컨트롤러(230)는 제1 전달 라인(231)을 통하여, 제1 입력단 스위치(171a) 및 제1 출력단 스위치(173a)와 연결될 수 있다. 또, 스위치 컨트롤러(230)는 제2 전달 라인(233)을 통하여 제2 입력단 스위치(171b), 제3 입력단 스위치(171c) 및 제3 출력단 스위치(173c)에 연결될 수 있다.
스위치 컨트롤러(230)는 반도체 소자의 전기적 특성을 검사하기 위한 AC 테스트를 수행하기 위하여, 제1 입력단 스위치(171a) 및 제1 출력단 스위치(173a)를 동시에 턴-온 시킬 수 있다. 그 결과, 제1 입력 신호 인가부(210a)에서 생성된 펄스 입력 신호(PULSE_IN)는 제1 입력 패드(51a)로 전달되고, 펄스 입력 신호(PULSE_IN)에 응답하여 출력 패드(51b)에서 출력된 펄스 출력 신호(PULSE_OUT)는 제1 출력 신호 수신부(220a)로 전달될 수 있다.
스위치 컨트롤러(230)는 반도체 소자의 전기적 특성을 검사하기 위한 DC 테스트를 수행하기 위하여, 제3 입력단 스위치(171c) 및 제3 출력단 스위치(173c)를 동시에 턴-온 시킬 수 있다. 그 결과, 제2 입력 신호 인가부(210b)에서 생성된 DC 입력 신호(DC_IN)는 제1 입력 패드(51a)로 전달되고, DC 입력 신호(DC_IN)에 응답하여 출력 패드(51b)에서 출력된 제1 DC 출력 신호(DC_OUT1)는 제2 출력 신호 수신부(220b)로 전달될 수 있다.
스위치 컨트롤러(230)는 프로브 카드(100e)의 불량 여부를 검사하기 위한 DC 테스트를 수행하기 위하여, 제2 입력단 스위치(171b) 및 제3 출력단 스위치(173c)를 동시에 턴-온 시킬 수 있다. 그 결과, 제2 입력 신호 인가부(210b)에서 생성된 DC 입력 신호(DC_IN)는 제2 입력 패드(52a)로 전달되고, DC 입력 신호(DC_IN)에 응답하여 출력 패드(51b)에서 출력된 제2 DC 출력 신호(DC_OUT2)는 제2 출력 신호 수신부(220b)로 전달될 수 있다.
도 1a 및 도 7a에 도시된 것과 같이, 제1 프로브 핀(130)이 정상인 경우 제1 프로브 핀(130)은 제2 프로브 핀(140b) 보다 큰 높이를 가지므로, 입력 프로브 핀(130a) 및 출력 프로브 핀(130b)은 각각 제1 입력 패드(51a) 및 출력 패드(51b)에 컨택할 수 있고, 제2 프로브 핀(140b)은 제2 입력 패드(52a)에 컨택하지 않을 수 있다. 즉, 제2 입력단(150b)과 제2 입력 패드(52a)를 전기적으로 연결하는 일 경로는 개방될 수 있다. 따라서, 테스트 공정이 진행되는 동안, 제2 프로브 핀(140b)을 통하여 제2 출력 신호 수신부(220b)로 전달되는 제2 DC 출력 신호(DC_OUT2)는 개방 신호일 수 있다.
도 1b 및 도 7b에 도시된 것과 같이, 제1 프로브 핀(130')이 과마모된 경우 제1 프로브 핀(130') 및 제2 프로브 핀(140b)은 대체로 동일한 높이를 가지므로, 입력 프로브 핀(130a'), 출력 프로브 핀(130b') 및 제2 프로브 핀(140b)은 각각 제1 입력 패드(51a), 출력 패드(51b) 및 제2 입력 패드(52a)에 컨택할 수 있다. 즉, 제2 입력단(150b)과 제2 입력 패드(52a)를 전기적으로 연결하는 일 경로는 단락될 수 있다. 따라서, 테스트 공정이 진행되는 동안, 제2 프로브 핀(140b)을 통하여 제2 출력 신호 수신부(220b)로 전달되는 제2 DC 출력 신호(DC_OUT2')는 단락 신호일 수 있다.
도 8은 본 발명의 일부 실시예들에 따른 테스트 장치(1000)을 개략적으로 나타내는 도면이다.
도 8을 참조하면, 테스트 장치(1000)은 프로브 카드(100), 테스트 챔버(test chamber, 70), 테스터(200) 및 로더 챔버(loader chamber, 60)를 포함할 수 있다. 여기서, 테스터(200)는 테스트 헤드(250)와 테스트 본체(260)를 포함하고, 테스트 헤드(250)와 테스트 본체(260)는 전선, 무선 통신 등을 통해 송수신 가능하도록 연결될 수 있다.
프로브 카드(100)는 기판(110) 및 프로브 핀(120)을 포함할 수 있다. 웨이퍼(50) 상에 형성된 각 반도체 소자의 크기는 매우 작기 때문에, 전기적 신호를 발생하는 테스터(200)를 각 반도체 소자에 직접 연결하는 것은 매우 어렵다. 따라서, 전기적 신호를 발생하는 테스터(200)와 각 반도체 소자가 형성된 웨이퍼(50)의 사이에서 프로브 카드(100)가 중간 매개체로 이용될 수 있다.
기판(110)은 원판 형상을 가지며, 상면에는 원주 방향을 따라서 형성된 다수의 수(male) 또는 암(female) 커넥터가 형성될 수 있다. 이러한 수 또는 암 커넥터를 이용하여, 프로브 카드(100)는 상부의 테스트 헤드(250)에 결합될 수 있다.
프로브 핀(120)은 기판(110)의 일면에 부착되어, 반도체 소자에 물리적으로 접촉하여 테스터(200)로부터 수신한 전기적 신호를 각 반도체 소자에 전달할 수 있다. 구체적으로, 프로브 핀(120)은 각 반도체 소자의 패드에 컨택하여, 테스터(200)로부터 수신한 전기적 신호, 예를 들어 전원 및 신호 중 적어도 하나를 패드에 전달할 수 있다. 일부 실시예들에서, 테스트 공정이 완료된 후에, 프로브 핀(120)은 프로브 카드(100)로부터 제거될 수 있다.
테스트 챔버(70)는 반도체 소자의 전기적 특성을 테스트하기 위한 공간을 제공하며, 테스트 챔버(70)에는 웨이퍼(50)를 지지하는 스테이지(300)가 배치될 수 있다. 스테이지(300)는 웨이퍼(50)를 지지할 수 있으며, 예컨대 도 9에 도시된 것과 같이 웨이퍼(50)를 상하 및/또는 좌우로 이동시키는 기능을 수행할 수 있다.
구체적으로, 스테이지(300)는 테스트 단계에서 테스트될 웨이퍼(50)가 적정 위치에 위치되면 프로브 카드(100)의 프로브 핀(120)과 웨이퍼(50)의 각 반도체 소자의 패드가 컨택되도록 웨이퍼(50)를 상방으로 이동시킬 수 있다. 한편, 스테이지(300)는 테스트가 종료되면 웨이퍼(50)를 하방으로 이동시킬 수 있다.
프로브 카드(100)는 프로브 핀(120)이 배치된 프로브 카드(100)의 일면이 테스트 챔버(70) 상부의 오픈된 부분을 향하도록 배치될 수 있고, 테스트 챔버(70) 내에는 웨이퍼(50)가 프로브 카드(100)와 마주보도록 스테이지(300) 상에 배치될 수 있다. 웨이퍼(50)가 스테이지(300) 상에 놓일 때, 웨이퍼(50)의 플랫존(flat zone) 또는 노치(notch)를 이용하여 반도체 소자의 패드들을 프로브 카드(100)의 프로브 핀(120)의 배열 방향으로 정렬시킬 수 있다.
이와 같이 반도체 소자의 패드들이 프로브 카드(100)의 프로브 핀(120)의 수직 방향 아래에 정렬되면, 스테이지(300)가 상하 방향으로 직선 이동됨에 따라, 웨이퍼(50) 내의 반도체 소자의 패드들이 프로브 카드(100)의 프로브 핀(120)에 전기적으로 접촉할 수 있다.
테스트 헤드(250)는 테스트 헤드 보드(251) 및 베이스(253)를 포함할 수 있다. 테스트 헤드 보드(251)는 테스트 헤드(250)의 몸체를 구성하는 부분으로, 사각 평판 형태를 가지며 측면으로 경사를 가져 하부 면의 면적이 상부 면의 면적보다 작을 수 있다. 그러나, 테스트 헤드 보드(251)의 형태가 그에 한정되는 것은 아니다. 예컨대, 테스트 헤드 보드(251)는 상부 면과 하부 면이 동일한 일반적인 사각 평판이나 원형 평판 형태를 가질 수도 있다.
베이스(253)는 테스트 헤드 보드(251)의 하부 면으로 배치되며, 중앙부가 비어있는 링 형태를 가질 수 있고, 이러한 베이스(253) 하부 면으로 프로브 카드(100)가 결합할 수 있다. 베이스(253)의 구조는 프로브 카드(100)의 형태에 따라 다양한 구조를 가질 수 있다.
테스트 본체(260)는 반도체 소자들을 테스트하기 위한 전기적 신호를 발생시키고, 테스트 헤드(250) 및 프로브 카드(100)를 통해 웨이퍼(50) 내의 각 반도체 소자로 전기적 신호를 전달할 수 있다. 또한, 테스트 본체(260)는 각 반도체 소자에 전달된 전기적 신호에 대응하여 각 반도체 소자에서 출력되는 출력 신호를 프로브 카드(100) 및 테스트 헤드(250)를 통해 전달받아 반도체 소자의 불량 여부를 판단할 수 있고, 프로브 카드(100)의 프로브 핀(120)의 불량 여부를 판단할 수 있다.
로더 챔버(60)는 테스트될 웨이퍼(50)가 저장되는 공간으로서, 로더 챔버(60)에 저장된 웨이퍼(50)는 테스트를 위해 이동 수단(도시 생략)에 의해 하나씩 테스트 챔버(70)의 스테이지(300)로 옮겨질 수 있다.
도 9는 본 발명의 일부 실시예들에 따른 프로브 카드(100)를 개략적으로 나타내는 단면도이다.
도 9를 참조하면, 프로브 카드(100)는 기판(110), 프로브 핀(120), 및 기구부(180)를 포함할 수 있다. 기판(110)은 지지 기판(111), 인터포저(112) 및 회로 기판(113)을 포함할 수 있다.
회로 기판(113)은 테스터(도 8의 200)와 전기적으로 연결될 수 있으며, 테스터로부터 전기적 신호를 수신하고 테스터로 전기적 신호를 송신하기 위한 케이블 커넥터를 구비할 수 있다. 회로 기판(113)은 전기적 신호를 전송하기 위한 다양한 전자 회로를 포함할 수 있다. 예컨대, 회로 기판(113)은 병렬 테스트(parallel test)를 실행하기 위한 DC 릴레이, 파워 릴레이 등의 다양한 릴레이 부품을 포함할 수 있다.
지지 기판(111)은 스테이지(300)와 대향하고 회로 기판(113)과 평행이 되도록 배치될 수 있다. 지지 기판(111)은 기구부(180)로부터 연장된 연결 기둥(181)에 의하여 고정될 수 있다. 지지 기판(111)은 스테이지(300)와 대향하는 일면 상에는 프로브 핀(120)들이 부착될 수 있다. 프로브 핀(120)들은 지지 기판(111)의 일면으로부터 돌출된 높이가 상이한 제1 프로브 핀(130) 및 제2 프로브 핀(140)을 포함할 수 있다. 지지 기판(111)은 예를 들어, MLC(Multi Layer Ceramic) 기판 또는 SLC(Single Layer Ceramic) 기판을 포함할 수 있으나, 이에 한정되는 것은 아니다.
인터포저(112)는 회로 기판(113)과 지지 기판(111) 사이에 배치되어, 회로 기판(113)과 지지 기판(111)을 전기적으로 연결할 수 있다.
기구부(180)는 회로 기판(113)의 상부에 배치될 수 있다. 기구부(180)는 프로브 카드(100)의 평탄도를 조절하기 위하여 구비될 수 있으며, 테스트 공정이 진행되는 동안 프로브 카드(100)에 걸리는 하중을 고르게 분산시킬 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a, 100b, 100c, 100d: 프로브 카드
110: 기판, 120: 프로브 핀
130: 제1 프로브 핀 130a: 입력 프로브 핀
130b: 출력 프로브 핀 140: 제2 프로브 핀
150: 입력단 160: 출력단
200: 테스터 300: 스테이지
1000, 1000a, 1000b, 1000c, 1000d: 테스트 장치

Claims (20)

  1. 복수의 반도체 소자들을 포함하는 피시험 소자(device under test, DUT)의 전기적 특성을 테스트하기 위한 프로브 카드로서,
    기판;
    상기 기판의 일면 상에 마련되고, 상기 피시험 소자의 패드에 접촉 가능한 팁부를 가지는 제1 프로브 핀; 및
    상기 기판의 일면 상에 마련되고, 상기 피시험 소자의 패드에 접촉 가능한 팁부를 가지는 제2 프로브 핀을 포함하고,
    상기 제1 프로브 핀은 상기 제2 프로브 핀 보다 상기 기판의 일면의 수직 방향인 제1 방향으로 더 돌출된 것을 특징으로 하는 프로브 카드.
  2. 제 1 항에 있어서,
    상기 제1 프로브 핀 및 상기 제2 프로브 핀 각각은,
    상기 기판에 고정된 지지부; 및
    상기 지지부와 상기 팁부를 연결하는 연결부;를 포함하는 것을 특징으로 하는 프로브 카드.
  3. 제 2 항에 있어서,
    상기 제1 프로브 핀의 지지부가 상기 제1 방향으로 상기 기판의 일면으로부터 연장된 높이는, 상기 제2 프로브 핀의 지지부가 상기 제1 방향으로 상기 기판의 일면으로부터 연장된 높이보다 큰 것을 특징으로 하는 프로브 카드.
  4. 제 2 항에 있어서,
    상기 제1 프로브 핀의 팁부가 상기 제1 방향으로 상기 기판의 일면으로부터 연장된 높이는, 상기 제2 프로브 핀의 팁부가 상기 제1 방향으로 상기 기판의 일면으로부터 연장된 높이보다 큰 것을 특징으로 하는 프로브 카드.
  5. 제 1 항에 있어서,
    상기 기판은 외부로부터 제공된 입력 신호를 수신하는 입력단 및 출력 신호를 외부로 송신하는 출력단을 포함하며,
    상기 제2 프로브 핀은 상기 입력단 및 상기 출력단 사이를 전기적으로 연결하는 일 경로를 개방(open)시키거나 단락(short)시키도록 구성된 것을 특징으로 하는 프로브 카드.
  6. 제 5 항에 있어서,
    상기 제1 프로브 핀은, 상기 입력단과 상기 피시험 소자의 입력 패드 사이에 위치하는 입력 프로브 핀과, 상기 피시험 소자의 제1 출력 패드와 상기 출력단 사이에 위치하는 출력 프로브 핀을 포함하고,
    상기 제2 프로브 핀은 상기 피시험 소자의 제2 출력 패드와 상기 출력단 사이에 위치하는 것을 특징으로 하는 프로브 카드.
  7. 제 6 항에 있어서,
    상기 입력단은 펄스 입력 신호를 수신하는 제1 입력단 및 DC 입력 신호를 수신하는 제2 입력단을 포함하며,
    상기 출력단은,
    상기 펄스 입력 신호에 응답하여 상기 제1 출력 패드에서 출력된 펄스 출력 신호를 상기 출력 프로브 핀을 통하여 전달받도록 구성된 제1 출력단과,
    상기 DC 입력 신호에 응답하여 상기 제1 출력 패드에서 출력된 제1 DC 출력 신호를 상기 출력 프로브 핀을 통하여 전달받고, 상기 DC 입력 신호에 응답하여 상기 제2 출력 패드에서 출력된 제2 DC 출력 신호를 상기 제2 프로브 핀을 통하여 전달받도록 구성된 제2 출력단을 포함하는 것을 특징으로 하는 프로브 카드.
  8. 제 5 항에 있어서,
    상기 제1 프로브 핀은, 상기 입력단과 상기 피시험 소자의 제1 입력 패드 사이에 위치하는 입력 프로브 핀과, 상기 피시험 소자의 출력 패드와 상기 출력단 사이에 위치하는 출력 프로브 핀을 포함하고,
    상기 제2 프로브 핀은 상기 입력단과 상기 피시험 소자의 제2 입력 패드 사이에 위치하는 것을 특징으로 하는 프로브 카드.
  9. 제 8 항에 있어서,
    상기 입력단은 펄스 입력 신호를 수신하는 제1 입력단 및 DC 입력 신호를 수신하는 제2 입력단을 포함하며,
    상기 출력단은, 상기 펄스 입력 신호에 응답하여 상기 출력 패드에서 출력된 펄스 출력 신호를 상기 출력 프로브 핀을 통하여 전달받도록 구성된 제1 출력단과, 상기 입력 프로브 핀을 통하여 상기 제1 입력 패드에 입력된 DC 입력 신호에 응답하여 상기 출력 패드에서 출력된 제1 DC 출력 신호 및 상기 제2 프로브 핀을 통하여 상기 제2 입력 패드에 입력된 DC 입력 신호에 응답하여 상기 출력 패드에서 출력된 제2 DC 출력 신호를 전달받도록 구성된 제2 출력단을 포함하는 것을 특징으로 하는 프로브 카드.
  10. 제 1 항에 있어서,
    상기 제2 프로브 핀은 상기 기판으로부터 상기 제1 방향으로 돌출된 높이가 서로 다른 2개 이상의 프로브 핀들을 포함하는 것을 특징으로 하는 프로브 카드.
  11. 입력 신호를 제공하는 테스터;
    복수의 반도체 소자들을 포함하는 웨이퍼가 안착되는 스테이지; 및
    상기 입력 신호를 상기 웨이퍼에 전달하고, 상기 입력 신호에 응답하여 상기 웨이퍼로부터 출력된 출력 신호를 상기 테스터로 전달하도록 구성되는 프로브 카드를 포함하며,
    상기 프로브 카드는, 기판과, 상기 기판의 일면 상에 마련되며 각각이 상기 웨이퍼의 패드에 접촉 가능하도록 구성된 제1 프로브 핀 및 제2 프로브 핀을 포함하며,
    상기 테스터는 상기 출력 신호를 기반으로 상기 복수의 반도체 소자들의 전기적 특성을 테스트하고, 상기 제1 프로브 핀의 과마모 상태를 검출하도록 구성된 것을 특징으로 하는 테스트 장치.
  12. 제 11 항에 있어서,
    상기 제1 프로브 핀이 상기 기판의 일면으로부터 상기 기판의 일면의 수직방향인 제1 방향으로 돌출된 높이는, 상기 제2 프로브 핀이 상기 기판의 일면으로부터 상기 제1 방향으로 돌출된 높이 보다 더 큰 것을 특징으로 하는 테스트 장치.
  13. 제 12 항에 있어서,
    상기 테스터는, 상기 제2 프로브 핀을 통하여 출력된 출력 신호가 개방 신호이면 상기 제1 프로브 핀을 정상으로 판단하고, 상기 제2 프로브 핀을 통하여 출력된 출력 신호가 단락 신호이면 상기 제1 프로브 핀을 불량으로 판단하도록 구성된 것을 특징으로 하는 테스트 장치.
  14. 제 11 항에 있어서,
    상기 제1 프로브 핀은, 상기 입력 신호를 상기 웨이퍼의 입력 패드로 전달하도록 구성된 입력 프로브 핀과, 상기 웨이퍼의 제1 출력 패드에서 출력된 출력 신호를 수신하는 출력 프로브 핀을 포함하고,
    상기 제2 프로브 핀은 상기 웨이퍼의 제2 출력 패드에서 출력된 출력 신호를 수신하도록 구성된 것을 특징으로 하는 테스트 장치.
  15. 제 14 항에 있어서,
    상기 입력 프로브 핀은 펄스 입력 신호 및 DC 입력 신호를 전달받아 상기 웨이퍼의 입력 패드로 전달하도록 구성되고,
    상기 출력 프로브 핀은 상기 펄스 입력 신호에 응답하여 상기 제1 출력 패드에서 출력된 펄스 출력 신호, 및 상기 DC 입력 신호에 응답하여 상기 제1 출력 패드에서 출력된 제1 DC 출력 신호를 수신하도록 구성되고,
    상기 제2 프로브 핀은 상기 DC 입력 신호에 응답하여 상기 제2 출력 패드에서 출력된 제2 DC 출력 신호를 수신하도록 구성된 것을 특징으로 하는 테스트 장치.
  16. 제 15 항에 있어서,
    상기 프로브 카드는,
    상기 입력 프로브 핀의 전단에 배치되고, 동작 신호롤 수신하여 상기 펄스 입력 신호 및 상기 DC 입력 신호가 흐르는 경로를 개폐하는 입력단 스위치와,
    상기 출력 프로브 핀의 후단 및 상기 제2 프로브 핀의 후단에 배치되고, 동작 신호를 수신하여 상기 펄스 출력 신호, 상기 제1 DC 출력 신호, 및 상기 제2 DC 출력 신호가 흐르는 경로를 개폐하는 출력단 스위치를 포함하는 것을 특징으로 하는 테스트 장치.
  17. 제 11 항에 있어서,
    상기 제1 프로브 핀은, 상기 입력 신호를 상기 웨이퍼의 입력 패드로 전달하도록 구성된 입력 프로브 핀과, 상기 웨이퍼의 제1 출력 패드에서 출력된 출력 신호를 수신하는 출력 프로브 핀을 포함하고,
    상기 제2 프로브 핀은 상기 입력 신호를 상기 웨이퍼의 입력 패드로 전달하도록 구성된 것을 특징으로 하는 테스트 장치.
  18. 제 17 항에 있어서,
    상기 입력 프로브 핀은 펄스 입력 신호 및 DC 입력 신호를 전달받아 상기 웨이퍼의 제1 입력 패드로 전달하도록 구성되고,
    상기 제2 프로브 핀은 상기 DC 입력 신호를 전달받아 상기 웨이퍼의 제2 입력 패드로 전달하도록 구성되고,
    상기 출력 프로브 핀은 상기 펄스 입력 신호에 응답하여 상기 출력 패드에서 출력된 펄스 출력 신호, 상기 입력 프로브 핀을 통해 상기 제1 입력 패드에 입력된 상기 DC 입력 신호에 응답하여 상기 출력 패드에서 출력된 제1 DC 출력 신호, 및 상기 제2 프로브 핀을 통해 상기 제2 입력 패드에 입력된 상기 DC 입력 신호에 응답하여 상기 출력 패드에서 출력된 제2 DC 출력 신호를 수신하도록 구성된 것을 특징으로 하는 테스트 장치.
  19. 제 18 항에 있어서,
    상기 프로브 카드는,
    상기 입력 프로브 핀 및 상기 제2 프로브 핀의 전단에 배치되고, 동작 신호롤 수신하여 상기 펄스 입력 신호 및 상기 DC 입력 신호가 흐르는 경로를 개폐하는 입력단 스위치와,
    상기 출력 프로브 핀의 후단에 배치되고, 동작 신호를 수신하여 상기 펄스 출력 신호, 상기 제1 DC 출력 신호, 및 상기 제2 DC 출력 신호가 흐르는 경로를 개폐하는 출력단 스위치를 포함하는 것을 특징으로 하는 테스트 장치.
  20. 입력 신호를 제공하는 입력 신호 인가부;
    출력 신호를 수신하는 출력 신호 수신부; 및
    상기 입력 신호 인가부로부터 제공된 입력 신호를 웨이퍼에 전달하고, 상기 웨이퍼에서 출력된 상기 출력 신호를 상기 출력 신호 수신부에 전달하는 프로브 카드를 포함하며,
    상기 프로브 카드는,
    상기 입력 신호를 수신하는 적어도 하나의 입력단;
    상기 출력 신호를 송신하는 적어도 하나의 출력단;
    상기 웨이퍼의 패드에 접촉 가능하도록 구성되고, 제1 높이를 갖는 제1 프로브 핀; 및
    상기 웨이퍼의 패드에 접촉 가능하도록 구성되고, 제1 높이 보다 작은 제2 높이를 갖는 제2 프로브 핀을 포함하는 것을 특징으로 하는 테스트 장치.
KR1020160166205A 2016-12-07 2016-12-07 프로브 카드 및 이를 포함하는 테스트 장치 KR102623549B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160166205A KR102623549B1 (ko) 2016-12-07 2016-12-07 프로브 카드 및 이를 포함하는 테스트 장치
US15/615,084 US10996242B2 (en) 2016-12-07 2017-06-06 Probe card and test apparatus including the same
JP2017171494A JP7109167B2 (ja) 2016-12-07 2017-09-06 プローブカード、及びそれを含むテスト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160166205A KR102623549B1 (ko) 2016-12-07 2016-12-07 프로브 카드 및 이를 포함하는 테스트 장치

Publications (2)

Publication Number Publication Date
KR20180065422A true KR20180065422A (ko) 2018-06-18
KR102623549B1 KR102623549B1 (ko) 2024-01-10

Family

ID=62243022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160166205A KR102623549B1 (ko) 2016-12-07 2016-12-07 프로브 카드 및 이를 포함하는 테스트 장치

Country Status (3)

Country Link
US (1) US10996242B2 (ko)
JP (1) JP7109167B2 (ko)
KR (1) KR102623549B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200030976A (ko) * 2018-09-13 2020-03-23 삼성전자주식회사 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법
KR20210053151A (ko) * 2019-10-30 2021-05-11 프린코 코포레이션 프로브 카드 장치
KR20220009087A (ko) * 2020-07-15 2022-01-24 (주)엠투엔 프로브 카드
WO2022270875A1 (ko) * 2021-06-21 2022-12-29 주식회사 쎄믹스 전장 유지보수 도어를 갖는 프로버

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581132B (zh) * 2019-01-23 2024-04-16 厦门芯泰达集成电路有限公司 一种集成电路测试座的探针脚测试装置
KR20210081725A (ko) * 2019-12-24 2021-07-02 에스케이하이닉스 주식회사 프로브 테스트 카드 및 그 제조방법
TWI803103B (zh) * 2021-12-16 2023-05-21 南亞科技股份有限公司 測試方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673477A (en) * 1992-10-12 1997-10-07 Kabushiki Kaisha Kobe Seiko Sho Method of fabricating probe unit
US20020050832A1 (en) * 2000-05-31 2002-05-02 Aldaz Robert Edward Probe contact system having planarity adjustment mechanism
US6530148B1 (en) * 1999-03-08 2003-03-11 Kulicke And Soffa Investments, Inc. Method for making a probe apparatus for testing integrated circuits
JP2005351807A (ja) * 2004-06-11 2005-12-22 Kawasaki Microelectronics Kk プローブカードおよびプローブカードの管理方法
KR20060058521A (ko) * 2004-11-25 2006-05-30 삼성테크윈 주식회사 전자회로 검사용 프로브카드
KR100787829B1 (ko) * 2007-09-07 2007-12-27 (주)큐엠씨 프로브 카드 테스트 장치 및 테스트 방법
KR100826980B1 (ko) * 2006-11-07 2008-05-02 주식회사 하이닉스반도체 메모리 테스트 장치
JP2010175507A (ja) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd 電気的接続装置
JP2011112653A (ja) * 2009-11-26 2011-06-09 Samsung Electronics Co Ltd プローブカード及びそれを備えるテスト装置
US20150054532A1 (en) * 2013-08-21 2015-02-26 Samsung Electronics Co., Ltd. Test device and test system including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010656B1 (ko) 1992-09-01 1997-06-30 마쯔시다 덴기 산교 가부시끼가이샤 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
JPH09273470A (ja) * 1996-02-09 1997-10-21 Nippon Soken Inc 燃焼状態検出装置
FR2811422B1 (fr) 2000-07-06 2002-08-30 Snecma Moteurs Capteur de mesure de jeux par abrasion multiprofondeur
US7102371B1 (en) * 2004-05-19 2006-09-05 National Semiconductor Corporation Bilevel probe
JP4226522B2 (ja) 2004-06-30 2009-02-18 株式会社日立製作所 記録再生装置
US7180318B1 (en) * 2004-10-15 2007-02-20 Xilinx, Inc. Multi-pitch test probe assembly for testing semiconductor dies having contact pads
US7068056B1 (en) 2005-07-18 2006-06-27 Texas Instruments Incorporated System and method for the probing of a wafer
KR100843202B1 (ko) * 2006-09-06 2008-07-02 삼성전자주식회사 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
JP5400522B2 (ja) 2009-08-04 2014-01-29 川崎重工業株式会社 カッタヘッドにおける構成物の摩耗検知装置とそれを備えたトンネル掘削機
KR102396428B1 (ko) 2014-11-11 2022-05-11 삼성전자주식회사 반도체 테스트 장치 및 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673477A (en) * 1992-10-12 1997-10-07 Kabushiki Kaisha Kobe Seiko Sho Method of fabricating probe unit
US6530148B1 (en) * 1999-03-08 2003-03-11 Kulicke And Soffa Investments, Inc. Method for making a probe apparatus for testing integrated circuits
US20020050832A1 (en) * 2000-05-31 2002-05-02 Aldaz Robert Edward Probe contact system having planarity adjustment mechanism
JP2005351807A (ja) * 2004-06-11 2005-12-22 Kawasaki Microelectronics Kk プローブカードおよびプローブカードの管理方法
KR20060058521A (ko) * 2004-11-25 2006-05-30 삼성테크윈 주식회사 전자회로 검사용 프로브카드
KR100826980B1 (ko) * 2006-11-07 2008-05-02 주식회사 하이닉스반도체 메모리 테스트 장치
KR100787829B1 (ko) * 2007-09-07 2007-12-27 (주)큐엠씨 프로브 카드 테스트 장치 및 테스트 방법
JP2010175507A (ja) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd 電気的接続装置
JP2011112653A (ja) * 2009-11-26 2011-06-09 Samsung Electronics Co Ltd プローブカード及びそれを備えるテスト装置
US20150054532A1 (en) * 2013-08-21 2015-02-26 Samsung Electronics Co., Ltd. Test device and test system including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200030976A (ko) * 2018-09-13 2020-03-23 삼성전자주식회사 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법
KR20210053151A (ko) * 2019-10-30 2021-05-11 프린코 코포레이션 프로브 카드 장치
KR20220009087A (ko) * 2020-07-15 2022-01-24 (주)엠투엔 프로브 카드
WO2022270875A1 (ko) * 2021-06-21 2022-12-29 주식회사 쎄믹스 전장 유지보수 도어를 갖는 프로버

Also Published As

Publication number Publication date
KR102623549B1 (ko) 2024-01-10
JP7109167B2 (ja) 2022-07-29
JP2018096972A (ja) 2018-06-21
US10996242B2 (en) 2021-05-04
US20180156842A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
KR102623549B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
KR101822980B1 (ko) 웨이퍼 레벨 컨택터
US9372227B2 (en) Integrated circuit test system and method
KR100805833B1 (ko) 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
US7782688B2 (en) Semiconductor memory device and test method thereof
KR20120104812A (ko) 반도체 디바이스 테스트 장치 및 방법
KR20070007101A (ko) 장치의 탐침 방법
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
KR101727378B1 (ko) 기판 검사 장치
KR101108481B1 (ko) 반도체칩패키지 검사용 소켓
KR100897982B1 (ko) 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법
KR100695816B1 (ko) 이디에스 설비의 포고 핀 검사 장치
KR101380375B1 (ko) 평판 디스플레이 패널 검사용 프로브장치
KR200169688Y1 (ko) 반도체 웨이퍼 검사장치
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
KR100797318B1 (ko) 프로브 카드 니들의 접촉저항 측정장치 및 측정방법
KR100865352B1 (ko) 일체형 프로브카드
KR20100073584A (ko) 반도체 검사 장치의 프로버 장치
KR20030086000A (ko) 반도체 테스트 장치의 포고 핀
KR101313555B1 (ko) 인쇄 회로 기판에 실장된 아이솔레이터의 검사 장치
KR100265854B1 (ko) 웨이퍼의 전기적 특성 측정장치 및 측정방법
KR100685129B1 (ko) 포고핀 접속 체크 보드
CN113030535A (zh) 短路探针卡、晶片测试系统及该系统的故障原因检测方法
KR100523609B1 (ko) 프로버 시스템의 프로브 카드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right