JP4522056B2 - 整合のとれた応答を生じる４ドロップ・バス - Google Patents
整合のとれた応答を生じる４ドロップ・バス Download PDFInfo
- Publication number
- JP4522056B2 JP4522056B2 JP2003163514A JP2003163514A JP4522056B2 JP 4522056 B2 JP4522056 B2 JP 4522056B2 JP 2003163514 A JP2003163514 A JP 2003163514A JP 2003163514 A JP2003163514 A JP 2003163514A JP 4522056 B2 JP4522056 B2 JP 4522056B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- impedance
- transmission
- transmission lines
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
【０００１】
関連出願のクロス・リファレンス
本出願の譲受人によって所有されている関連する同時係属の米国特許出願が２００２年６月２１日に米国特許商標庁に提出されている。この関連出願の出願番号は第１０／１７７０４２号であり、「ＳＩＸ−ＤＲＯＰ ＢＵＳ ＷＩＴＨ ＭＡＴＣＨＥＤ ＲＥＳＰＯＮＳＥ」と題する。
【０００２】
【発明の属する技術分野】
本発明は、一般に、データ通信に関するものであり、特に、４つの送信元／受信機間における双方向通信のための伝送線路構造に関するものである。
【０００３】
【従来の技術】
ディジタル・データが集積回路間で伝送されるような多くの通信システムでは、ドライバは、受信機に電気波形を送信する。これを実施するには、信号は、一連の伝送線路を伝搬しなければならない。反射を最小限に抑えるため、これらの伝送線路は、その特性インピーダンス（Ｚ０）が、ドライバのインピーダンス、受信機のインピーダンス、または、その両方と同じになるように構成される場合が多い。高速接続の場合、ドライバ、受信機、及び、伝送線路は、全て、同じインピーダンスであることが望ましい。これは、伝送線路またはその端部において反射の生じないシステムを構成するのに役立つ。１つのドライバが１つの受信機に接続される最も単純なケースの場合、ドライバと受信機と伝送線路とを整合させることは、極めて単純である。
【０００４】
あいにく、ドライバが、伝送線路によっていくつかの受信機（または集積回路）に信号を送る場合には、反射のないシステムの構成はより困難になる。これらのシステム（またはバス）は、一般に、マルチ・ドロップ・バス（multi-drop bus。または分岐バス）と呼ばれる。
【０００５】
マルチドロップ・バスは、一般に、伝送線路の各枝路または各受信機におけるインピーダンス不整合のために多重反射を生じることになる。これらの多重反射が複雑に結合し、その結果、システム全体の設計が困難で複雑なものになる場合がある。これらの多重反射に対処しなければならない設計では、多くの異なる特性インピーダンスを有する伝送線路セグメントを必要とする場合が多い。これによって、システムの設計及びレイアウトがさらに複雑化する。
【０００６】
【発明が解決しようとする課題】
従って、データ通信システムにおいて、より簡単な構成で反射の問題に対処可能な伝送線路構造が必要とされている。
【０００７】
【課題を解決するための手段】
４ドロップ・バス（four-drop bus。または４分岐バス）は、各ドライバまたは受信機（レシーバ）がＺ０の特性インピーダンスで終端される。各ドライバまたは受信機は、特性インピーダンスがＺ０の伝送線路のセグメントに接続される。これらのセグメントのうちの２つは、第１のポイントで接続される。これらのセグメントのうちの他の２つは、第２のポイントで接続される。第１と第２のポイントは、特性インピーダンスがＺ０／２の中央伝送線路によって接続される。
【０００８】
【発明の実施の形態】
図１において、伝送線路１０１は、特性インピーダンスがＺ０の１／２である。これは、Ｚ０／２と書くこともできる。Ｚ０は、製造能力、空間（場所）、コスト、または、ドライバ・インピーダンスまたは終端インピーダンスのような他のインピーダンスとの類似性といったさまざまな制約条件に適合するように、トレース幅、トレース間隔、基板層の厚さ等といったさまざまな基板設計パラメータを調整することによって、基板またはシステムの設計者がかなり自由に選択することが可能な任意の特性インピーダンス値である。同様に、インピーダンスがＺ０／２の伝送線路の形成は、トレース幅、トレース間隔、基板層の厚さ等といったさまざまな基板設計パラメータを調整することによって実施可能である。Ｚ０／２の伝送線路を形成するもう１つの方法は、特性インピーダンスがＺ０の２つの伝送線路を並列に接続することである。伝送線路１０１は、一方の端部にインターフェイスノード１３０があり、他方の端部にインターフェイス・ノード１３１がある。伝送線路１０１は、中央伝送線路と呼ぶこともできる。
【０００９】
インターフェイス・ノード１３０において、伝送線路１０１には、伝送線路１０２と伝送線路１０３が接続されている。伝送線路１０２と伝送線路１０３は、両方とも、特性インピーダンスがＺ０である。伝送線路１０２のもう一方の端部であるノード１５０は、終端インピーダンス１１０及び受信機１２０に接続されている。伝送線路１０３のもう一方の端部であるノード１５１は、終端インピーダンス１１１及び受信機１２１に接続されている。終端インピーダンス１１０及び１１１のもう一方の端部は、図示のように、それぞれ、ドライバ１４０及び１４１に接続されている。
【００１０】
インターフェイス・ノード１３１において、伝送線路１０１には、伝送線路１０４と伝送線路１０５が接続されている。伝送線路１０４と伝送線路１０５は、両方とも、特性インピーダンスがＺ０である。伝送線路１０４のもう一方の端部である、ノード１５２は、終端インピーダンス１１２及び受信機１２２に接続されている。伝送線路１０５のもう一方の端部である、ノード１５３は、終端インピーダンス１１３及び受信機１２３に接続されている。終端インピーダンス１１２及び１１３のもう一方の端部は、図示のように、それぞれ、ドライバ１４２及び１４３に接続されている。
【００１１】
代替的には、ドライバ１４０、１４１、１４２、１４３は、任意の組み合わせにおいて、電源電圧または終端供給電圧のような低インピーダンス電圧源に置き換えることが可能である。また、ドライバ１４０、１４１、１４２、１４３は、必ず低インピーダンス電圧を駆動するように制御することもできるし、あるいは、それら自体、インピーダンス制御ドライバ（controlled impedance driver。または被制御インピーダンスドライバ）とすることも可能である。ドライバ１４０、１４１、１４２、１４３がインピーダンス制御ドライバである場合、終端インピーダンス１１０、１１１、１１２、１１３は、不要になる場合がある。
【００１２】
伝送線路１０１、１０２、１０３、１０４、及び１０５は互いに異なるものとすることができ、任意の長さを有し、または任意の遅延を生じるようにすることが可能である。ドライバ１４０、１４１、１４２、１４３が、十分に低いインピーダンスを有するものと仮定すると、終端インピーダンス１１０、１１１、１１２、１１３は、特性インピーダンスＺ０と整合するように選択するのが望ましい。ドライバ１４０、１４１、１４２、１４３がインピーダンス制御ドライバであれば、これらのドライバの被制御インピーダンス（または制御可能なインピーダンス）は、特性インピーダンスＺ０と整合するように選択するのが望ましいであろう。
【００１３】
図１に示す４ドロップ・バスを使用すると、どのドライバ１４０、１４１、１４２、１４３が駆動し、どの受信機１２０、１２１、１２２、１２３が受信しているのかに関係なく、同じ反射が生じることになる。例えば、ドライバ１４０が、ゼロからＶｉｎへと低インピーダンスのステップ電圧を駆動し、全ての終端抵抗器のインピーダンスがＺ０であり、ドライバ１４１、１４２、１４３が、終端電源に対して低インピーダンス状態にある場合、ノード１５０の電圧は、ゼロからＶｉｎ／２へのステップ電圧である。このステップ波形は、インターフェイス・ノード１３０に達するまで、伝送線路１０２を伝搬する。インターフェイス・ノード１３０において、伝送線路１０２が受ける負荷は、伝送線路１０３と並列をなす伝送線路１０１の特性インピーダンスと等価である。この等価インピーダンスは、Ｚ０／３である。この等価負荷に関する反射係数を計算すると、次のようになる。
【数１】
【００１４】
従って、−Ｖｉｎ／４のステップ電圧が、伝送線路１０２から反射されて、ノード１５０に向かって戻され、Ｖｉｎ／４のステップ電圧が、伝送線路１０３及び１０１に沿って伝送される。伝送線路１０２に通って戻される反射波は、整合のとれた終端インピーダンス１１０によって吸収されるので、この反射波がノード１５０で反射されることはない。従って、ノード１５０は、最終電圧がＶｉｎ／４になる。同様に、伝送線路１０３を通って伝搬するＶｉｎ／４の波は、整合のとれた終端インピーダンス１１１によって吸収されるので、この波がノード１５１で反射されることはない。従って、ノード１５１の最終電圧はＶｉｎ／４になる。
【００１５】
伝送線路１０１を通って伝搬するＶｉｎ／４波は、最終的にインターフェイス・ノード１３１に達する。インターフェイス・ノード１３１において、伝送線路１０１が受ける負荷は、伝送線路１０５と並列をなす伝送線路１０４の特性インピーダンスと等価である。この等価インピーダンスは、Ｚ０／２である。この等価負荷に関する反射係数を計算すると、次のようになる。
【数２】
【００１６】
従って、インターフェイス・ノード１３１では、反射は発生せず、Ｖｉｎ／４のステップ波は、伝送線路１０４及び１０５を通って伝搬する。伝送線路１０４及び１０５を通って伝搬するＶｉｎ／４波は、それぞれ、整合のとれた終端インピーダンス１１２及び１１３によって吸収されるので、これらの波がノード１５２または１５３で反射されることはない。従って、ノード１５２及び１５３は、両方とも最終電圧がＶｉｎ／４になる。
【００１７】
各ノードにおける電圧が、Ｖｉｎの全振幅電圧ではない場合でも、各受信機ノードの電圧は同じであり、受信機において反射は観測されないという点に留意されたい。これによって、システム設計及びバス・タイミングの複雑さが低減する。この動作試験は、ドライバ１４０、１４１、１４２、及び１４３の任意のものからの入力波形を駆動することによって実行可能であり、ノード１５０、１５１、１５２、または１５３のそれぞれにおいて最終電圧がＶｉｎ／４という結果が得られることになる点にも留意されたい。
【００１８】
最後に、設計上の制約または製造プロセスの問題のため、伝送線路１０１、１０２、１０３、１０４、及び、１０５の特性インピーダンスと、終端インピーダンス１１０、１１１、１１２、及び、１１３は、厳密に指定されたＺ０またはＺ０／２の値にはならない場合もあるという点に留意されたい。しかし、これらのインピーダンスは、ほぼそれらの指定値であれば十分のはずである。±１０％の範囲であれば、大部分のバス設計要件を満たすのに十分なほど近似しており、さらに、大部分の用途に対して、十分に少ない反射、及び、Ｖｉｎ／４に十分に近い最終電圧を生じるはずである。
【００１９】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．４ドロップ・バスにおいて、
第１の特性インピーダンスを有し、第１の端部（１３０）及び第２の端部（１３１）を備える中央伝送線路（１０１）と、
前記第１の特性インピーダンスの約２倍の特性インピーダンスを有し、前記第１の端部（１３０）に接続された第１の対をなす伝送線路（１０２、１０３）であって、それぞれが、前記第１の特性インピーダンスの約２倍の終端インピーダンス（１１０、１１１）によって終端されることからなる、第１の対をなす伝送線路と、
前記第１の特性インピーダンスの約２倍の特性インピーダンスを有し、前記第２の端部（１３１）に接続された第２の対をなす伝送線路（１０４、１０５）であって、それぞれが、前記第１の特性インピーダンスの約２倍の終端インピーダンス（１１２、１１３）によって終端されることからなる、第２の対をなす伝送線路
を備える、４ドロップ・バス。
２．少なくとも１つの終端インピーダンス（１１０、１１１、１１２、１１３）がドライバ（１４０、１４１、１４２、１４３）に接続される、上項１に記載の４ドロップ・バス。
３．少なくとも１つの終端インピーダンス（１１０、１１１、１１２、１１３）が制御インピーダンス・ドライバ（被制御インピーダンスドライバ）である、上項１に記載の４ドロップ・バス。
４．少なくとも１つの終端インピーダンスが低インピーダンス供給電圧に接続される、上項１に記載の４ドロップ・バス。
５．前記中央伝送線路（１０１）に、並列に接続された２つの伝送線路が含まれる、上項１に記載の４ドロップ・バス。
６．４ドロップ・バスであって、
第１の端部（１５０）において第１のインピーダンス値を有する第１のインピーダンス（１１０）によって駆動され、第２の端部（１３０）において第２の伝送線路（１０３）及び第３の伝送線路（１０１）に接続される、第１の伝送線路（１０２）と、
第１の端部（１３０）において前記第１の伝送線路（１０２）に接続され、第２の端部（１５１）において、ほぼ前記第１のインピーダンス値に等しい第２のインピーダンス（１１１）によって終端される、前記第２の伝送線路（１０３）と、
第１の端部（１３０）において前記第１の伝送線路（１０２）に接続され、第２の端部（１３１）において第４の伝送線路（１０４）及び第５の伝送線路（１０５）に接続される、前記第３の伝送線路（１０１）と、
第１の端部（１３１）において前記第３の伝送線路（１０１）に接続され、第２の端部（１５２）において、ほぼ前記第１のインピーダンス値に等しい第３のインピーダンス（１１２）によって終端される、前記第４の伝送線路（１０４）と、
第１の端部（１３１）において前記第３の伝送線路（１０１）に接続され、第２の端部（１５３）において、ほぼ前記第１のインピーダンス値に等しい第４のインピーダンス（１１３）によって終端される、前記第５の伝送線路（１０５）を備え、
前記第１、第２、第４、及び第５の伝送線路（１０２、１０３、１０４、１０５）が、前記第１のインピーダンス値にほぼ等しい特性インピーダンスを有し、前記第３の伝送線路（１０１）が、前記第１のインピーダンス値のほぼ半分の特性インピーダンスを有することからなる、４ドロップ・バス。
７．前記第２、第４、及び第５の伝送線路（１０３、１０４、１０５）の少なくとも１つが、それぞれ、ドライバに接続された前記第２、第３、及び第４のインピーダンス（１１１、１１２、１１３）によって終端される、上項６に記載の４ドロップ・バス。
８．前記第２、第４、及び第５の伝送線路（１０３、１０４、１０５）の少なくとも１つが、制御インピーダンス・ドライバ（被制御インピーダンス・ドライバ）によって終端される、上項６に記載の４ドロップ・バス。
９．前記第２、第４、及び第５の伝送線路（１０３、１０４、１０５）の少なくとも１つが、それぞれ、低インピーダンス供給電圧に接続された前記第２、第３、及び、第４のインピーダンスによって終端される、上項６に記載の４ドロップ・バス。
１０．３つの受信機に信号を伝搬する方法であって、
ある特性インピーダンスを有する第１の伝送線路（１０２）の第１の端部（１５０）に、第１の特性インピーダンスにほぼ等しい駆動インピーダンス（１１０）を介して、信号を伝搬するステップと、
前記第１の伝送線路（１０２）の第２の端部（１３０）から、前記特性インピーダンスにほぼ等しいインピーダンスを有する第２の伝送線路（１０３）の第１の端部（１３０）、及び、前記特性インピーダンスの約半分のインピーダンスを有する中央伝送線路（１０１）の第１の端部（１３０）に前記信号を伝搬するステップと、
前記特性インピーダンスにほぼ等しいインピーダンス（１１１）を有する前記第２の伝送線路（１０３）の第２の端部（１５１）において、前記信号を吸収するステップと、
前記中央伝送線路（１０１）の第２の端部（１３１）から、前記特性インピーダンスにほぼ等しいインピーダンスを有する第３の伝送線路（１０４）の第１の端部（１３１）、及び、前記特性インピーダンスにほぼ等しいインピーダンスを有する第４の伝送線路（１０５）の第１の端部（１３１）に前記信号を伝搬するステップと、
前記特性インピーダンスにほぼ等しいインピーダンス（１１２）を有する前記第３の伝送線路（１０４）の第２の端部（１５２）において、前記信号を吸収するステップと、
前記特性インピーダンスにほぼ等しいインピーダンス（１１３）を有する前記第４の伝送線路（１０５）の第２の端部（１５３）において前記信号を吸収するステップと、
前記第２、第３、及び第４の伝送線路の前記第２の端部（１５１〜１５３）において電圧を検出するステップ
を含む、方法。
１１．３つの受信機に信号を伝搬する方法であって、
第１の特性インピーダンスを有する第１の伝送線路（１０２）の第１の端部（１５０）に、第１の特性インピーダンスにほぼ等しい駆動インピーダンス（１１０）を介して、信号を伝搬するステップと、
前記第１の伝送線路（１０２）の第２の端部（１３０）から、前記第１の特性インピーダンスにほぼ等しいインピーダンスを有する第２の伝送線路（１０３）の第１の端部（１３０）、及び、前記第１の特性インピーダンスの約半分のインピーダンスを有する中央伝送線路（１０１）の第１の端部（１３０）に前記信号を伝搬するステップと、
前記第１の特性インピーダンスにほぼ等しいインピーダンス（１１１）を有する前記第２の伝送線路（１０３）の第２の端部（１５１）において、前記信号を吸収するステップと、
前記中央伝送線路（１０１）の第２の端部（１３１）から、前記第１の特性インピーダンスにほぼ等しいインピーダンスを有する第３の伝送線路（１０４）の第１の端部（１３１）、及び、前記第１の特性インピーダンスにほぼ等しいインピーダンスを有する第４の伝送線路（１０５）の第１の端部（１３１）に前記信号を伝搬するステップと、
前記第１の特性インピーダンスにほぼ等しいインピーダンス（１１２）を有する前記第３の伝送線路（１０４）の第２の端部（１５２）において、前記信号を吸収するステップと、
前記第１の特性インピーダンスにほぼ等しいインピーダンス（１１３）を有する前記第４の伝送線路（１０５）の第２の端部（１５３）において前記信号を吸収するステップと、
前記第２、第３、及び第４の伝送線路の前記第２の端部（１５１〜１５３）において電圧を検出するステップ
を含む、方法。
【００２０】
本発明の４ドロップバスは、Ｚ０の特性インピーダンスで終端された、それぞれのドライバ(140-143)またはレシーバ(120-123)を備える。それぞれのドライバまたはレシーバは、特性インピーダンスがＺ０の伝送ライン(102,103,104,105)のセグメントに接続される。これらのセグメントのうちの２つ(102,103)は、第１のポイント(130)に接続される。他の２つのセグメント(104,105)は、第２のポイント(131)に接続される。第１及び第２のポイントは、Ｚ０／２の特性インピーダンスを有する中央の伝送ライン(101)に接続される。
【００２１】
【発明の効果】
本発明によれば、より簡単な構成で反射の問題を低減または除去可能なデータ通信システムの伝送線路が提供される。
【図面の簡単な説明】
【図１】整合のとれた応答を生じる４ドロップ・バスを例示した図である。
【符号の説明】
１０１ 中央の伝送経路
１０２ 第１の伝送経路
１０３ 第２の伝送経路
１０４ 第４の伝送経路
１０５ 第５の伝送経路
１１０、１１１、１１２、１１３ 終端インピーダンス
１３０、１３１ ノード（端部）
１４０、１４１、１４２、１４３ ドライバ
１５０、１５１、１５２、１５３ ノード（端部）
関連出願のクロス・リファレンス
本出願の譲受人によって所有されている関連する同時係属の米国特許出願が２００２年６月２１日に米国特許商標庁に提出されている。この関連出願の出願番号は第１０／１７７０４２号であり、「ＳＩＸ−ＤＲＯＰ ＢＵＳ ＷＩＴＨ ＭＡＴＣＨＥＤ ＲＥＳＰＯＮＳＥ」と題する。
【０００２】
【発明の属する技術分野】
本発明は、一般に、データ通信に関するものであり、特に、４つの送信元／受信機間における双方向通信のための伝送線路構造に関するものである。
【０００３】
【従来の技術】
ディジタル・データが集積回路間で伝送されるような多くの通信システムでは、ドライバは、受信機に電気波形を送信する。これを実施するには、信号は、一連の伝送線路を伝搬しなければならない。反射を最小限に抑えるため、これらの伝送線路は、その特性インピーダンス（Ｚ０）が、ドライバのインピーダンス、受信機のインピーダンス、または、その両方と同じになるように構成される場合が多い。高速接続の場合、ドライバ、受信機、及び、伝送線路は、全て、同じインピーダンスであることが望ましい。これは、伝送線路またはその端部において反射の生じないシステムを構成するのに役立つ。１つのドライバが１つの受信機に接続される最も単純なケースの場合、ドライバと受信機と伝送線路とを整合させることは、極めて単純である。
【０００４】
あいにく、ドライバが、伝送線路によっていくつかの受信機（または集積回路）に信号を送る場合には、反射のないシステムの構成はより困難になる。これらのシステム（またはバス）は、一般に、マルチ・ドロップ・バス（multi-drop bus。または分岐バス）と呼ばれる。
【０００５】
マルチドロップ・バスは、一般に、伝送線路の各枝路または各受信機におけるインピーダンス不整合のために多重反射を生じることになる。これらの多重反射が複雑に結合し、その結果、システム全体の設計が困難で複雑なものになる場合がある。これらの多重反射に対処しなければならない設計では、多くの異なる特性インピーダンスを有する伝送線路セグメントを必要とする場合が多い。これによって、システムの設計及びレイアウトがさらに複雑化する。
【０００６】
【発明が解決しようとする課題】
従って、データ通信システムにおいて、より簡単な構成で反射の問題に対処可能な伝送線路構造が必要とされている。
【０００７】
【課題を解決するための手段】
４ドロップ・バス（four-drop bus。または４分岐バス）は、各ドライバまたは受信機（レシーバ）がＺ０の特性インピーダンスで終端される。各ドライバまたは受信機は、特性インピーダンスがＺ０の伝送線路のセグメントに接続される。これらのセグメントのうちの２つは、第１のポイントで接続される。これらのセグメントのうちの他の２つは、第２のポイントで接続される。第１と第２のポイントは、特性インピーダンスがＺ０／２の中央伝送線路によって接続される。
【０００８】
【発明の実施の形態】
図１において、伝送線路１０１は、特性インピーダンスがＺ０の１／２である。これは、Ｚ０／２と書くこともできる。Ｚ０は、製造能力、空間（場所）、コスト、または、ドライバ・インピーダンスまたは終端インピーダンスのような他のインピーダンスとの類似性といったさまざまな制約条件に適合するように、トレース幅、トレース間隔、基板層の厚さ等といったさまざまな基板設計パラメータを調整することによって、基板またはシステムの設計者がかなり自由に選択することが可能な任意の特性インピーダンス値である。同様に、インピーダンスがＺ０／２の伝送線路の形成は、トレース幅、トレース間隔、基板層の厚さ等といったさまざまな基板設計パラメータを調整することによって実施可能である。Ｚ０／２の伝送線路を形成するもう１つの方法は、特性インピーダンスがＺ０の２つの伝送線路を並列に接続することである。伝送線路１０１は、一方の端部にインターフェイスノード１３０があり、他方の端部にインターフェイス・ノード１３１がある。伝送線路１０１は、中央伝送線路と呼ぶこともできる。
【０００９】
インターフェイス・ノード１３０において、伝送線路１０１には、伝送線路１０２と伝送線路１０３が接続されている。伝送線路１０２と伝送線路１０３は、両方とも、特性インピーダンスがＺ０である。伝送線路１０２のもう一方の端部であるノード１５０は、終端インピーダンス１１０及び受信機１２０に接続されている。伝送線路１０３のもう一方の端部であるノード１５１は、終端インピーダンス１１１及び受信機１２１に接続されている。終端インピーダンス１１０及び１１１のもう一方の端部は、図示のように、それぞれ、ドライバ１４０及び１４１に接続されている。
【００１０】
インターフェイス・ノード１３１において、伝送線路１０１には、伝送線路１０４と伝送線路１０５が接続されている。伝送線路１０４と伝送線路１０５は、両方とも、特性インピーダンスがＺ０である。伝送線路１０４のもう一方の端部である、ノード１５２は、終端インピーダンス１１２及び受信機１２２に接続されている。伝送線路１０５のもう一方の端部である、ノード１５３は、終端インピーダンス１１３及び受信機１２３に接続されている。終端インピーダンス１１２及び１１３のもう一方の端部は、図示のように、それぞれ、ドライバ１４２及び１４３に接続されている。
【００１１】
代替的には、ドライバ１４０、１４１、１４２、１４３は、任意の組み合わせにおいて、電源電圧または終端供給電圧のような低インピーダンス電圧源に置き換えることが可能である。また、ドライバ１４０、１４１、１４２、１４３は、必ず低インピーダンス電圧を駆動するように制御することもできるし、あるいは、それら自体、インピーダンス制御ドライバ（controlled impedance driver。または被制御インピーダンスドライバ）とすることも可能である。ドライバ１４０、１４１、１４２、１４３がインピーダンス制御ドライバである場合、終端インピーダンス１１０、１１１、１１２、１１３は、不要になる場合がある。
【００１２】
伝送線路１０１、１０２、１０３、１０４、及び１０５は互いに異なるものとすることができ、任意の長さを有し、または任意の遅延を生じるようにすることが可能である。ドライバ１４０、１４１、１４２、１４３が、十分に低いインピーダンスを有するものと仮定すると、終端インピーダンス１１０、１１１、１１２、１１３は、特性インピーダンスＺ０と整合するように選択するのが望ましい。ドライバ１４０、１４１、１４２、１４３がインピーダンス制御ドライバであれば、これらのドライバの被制御インピーダンス（または制御可能なインピーダンス）は、特性インピーダンスＺ０と整合するように選択するのが望ましいであろう。
【００１３】
図１に示す４ドロップ・バスを使用すると、どのドライバ１４０、１４１、１４２、１４３が駆動し、どの受信機１２０、１２１、１２２、１２３が受信しているのかに関係なく、同じ反射が生じることになる。例えば、ドライバ１４０が、ゼロからＶｉｎへと低インピーダンスのステップ電圧を駆動し、全ての終端抵抗器のインピーダンスがＺ０であり、ドライバ１４１、１４２、１４３が、終端電源に対して低インピーダンス状態にある場合、ノード１５０の電圧は、ゼロからＶｉｎ／２へのステップ電圧である。このステップ波形は、インターフェイス・ノード１３０に達するまで、伝送線路１０２を伝搬する。インターフェイス・ノード１３０において、伝送線路１０２が受ける負荷は、伝送線路１０３と並列をなす伝送線路１０１の特性インピーダンスと等価である。この等価インピーダンスは、Ｚ０／３である。この等価負荷に関する反射係数を計算すると、次のようになる。
【数１】
従って、−Ｖｉｎ／４のステップ電圧が、伝送線路１０２から反射されて、ノード１５０に向かって戻され、Ｖｉｎ／４のステップ電圧が、伝送線路１０３及び１０１に沿って伝送される。伝送線路１０２に通って戻される反射波は、整合のとれた終端インピーダンス１１０によって吸収されるので、この反射波がノード１５０で反射されることはない。従って、ノード１５０は、最終電圧がＶｉｎ／４になる。同様に、伝送線路１０３を通って伝搬するＶｉｎ／４の波は、整合のとれた終端インピーダンス１１１によって吸収されるので、この波がノード１５１で反射されることはない。従って、ノード１５１の最終電圧はＶｉｎ／４になる。
【００１５】
伝送線路１０１を通って伝搬するＶｉｎ／４波は、最終的にインターフェイス・ノード１３１に達する。インターフェイス・ノード１３１において、伝送線路１０１が受ける負荷は、伝送線路１０５と並列をなす伝送線路１０４の特性インピーダンスと等価である。この等価インピーダンスは、Ｚ０／２である。この等価負荷に関する反射係数を計算すると、次のようになる。
【数２】
従って、インターフェイス・ノード１３１では、反射は発生せず、Ｖｉｎ／４のステップ波は、伝送線路１０４及び１０５を通って伝搬する。伝送線路１０４及び１０５を通って伝搬するＶｉｎ／４波は、それぞれ、整合のとれた終端インピーダンス１１２及び１１３によって吸収されるので、これらの波がノード１５２または１５３で反射されることはない。従って、ノード１５２及び１５３は、両方とも最終電圧がＶｉｎ／４になる。
【００１７】
各ノードにおける電圧が、Ｖｉｎの全振幅電圧ではない場合でも、各受信機ノードの電圧は同じであり、受信機において反射は観測されないという点に留意されたい。これによって、システム設計及びバス・タイミングの複雑さが低減する。この動作試験は、ドライバ１４０、１４１、１４２、及び１４３の任意のものからの入力波形を駆動することによって実行可能であり、ノード１５０、１５１、１５２、または１５３のそれぞれにおいて最終電圧がＶｉｎ／４という結果が得られることになる点にも留意されたい。
【００１８】
最後に、設計上の制約または製造プロセスの問題のため、伝送線路１０１、１０２、１０３、１０４、及び、１０５の特性インピーダンスと、終端インピーダンス１１０、１１１、１１２、及び、１１３は、厳密に指定されたＺ０またはＺ０／２の値にはならない場合もあるという点に留意されたい。しかし、これらのインピーダンスは、ほぼそれらの指定値であれば十分のはずである。±１０％の範囲であれば、大部分のバス設計要件を満たすのに十分なほど近似しており、さらに、大部分の用途に対して、十分に少ない反射、及び、Ｖｉｎ／４に十分に近い最終電圧を生じるはずである。
【００１９】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．４ドロップ・バスにおいて、
第１の特性インピーダンスを有し、第１の端部（１３０）及び第２の端部（１３１）を備える中央伝送線路（１０１）と、
前記第１の特性インピーダンスの約２倍の特性インピーダンスを有し、前記第１の端部（１３０）に接続された第１の対をなす伝送線路（１０２、１０３）であって、それぞれが、前記第１の特性インピーダンスの約２倍の終端インピーダンス（１１０、１１１）によって終端されることからなる、第１の対をなす伝送線路と、
前記第１の特性インピーダンスの約２倍の特性インピーダンスを有し、前記第２の端部（１３１）に接続された第２の対をなす伝送線路（１０４、１０５）であって、それぞれが、前記第１の特性インピーダンスの約２倍の終端インピーダンス（１１２、１１３）によって終端されることからなる、第２の対をなす伝送線路
を備える、４ドロップ・バス。
２．少なくとも１つの終端インピーダンス（１１０、１１１、１１２、１１３）がドライバ（１４０、１４１、１４２、１４３）に接続される、上項１に記載の４ドロップ・バス。
３．少なくとも１つの終端インピーダンス（１１０、１１１、１１２、１１３）が制御インピーダンス・ドライバ（被制御インピーダンスドライバ）である、上項１に記載の４ドロップ・バス。
４．少なくとも１つの終端インピーダンスが低インピーダンス供給電圧に接続される、上項１に記載の４ドロップ・バス。
５．前記中央伝送線路（１０１）に、並列に接続された２つの伝送線路が含まれる、上項１に記載の４ドロップ・バス。
６．４ドロップ・バスであって、
第１の端部（１５０）において第１のインピーダンス値を有する第１のインピーダンス（１１０）によって駆動され、第２の端部（１３０）において第２の伝送線路（１０３）及び第３の伝送線路（１０１）に接続される、第１の伝送線路（１０２）と、
第１の端部（１３０）において前記第１の伝送線路（１０２）に接続され、第２の端部（１５１）において、ほぼ前記第１のインピーダンス値に等しい第２のインピーダンス（１１１）によって終端される、前記第２の伝送線路（１０３）と、
第１の端部（１３０）において前記第１の伝送線路（１０２）に接続され、第２の端部（１３１）において第４の伝送線路（１０４）及び第５の伝送線路（１０５）に接続される、前記第３の伝送線路（１０１）と、
第１の端部（１３１）において前記第３の伝送線路（１０１）に接続され、第２の端部（１５２）において、ほぼ前記第１のインピーダンス値に等しい第３のインピーダンス（１１２）によって終端される、前記第４の伝送線路（１０４）と、
第１の端部（１３１）において前記第３の伝送線路（１０１）に接続され、第２の端部（１５３）において、ほぼ前記第１のインピーダンス値に等しい第４のインピーダンス（１１３）によって終端される、前記第５の伝送線路（１０５）を備え、
前記第１、第２、第４、及び第５の伝送線路（１０２、１０３、１０４、１０５）が、前記第１のインピーダンス値にほぼ等しい特性インピーダンスを有し、前記第３の伝送線路（１０１）が、前記第１のインピーダンス値のほぼ半分の特性インピーダンスを有することからなる、４ドロップ・バス。
７．前記第２、第４、及び第５の伝送線路（１０３、１０４、１０５）の少なくとも１つが、それぞれ、ドライバに接続された前記第２、第３、及び第４のインピーダンス（１１１、１１２、１１３）によって終端される、上項６に記載の４ドロップ・バス。
８．前記第２、第４、及び第５の伝送線路（１０３、１０４、１０５）の少なくとも１つが、制御インピーダンス・ドライバ（被制御インピーダンス・ドライバ）によって終端される、上項６に記載の４ドロップ・バス。
９．前記第２、第４、及び第５の伝送線路（１０３、１０４、１０５）の少なくとも１つが、それぞれ、低インピーダンス供給電圧に接続された前記第２、第３、及び、第４のインピーダンスによって終端される、上項６に記載の４ドロップ・バス。
１０．３つの受信機に信号を伝搬する方法であって、
ある特性インピーダンスを有する第１の伝送線路（１０２）の第１の端部（１５０）に、第１の特性インピーダンスにほぼ等しい駆動インピーダンス（１１０）を介して、信号を伝搬するステップと、
前記第１の伝送線路（１０２）の第２の端部（１３０）から、前記特性インピーダンスにほぼ等しいインピーダンスを有する第２の伝送線路（１０３）の第１の端部（１３０）、及び、前記特性インピーダンスの約半分のインピーダンスを有する中央伝送線路（１０１）の第１の端部（１３０）に前記信号を伝搬するステップと、
前記特性インピーダンスにほぼ等しいインピーダンス（１１１）を有する前記第２の伝送線路（１０３）の第２の端部（１５１）において、前記信号を吸収するステップと、
前記中央伝送線路（１０１）の第２の端部（１３１）から、前記特性インピーダンスにほぼ等しいインピーダンスを有する第３の伝送線路（１０４）の第１の端部（１３１）、及び、前記特性インピーダンスにほぼ等しいインピーダンスを有する第４の伝送線路（１０５）の第１の端部（１３１）に前記信号を伝搬するステップと、
前記特性インピーダンスにほぼ等しいインピーダンス（１１２）を有する前記第３の伝送線路（１０４）の第２の端部（１５２）において、前記信号を吸収するステップと、
前記特性インピーダンスにほぼ等しいインピーダンス（１１３）を有する前記第４の伝送線路（１０５）の第２の端部（１５３）において前記信号を吸収するステップと、
前記第２、第３、及び第４の伝送線路の前記第２の端部（１５１〜１５３）において電圧を検出するステップ
を含む、方法。
１１．３つの受信機に信号を伝搬する方法であって、
第１の特性インピーダンスを有する第１の伝送線路（１０２）の第１の端部（１５０）に、第１の特性インピーダンスにほぼ等しい駆動インピーダンス（１１０）を介して、信号を伝搬するステップと、
前記第１の伝送線路（１０２）の第２の端部（１３０）から、前記第１の特性インピーダンスにほぼ等しいインピーダンスを有する第２の伝送線路（１０３）の第１の端部（１３０）、及び、前記第１の特性インピーダンスの約半分のインピーダンスを有する中央伝送線路（１０１）の第１の端部（１３０）に前記信号を伝搬するステップと、
前記第１の特性インピーダンスにほぼ等しいインピーダンス（１１１）を有する前記第２の伝送線路（１０３）の第２の端部（１５１）において、前記信号を吸収するステップと、
前記中央伝送線路（１０１）の第２の端部（１３１）から、前記第１の特性インピーダンスにほぼ等しいインピーダンスを有する第３の伝送線路（１０４）の第１の端部（１３１）、及び、前記第１の特性インピーダンスにほぼ等しいインピーダンスを有する第４の伝送線路（１０５）の第１の端部（１３１）に前記信号を伝搬するステップと、
前記第１の特性インピーダンスにほぼ等しいインピーダンス（１１２）を有する前記第３の伝送線路（１０４）の第２の端部（１５２）において、前記信号を吸収するステップと、
前記第１の特性インピーダンスにほぼ等しいインピーダンス（１１３）を有する前記第４の伝送線路（１０５）の第２の端部（１５３）において前記信号を吸収するステップと、
前記第２、第３、及び第４の伝送線路の前記第２の端部（１５１〜１５３）において電圧を検出するステップ
を含む、方法。
【００２０】
本発明の４ドロップバスは、Ｚ０の特性インピーダンスで終端された、それぞれのドライバ(140-143)またはレシーバ(120-123)を備える。それぞれのドライバまたはレシーバは、特性インピーダンスがＺ０の伝送ライン(102,103,104,105)のセグメントに接続される。これらのセグメントのうちの２つ(102,103)は、第１のポイント(130)に接続される。他の２つのセグメント(104,105)は、第２のポイント(131)に接続される。第１及び第２のポイントは、Ｚ０／２の特性インピーダンスを有する中央の伝送ライン(101)に接続される。
【００２１】
【発明の効果】
本発明によれば、より簡単な構成で反射の問題を低減または除去可能なデータ通信システムの伝送線路が提供される。
【図面の簡単な説明】
【図１】整合のとれた応答を生じる４ドロップ・バスを例示した図である。
【符号の説明】
１０１ 中央の伝送経路
１０２ 第１の伝送経路
１０３ 第２の伝送経路
１０４ 第４の伝送経路
１０５ 第５の伝送経路
１１０、１１１、１１２、１１３ 終端インピーダンス
１３０、１３１ ノード（端部）
１４０、１４１、１４２、１４３ ドライバ
１５０、１５１、１５２、１５３ ノード（端部）
Claims (4)
- ４ドロップ・バスにおいて、
第１の特性インピーダンスを有し、第１の端部及び第２の端部を備える中央伝送線路と、
前記第１の特性インピーダンスの約２倍の特性インピーダンスを有し、前記第１の端部に接続された対をなす第１及び第２の伝送線路であって、前記第１、第２の伝送線路は、それぞれ、第１、第２の終端インピーダンスによって終端されることからなる、対をなす第１及び第２の伝送線路と、
前記第１の特性インピーダンスの約２倍の特性インピーダンスを有し、前記第２の端部に接続された対をなす第３及び第４の伝送線路であって、前記第３、第４の伝送線路は、それぞれ、第３、第４の終端インピーダンスによって終端されることからなる、対をなす第３及び第４の伝送線路
を備え、
前記第１乃至第４の終端インピーダンスは、前記第１の特性インピーダンスの約２倍であり、
前記第１の伝送線路は、一方の端部において前記第１の端部に接続され、他方の端部において前記第１の終端インピーダンスの第１の端部に接続され、
前記第２の伝送線路は、一方の端部において前記第１の端部と接続され、他方の端部において前記第２の終端インピーダンスの第１の端部に接続され、
前記第３の伝送線路は、一方の端部において前記第２の端部と接続され、他方の端部において前記第３の終端インピーダンスの第１の端部に接続され、
前記第４の伝送線路は、一方の端部において前記第２の端部と接続され、他方の端部において前記第４の終端インピーダンスの第１の端部に接続され、
前記第１乃至第４の終端インピーダンスのうちの任意の１つの終端インピーダンスの第２の端部にドライバを接続して信号を供給し、前記第１乃至第４の伝送線路のうちの１つ以上の伝送線路の前記他方の端部に受信機を接続して該信号を受信することができるように構成された、４ドロップ・バス。 - ４ドロップ・バスであって、
第２の端部において第１のインピーダンス値を有する第１のインピーダンスによって終端され、第１の端部において第２の伝送線路及び第３の伝送線路に接続された第１の伝送線路であって、前記第２の端部に前記第１のインピーダンスの一方の端部が接続されており、該第１のインピーダンスの他方の端部にドライバを接続することによって信号を供給されることができる、第１の伝送線路と、
第１の端部において前記第１の伝送線路の前記第１の端部に接続され、第２の端部において、ほぼ前記第１のインピーダンス値に等しいインピーダンス値を有する第２のインピーダンスによって終端される、前記第２の伝送線路と、
第１の端部において前記第１の伝送線路の前記第１の端部に接続され、第２の端部において第４の伝送線路及び第５の伝送線路に接続される、前記第３の伝送線路と、
第１の端部において前記第３の伝送線路の前記第２の端部に接続され、第２の端部において、ほぼ前記第１のインピーダンス値に等しいインピーダンス値を有する第３のインピーダンスによって終端される、前記第４の伝送線路と、
第１の端部において前記第３の伝送線路の前記第２の端部に接続され、第２の端部において、ほぼ前記第１のインピーダンス値に等しいインピーダンス値を有する第４のインピーダンスによって終端される、前記第５の伝送線路
を備え、
前記第１、第２、第４、及び第５の伝送線路が、前記第１のインピーダンス値にほぼ等しい特性インピーダンスを有し、前記第３の伝送線路が、前記第１のインピーダンス値のほぼ半分の特性インピーダンスを有し、
前記第１、第２、第４、第５の伝送線路のうちの１つ以上の伝送線路の前記第２の端部に受信機を接続することによって前記信号を受信することができるように構成された、４ドロップ・バス。 - 前記第２、第４、及び第５の伝送線路のそれぞれの前記第２の端部に受信機が接続された請求項２に記載の４ドロップ・バスを用いて、それら３つの受信機に信号を伝搬する方法であって、
前記ドライバによって前記第１のインピーダンスを介して信号を伝搬するステップと、
前記第１の伝送線路の前記第１の端部から、前記第２の伝送線路の前記第１の端部、及び、前記第３の伝送線路の前記第１の端部に前記信号を伝搬するステップと、
前記第２の伝送線路の前記第２の端部において前記信号を吸収するステップと、
前記第３の伝送線路の前記第２の端部から、前記第４の伝送線路の前記第１の端部、及び、前記第５の伝送線路の前記第１の端部に前記信号を伝搬するステップと、
前記第４の伝送線路の前記第２の端部において前記信号を吸収するステップと、
前記第５の伝送線路の前記第２の端部において前記信号を吸収するステップと、
前記第２、第４、及び第５の伝送線路のそれぞれの前記第２の端部に接続された前記受信機おいて電圧を検出するステップ
を含む、方法。 - ４つの装置に接続するためのバスであって、該バスは、４つの終端インピーダンスを有し、
前記４つの終端インピーダンスの各々の一方の端部が４つの伝送線路の各々の第１の端部に接続され、前記４つの伝送線路のうちの第１の２つの伝送線路の第２の端部は、中央伝送線路の第１の端部において該中央伝送線路に接続され、前記４つの伝送線路のうちの第２の２つの伝送線路の第２の端部は、前記中央伝送線路の第２の端部において該中央伝送線路に接続され、
前記４つの終端インピーダンス及び前記４つの伝送線路の特性インピーダンスは、第１の特性インピーダンス値にほぼ等しく、前記中央伝送線路は、前記４つの伝送線路の前記第１の特性インピーダンス値のほぼ半分の値である中央特性インピーダンスを有し、
前記４つの終端インピーダンスのうちの任意の１つの終端インピーダンスの前記一方の端部とは異なる他方の端部にドライバを接続して信号を供給し、前記４つの伝送線路のうちの１つ以上の伝送線路の前記第１の端部に受信機を接続して該信号を受信することができるように構成されたバス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/176,833 US6744332B2 (en) | 2002-06-21 | 2002-06-21 | Four-drop bus with matched response |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004032751A JP2004032751A (ja) | 2004-01-29 |
| JP2004032751A5 JP2004032751A5 (ja) | 2006-07-27 |
| JP4522056B2 true JP4522056B2 (ja) | 2010-08-11 |
Family
ID=29734230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003163514A Expired - Fee Related JP4522056B2 (ja) | 2002-06-21 | 2003-06-09 | 整合のとれた応答を生じる４ドロップ・バス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6744332B2 (ja) |
| JP (1) | JP4522056B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4486422B2 (ja) * | 2004-06-25 | 2010-06-23 | 矢崎総業株式会社 | 集中分岐型ネットワークシステム及びジョイントコネクタ |
| KR100691583B1 (ko) * | 2004-12-31 | 2007-03-09 | 학교법인 포항공과대학교 | 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001333115A (ja) * | 2000-05-22 | 2001-11-30 | Matsushita Electric Ind Co Ltd | ペアケーブルを用いたマルチドロップ伝送システム |
| JP2004135185A (ja) * | 2002-10-11 | 2004-04-30 | Matsushita Electric Works Ltd | 通信システム |
| JP2004518370A (ja) * | 2000-11-15 | 2004-06-17 | インテル・コーポレーション | 電磁結合バス・システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4560964A (en) * | 1985-02-28 | 1985-12-24 | Eaton Corporation | Compact step tuned filter |
| JP2580171B2 (ja) * | 1987-05-29 | 1997-02-12 | ソニー株式会社 | バスライン用コネクタ |
| US5949825A (en) * | 1997-09-17 | 1999-09-07 | Hewlett-Packard Co. | Regenerative clamp for multi-drop busses |
| US6191663B1 (en) * | 1998-12-22 | 2001-02-20 | Intel Corporation | Echo reduction on bit-serial, multi-drop bus |
| US6356106B1 (en) * | 2000-09-12 | 2002-03-12 | Micron Technology, Inc. | Active termination in a multidrop memory system |
-
2002
- 2002-06-21 US US10/176,833 patent/US6744332B2/en not_active Expired - Fee Related
-
2003
- 2003-06-09 JP JP2003163514A patent/JP4522056B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001333115A (ja) * | 2000-05-22 | 2001-11-30 | Matsushita Electric Ind Co Ltd | ペアケーブルを用いたマルチドロップ伝送システム |
| JP2004518370A (ja) * | 2000-11-15 | 2004-06-17 | インテル・コーポレーション | 電磁結合バス・システム |
| JP2004135185A (ja) * | 2002-10-11 | 2004-04-30 | Matsushita Electric Works Ltd | 通信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030234701A1 (en) | 2003-12-25 |
| US6744332B2 (en) | 2004-06-01 |
| JP2004032751A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828652B2 (ja) | 差動信号伝送回路 | |
| US6191663B1 (en) | Echo reduction on bit-serial, multi-drop bus | |
| JPH07202947A (ja) | 信号伝送回路 | |
| US5548734A (en) | Equal length symmetric computer bus topology | |
| CN107112040B (zh) | 用于更好信号质量的新颖高速信号路由拓扑 | |
| CN101233732A (zh) | 高速驱动器均衡 | |
| US5650757A (en) | Impedance stepping for increasing the operating speed of computer backplane busses | |
| JPS6367845A (ja) | 一定の電気特性を有するバス構造 | |
| WO2000070474A1 (en) | Apparatus for reducing reflections when using dynamic termination logic signaling | |
| JP3442273B2 (ja) | バスシステムおよび回路基板 | |
| JP2004062530A (ja) | メモリモジュール及びメモリシステム | |
| JP4522056B2 (ja) | 整合のとれた応答を生じる４ドロップ・バス | |
| JP2002033775A (ja) | インターフェース回路 | |
| JP4048023B2 (ja) | 非接触差動バスのコモンノイズ減少 | |
| EP1410589A2 (en) | Transmitter with active differential termination | |
| EP0836302A2 (en) | Communication system having a closed loop bus structure | |
| JP3755338B2 (ja) | 無反射分岐バスシステム | |
| JP2000013333A (ja) | ノイズ除去方法および伝送回路 | |
| JP2004281960A (ja) | 符号間干渉抑制抵抗を用いた超高速インタフェース | |
| US6366972B1 (en) | Multi-user communication bus with a resistive star configuration termination | |
| JP4451614B2 (ja) | 個別に整合されたライン・インピーダンスを有するデータ・バス及びライン・インピーダンスの整合方法 | |
| JP3438375B2 (ja) | 信号伝送装置及び信号受信モジュール | |
| US6384622B2 (en) | Device for cancelling the reflection effects between a driver and a plurality of receivers | |
| US7161377B2 (en) | Bus type connection system in particular for backplanes | |
| US6625677B1 (en) | Method for transferring data, and a computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100204 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |