JP6344192B2 - 構造解析方法、構造解析装置及びプログラム - Google Patents
構造解析方法、構造解析装置及びプログラム Download PDFInfo
- Publication number
- JP6344192B2 JP6344192B2 JP2014212293A JP2014212293A JP6344192B2 JP 6344192 B2 JP6344192 B2 JP 6344192B2 JP 2014212293 A JP2014212293 A JP 2014212293A JP 2014212293 A JP2014212293 A JP 2014212293A JP 6344192 B2 JP6344192 B2 JP 6344192B2
- Authority
- JP
- Japan
- Prior art keywords
- regions
- region
- substrate
- multilayer wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(第1の実施の形態)
本実施の形態の構造解析方法は、コンピュータシミュレーションによって複数の配線層を含む基板(以下多層配線基板という)の構造を解析するものである。
多層配線基板の構造解析方法は、構造解析装置1によって実行される。
構造解析装置1は、例えば、コンピュータであり、プロセッサ2と記憶部3を有している。プロセッサ2は、記憶部3に記憶されているデータ及びプログラムに基づき、以下のような構造解析方法を実行する。
設計データ6aは、多層配線基板の配線パターンや多層配線基板の形状を示すCAD(Computer Aided Design)データである。
まず、プロセッサ2は、記憶部3から設計データ6aを読み出し、多層配線基板において、複数の配線層のそれぞれを、ある大きさの領域(以下有限要素という)に分割する(ステップS1)。有限要素は、例えば、各有限要素の材料が特定できる程度の大きさの微小な立方体である。
次に、プロセッサ2は、設計データ6aに基づき、複数の有限要素のそれぞれに含まれる材料を示す材料情報を、それぞれの有限要素に割り当てる(ステップS2)。材料情報とは、例えば、銅、プリプレグといった材料名を含む情報である。後述のように、プロセッサ2は、例えば、多層配線基板の設計データから、各有限要素の位置に対応する座標を用いて、各有限要素の多層配線基板における位置から材料を特定し、有限要素に材料情報を割り当てることができる。例えば、有限要素の多層配線基板における位置が配線上であれば、その有限要素に含まれる材料は、導電材料(例えば、銅材質の材料)であると特定することができる。
図1では、多層配線基板4を、実装面4dに垂直な面4e,4fで3つの領域A,B,Cに分割した例が示されている。領域は、3つではなく2つまたは4つ以上に分割するようにしてもよい。
以下、多層配線基板の面方向の凹凸の軽減だけでなく、反りの抑制をも考慮して、より品質のよい多層配線基板を実現するための構造解析方法の一例を説明する。
図2は、本実施の形態に用いるコンピュータのハードウェアの一例を示す図である。
(多層配線基板の一例)
図3は、構造解析対象となる多層配線基板の一例を示す斜視図である。なお、図3において配線等は図示を省略している。
図4は、第2の実施の形態の多層配線基板の構造解析方法の一例の流れを説明するフローチャートである。
設計データ6cは、図3に示した多層配線基板10の配線パターンや多層配線基板10の形状を示すCADデータである。
図5に示す例では、配線層11〜13は、それぞれ、7×9の有限要素に分割されている。また、有限要素として、例えば、図5に示す有限要素14のように、立方体を用いることができる。また、プロセッサ21は、有限要素に分割する際、後述のステップS11の処理等のために、有限要素の位置を示す情報として、多層配線基板10の設計データ6cから、その有限要素の位置に対応する座標を取得しておくようにしてもよい。
上記のステップS11の処理により、有限要素に材料情報が割り当てられることで、有限要素に含まれる材料が、導電材料であるか非導電材料であるか特定される。以下の説明では、導電材料は銅材質の材料であるものとする。
図6に示す例では、配線層11〜13のそれぞれに4つのメッシュが設定されている。例えば、メッシュ15は、3×4個の有限要素14aを1つにまとめて1単位とすることにより設定されている。
次に、プロセッサ21は、各メッシュでの残銅率が、所定の範囲内であるか否か判定する(ステップS14)。この範囲は、多層配線基板10の反りを抑制するために、メッシュ間で許容される残銅率のバラつきの許容範囲に基づいて予め設定される。残銅率のバラつきの許容範囲が広い場合には、設定される範囲も広く設定され、許容範囲が狭い場合には、設定される範囲も狭く設定される。
残銅率が上記の範囲に収まっていないメッシュがあるときは、プロセッサ21は、ステップS15の処理を実行し、各配線層のすべてのメッシュで残銅率が上記の範囲に含まれている場合は、ステップS16の処理を行う。
図7において、多層配線基板10は、実装面10aに垂直な面10b,10cで、3つの領域a,b,cに分割されている。
以下、材料情報の書き換えが行われる場合の、ステップS17〜S19の処理の一例について、図8、図9、図10を用いて説明する。
図8には、ステップS6の処理により領域a〜cに分割された多層配線基板10が示されている。
図9は、材料情報の書き換え前の多層配線基板の一例を示す図である。なお、図9は、図8の矢印Y方向からみた多層配線基板10の側面図である。
なお、図10は図8の矢印Y方向からみた多層配線基板10Aであり、また、図10において図9に示す要素と同一の要素には同一符号を付し、その説明を省略する。
そのため、ステップS19の処理後、再度行われるステップS17の処理において、領域bの上記有限要素39〜47の部分での残銅率は、44%と求められる。これにより、領域a〜cでの残銅率は、上記の範囲内に収まることになるため、再度のステップS18の判定により、ステップS20の処理が行われる。
次に、第2の形態の構造解析方法の解析結果に基づいて設計された多層配線基板を、製造する例を説明する。
図11には、2つの配線層(絶縁層と配線により形成されている)が積層される様子が示されている。
図12は、第2の実施の形態の構造解析方法の解析結果に基づいて設計された多層配線基板の形成例を示す断面図である。なお、図12は、図11の2つの配線層を積層後の、図11のL1−L1線における断面図を示している。
図13は、銅材質の材料と非銅材質の材料との置き換えを行わなかった場合の多層配線基板の製造時の一例の様子を示す斜視図である。
上記のように本実施の形態の構造解析方法では、多層配線基板の構造解析時、多層配線基板を実装面に垂直な面で複数領域に分割し、各領域での残銅率が所定の範囲内に収まるよう銅材質の材料と非銅材質の材料との置き換えが行われる。これにより、領域間の残銅率のバラつきが減り、多層配線基板の面方向の凹凸が軽減される。実装面の凹凸が少なくなるため、実装不良(例えば、電子部品等の電気的な接続不良やショート)の発生が抑制される。
以下、図4のステップS16の処理における、多層配線基板を実装面に垂直な面で複数領域に分割する他の例を説明する。
また、図16は、領域分割の他の例を示す半導体装置の断面図である。なお、図16は、図15のL3−L3線における断面図を示している。
多層配線基板71は、配線や絶縁層で形成される複数の配線層を含むが、図15、図16では図示が省略されている。
電子部品73は、例えば、LSI(Large Scale Integration circuit)であり、実装基板72上に配置されている。
材料情報を書き換えて、銅材質の材料と非銅材質の材料とを置き換える際の所定の範囲を、55〜60%としたとき、領域F,Hでは、残銅率が上記の範囲外となっている。そのため、ステップS19の処理が行われる。
なお、図17は、図15のL3−L3線における断面図を示している。
図17の例では、領域F,Hにおける有限要素に割り当てられた材料情報が書き換えられ、非銅材質の材料から銅材質の材料の割合が増えている。これにより、ステップS17で算出される領域F,Hでの残銅率は上がる。図17の例では、領域F,Hでの残銅率は、57%となり、上記の範囲(55〜60%)に収まっている。これにより、領域F〜H間の残銅率のバラつきが抑えられ、多層配線基板71の実装面のうち、実際に実装基板72が実装される部分(領域)に凹凸が生じることを抑制できる。このため、実装不良の発生が抑制される。
2 プロセッサ
3 記憶部
4 多層配線基板
4a〜4c 配線層
4d 実装面
4e,4f 面
A〜C 領域
6a 設計データ
6b 材料物性情報
5,5a〜5i 有限要素
Claims (5)
- コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する構造解析方法であって、
コンピュータが、
前記複数の配線層のそれぞれを、第1の大きさの複数の第1の領域に分割し、
前記基板の設計データに基づき、前記複数の第1の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第1の領域のそれぞれに割り当て、
前記基板を、前記基板の実装面に垂直な面で複数の第2の領域に分割し、
前記複数の第1の領域のうち、前記複数の第2の領域のそれぞれに含まれる第3の領域に割り当てられた前記材料情報に基づき、前記複数の第2の領域のそれぞれにおける導電材料の第1の含有率を求め、
前記複数の第2の領域のそれぞれにおいて、前記第1の含有率が第1の範囲に収まるように、前記第3の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第2の領域内の導電材料と非導電材料との置き換えを行う、
ことを特徴とする構造解析方法。 - 前記複数の配線層のそれぞれに、前記第1の大きさより大きい複数の第4の領域を設定し、
前記複数の第1の領域のうち、前記複数の第4の領域のそれぞれに含まれる第5の領域に割り当てられた前記材料情報に基づき、前記複数の第4の領域のそれぞれにおける前記導電材料の第2の含有率を求め、
前記複数の第4の領域のそれぞれにおいて、前記第2の含有率が第2の範囲に収まるように、前記第5の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第4の領域内の前記導電材料と前記非導電材料との置き換えを行う、
ことを特徴とする請求項1に記載の構造解析方法。 - 前記複数の第2の領域は、前記基板において、前記基板上に配置される他の基板の直下に位置する領域に設定される、ことを特徴とする請求項1または2に記載の構造解析方法。
- コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する構造解析装置であって、
プロセッサを有し、
前記プロセッサは、
前記複数の配線層のそれぞれを、第1の大きさの複数の第1の領域に分割し、
前記基板の設計データに基づき、前記複数の第1の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第1の領域のそれぞれに割り当て、
前記基板を、前記基板の実装面に垂直な面で複数の第2の領域に分割し、
前記複数の第1の領域のうち、前記複数の第2の領域のそれぞれに含まれる第3の領域に割り当てられた前記材料情報に基づき、前記複数の第2の領域のそれぞれにおける導電材料の第1の含有率を求め、
前記複数の第2の領域のそれぞれにおいて、前記第1の含有率が第1の範囲に収まるように、前記第3の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第2の領域内の導電材料と非導電材料との置き換えを行う、
ことを特徴とする構造解析装置。 - コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する処理をコンピュータに実行させるプログラムであって、
複数の配線層を含む基板において、前記複数の配線層のそれぞれを、第1の大きさの複数の第1の領域に分割し、
前記基板の設計データに基づき、前記複数の第1の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第1の領域のそれぞれに割り当て、
前記基板を、前記基板の実装面に垂直な面で複数の第2の領域に分割し、
前記複数の第1の領域のうち、前記複数の第2の領域のそれぞれに含まれる第3の領域に割り当てられた前記材料情報に基づき、前記複数の第2の領域のそれぞれにおける導電材料の第1の含有率を求め、
前記複数の第2の領域のそれぞれにおいて、前記第1の含有率が第1の範囲に収まるように、前記第3の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第2の領域内の導電材料と非導電材料との置き換えを行う、
処理を前記コンピュータに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014212293A JP6344192B2 (ja) | 2014-10-17 | 2014-10-17 | 構造解析方法、構造解析装置及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014212293A JP6344192B2 (ja) | 2014-10-17 | 2014-10-17 | 構造解析方法、構造解析装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016081317A JP2016081317A (ja) | 2016-05-16 |
JP6344192B2 true JP6344192B2 (ja) | 2018-06-20 |
Family
ID=55958640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014212293A Expired - Fee Related JP6344192B2 (ja) | 2014-10-17 | 2014-10-17 | 構造解析方法、構造解析装置及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6344192B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018197988A (ja) * | 2017-05-24 | 2018-12-13 | 富士通株式会社 | 配線基板熱応力解析方法、装置、プログラム |
KR102639895B1 (ko) | 2019-01-21 | 2024-02-23 | 삼성전자주식회사 | 인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3927076B2 (ja) * | 2002-06-05 | 2007-06-06 | 株式会社東芝 | 基板の反り解析方法及びそのシステム、基板の反り解析プログラム |
JP4597691B2 (ja) * | 2005-01-31 | 2010-12-15 | 富士通株式会社 | 有限要素法を用いた構造解析方法 |
JP2006252113A (ja) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 基板解析方法及び装置及び基板解析用プログラム及びそれを記録した記録媒体 |
JP6127674B2 (ja) * | 2013-04-12 | 2017-05-17 | 富士通株式会社 | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム |
-
2014
- 2014-10-17 JP JP2014212293A patent/JP6344192B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016081317A (ja) | 2016-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160154924A1 (en) | Semiconductor design method and computer-readable recording medium | |
US8775998B2 (en) | Support device of three-dimensional integrated circuit and method thereof | |
KR100739407B1 (ko) | 유한 요소법을 이용한 구조 분석 방법 | |
JP6295863B2 (ja) | 電子部品、電子装置及び電子装置の製造方法 | |
JP6044240B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
US10031996B2 (en) | Timing based net constraints tagging with zero wire load validation | |
JP6344192B2 (ja) | 構造解析方法、構造解析装置及びプログラム | |
US9872397B2 (en) | Symmetrical hexagonal-based ball grid array pattern | |
US20160246293A1 (en) | Computer-readable recording medium having recorded therein component arrangement program, method of arranging components, and information processing apparatus | |
JP2007026170A (ja) | 半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置 | |
JP6127674B2 (ja) | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム | |
JP2010087244A (ja) | 半導体集積回路、半導体集積回路のレイアウト方法、及び半導体集積回路のレイアウトプログラム | |
US20160154920A1 (en) | Design method and design apparatus | |
JP4983068B2 (ja) | 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム | |
US8549451B2 (en) | Verification apparatus | |
US20150347644A1 (en) | Designing apparatus and designing method | |
JP4860661B2 (ja) | 半導体パッケージの設計方法及び半導体パッケージレイアウト設計装置 | |
JP6599813B2 (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
JP5924029B2 (ja) | 設計支援装置、設計支援方法およびプログラム | |
JP4082906B2 (ja) | プリント基板cadにおけるクリアランスチェック方法及びコンピュータプログラム | |
JP5625921B2 (ja) | 回路設計支援プログラム、回路設計支援方法および回路設計支援装置 | |
JP5733054B2 (ja) | 半導体集積回路の設計装置及び半導体集積回路の設計方法 | |
JP2012227376A (ja) | レイアウト設計方法、および、レイアウト設計プログラム | |
US9734277B2 (en) | Semiconductor device designing method, designing apparatus, and computer-readable storage medium | |
JP2018197988A (ja) | 配線基板熱応力解析方法、装置、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6344192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |