CN111539180A - 印刷电路板模拟的计算机实现方法、系统和存储介质 - Google Patents
印刷电路板模拟的计算机实现方法、系统和存储介质 Download PDFInfo
- Publication number
- CN111539180A CN111539180A CN201910988499.4A CN201910988499A CN111539180A CN 111539180 A CN111539180 A CN 111539180A CN 201910988499 A CN201910988499 A CN 201910988499A CN 111539180 A CN111539180 A CN 111539180A
- Authority
- CN
- China
- Prior art keywords
- calculating
- elements
- printed circuit
- circuit board
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004088 simulation Methods 0.000 title claims abstract description 34
- 238000003860 storage Methods 0.000 title description 27
- 239000000463 material Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims description 35
- 230000000704 physical effect Effects 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 description 22
- 239000010949 copper Substances 0.000 description 10
- 101100179594 Caenorhabditis elegans ins-4 gene Proteins 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 4
- 101150089655 Ins2 gene Proteins 0.000 description 4
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
提供了一种用于印刷电路板的模拟的计算机实现方法、处理器实现系统和非暂时性计算机可读记录介质。该用于印刷电路板的模拟的计算机实现方法包括:将印刷电路板的布局划分为具有相同尺寸的元件;从所述元件中检测具有至少两种材料的第一元件;计算第一元件的各向异性属性,并将各向异性属性指定给第一元件中的每一个;和基于第一元件的各向异性属性计算印刷电路板的翘曲。各向异性属性取决于根据第一元件在布局上的方向的物理特性。
Description
相关申请的交叉引用
本申请要求于2019年1月21日在韩国知识产权局提交的韩国专利申请No.10-2019-0007539的优先权,其公开内容通过引用整体合并于此。
技术领域
本文描述的发明构思的实施例涉及印刷电路板的模拟,更具体地,涉及以减少的资源和/或提高的精确度执行印刷电路板的模拟的计算机实现方法和处理器实现系统,以及存储用于对印刷电路板进行模拟的指令的非暂时性计算机可读存储介质。
背景技术
印刷电路板用于电子装置或电气装置的各个领域。例如,印刷电路板可以用于将堆叠在印刷电路板上的半导体裸片与任意其它装置连接。特别地,一些印刷电路板可以安装在半导体封装件内,并且可以用于在半导体封装件中的半导体裸片和外部装置之间提供通道。
随着半导体制造技术的发展,半导体裸片的集成度和复杂性正在增加。随着半导体裸片的集成度和复杂性的增加,与半导体裸片连接的印刷电路板的集成度和复杂性也增加。
随着印刷电路板集成度和的复杂性的增加,印刷电路板的非常小的翘曲可能导致印刷电路板和半导体裸片之间的连接缺陷,以及印刷电路板与外部装置之间的连接缺陷。
发明内容
本发明的一方面提供可一种计算机实现的方法和处理器实现的系统以及存储用于印刷电路板的模拟的指令的非暂时性计算机可读存储介质,所述处理器实现的系统以减少的资源和/或提高的准确度执行印刷电路板的模拟。
根据示例性实施例的一方面,提供了一种用于模拟印刷电路板的计算机实现的方法,该方法包括:将印刷电路板的布局划分为具有相同尺寸的元件;从元件中检测具有至少两种材料的第一元件;计算第一元件的各向异性属性,并将各向异性属性指定给第一元件中的每一个;和基于第一元件的各向异性属性计算印刷电路板的翘曲。各向异性属性取决于根据第一元件在所述布局上的方向的物理特性。
根据示例性实施例的另一方面,提供了一种用于模拟印刷电路板的处理器实现的系统,所述系统包括:处理器;和非暂时性计算机可读记录介质,其被配置为与处理器通信并存储指令,所述指令在由处理器执行时使处理器执行操作。所述操作包括:将印刷电路板的布局划分为具有相同尺寸的元件;从元件中检测具有至少两种材料的第一元件;计算第一元件的各向异性属性,并将各向异性属性指定给第一元件中的每一个;和基于第一元件的各向异性属性计算印刷电路板的翘曲。各向异性属性取决于第一元件在所述布局上的方向。
根据示例性实施例的另一方面,提供了一种非暂时性计算机可读记录介质,其存储有指令,当所述指令由处理器执行时使所述处理器执行操作。所述操作包括:将印刷电路板的布局划分为具有相同尺寸的元件;从元件中检测具有至少两种材料的第一元件;计算第一元件的各向异性属性,并将各向异性属性指定给第一元件中的每一个;从元件中检测具有单种材料的第二元件;计算第二元件的各向同性属性,并将各向同性属性指定给第二元件中的每一个;基于第一元件的各向异性属性和第二元件的各向同性属性计算印刷电路板的翘曲。
附图说明
通过参照附图详细描述上述和其他方面的示例性实施例,上述和其它方面将变得显而易见,在附图中:
图1示出了根据实施例的半导体封装件;
图2是示出根据实施例的系统的框图;
图3示出了根据实施例的执行图2的系统的印刷电路板的模拟的方法的示例;
图4示出了根据实施例的印刷电路板的布局的示例;
图5示出了根据实施例的印刷电路板的布局被划分为元件的示例;
图6示出了根据实施例的由第一方向的第一线、第二方向的第二线和第三方向的第三线限定的一个元件的示例;
图7示出了根据实施例的从印刷电路板的布局的元件中检测第一元件和第二元件的示例;
图8是示出根据实施例的从第一元件计算各向异性属性的示例的流程图;
图9示出了根据实施例的计算根据第一方向至第三方向的第一拉伸模量至第三拉伸模量的示例;
图10示出了根据实施例的计算根据第一方向至第三方向的第一泊松比至第三泊松比的示例;
图11示出了根据实施例的计算根据第一方向至第三方向的第一剪切模量至第三剪切模量的示例;
图12示出了根据实施例的计算根据第一方向至第三方向的第一热膨胀系数至第三热膨胀系数的示例;和
图13示出了根据实施例的针对印刷电路板的布局的元件计算物理特性的示例。
具体实施方式
下面,可以详细地并且清楚地描述本发明构思的实施例,使得本领域的普通技术人员可以容易地实现本发明构思。
图1示出了根据实施例的半导体封装件。参照图1,半导体封装件10包括印刷电路板11、第一半导体裸片12a和第二半导体裸片12b、第一内部焊球13a和第二内部焊球13b、以及外部焊球14。第一半导体裸片12a和第二半导体裸片12b可以堆叠在印刷电路板11上。
印刷电路板11可以通过第一内部焊球13a与第一半导体裸片12a连接。第一半导体裸片12a可以通过第二内部焊球13b与第二半导体裸片12b连接。第一半导体裸片12a可以包括内部导线,所述内部导线将第二内部焊球13b与第一内部焊球13a的一部分连接,并且将第一半导体裸片12a的内部电路与第一内部焊球13a的其它部分连接。
印刷电路板11可以包括将第一内部焊球13a与外部焊球14连接的导线。导线可以设置在:印刷电路板11的顶表面(例如,与第一内部焊球13a接触的表面)上、印刷电路板11的底表面(例如,设置有外部焊球14的表面)和印刷电路板11的内部。
半导体封装件10可以通过外部焊球14与外部装置连接。例如,半导体封装件10可以通过外部焊球14附着在另一印刷电路板上。
图1示出半导体封装件10基于倒装芯片的示例。然而,本发明构思不限于半导体封装件10基于倒装芯片的示例。例如,半导体封装件10可以基于键合线或者可以基于硅通孔(TSV)。
随着半导体裸片12a和半导体裸片12b的集成度和复杂性的增加,印刷电路板11的集成度和复杂性增加。随着印刷电路板11的集成度和复杂性增加,由于在制造半导体封装件10的过程中和/或将半导体封装件10连接到外部装置的过程中的各种因素(例如,力和/或温度),在印刷电路板11中可能发生翘曲。
在印刷电路板11中发生翘曲的情况下,在半导体封装件10中的第一半导体裸片12a和第二半导体裸片12b与外部焊球14之间的连接中可能出现缺陷。这可能导致半导体封装件10的错误。
可以执行印刷电路板11的模拟以预先预测印刷电路板11的翘曲。可以对指示印刷电路板11的基于数据的布局执行模拟。当对基于数据的布局执行模拟时,可以预测在基于物理的实际印刷电路板11中发生的翘曲。
对印刷电路板11进行模拟的方法之一可以基于印刷电路板11的布局的几何形状。例如,可以基于印刷电路板11的布局的几何形状在布局中生成网格。可以通过使用网格来对印刷电路板11的翘曲进行预测。
然而,随着印刷电路板11的集成度和复杂性增加,这种基于几何形状的方法导致操作量成指数地增加。也就是说,需要大量资源来基于几何形状执行模拟。
对印刷电路板11进行模拟的另一方法可以基于印刷电路板11的布局的简化。例如,当印刷电路板11的布局的特定区域中的特定材料的比率时不小于阈值比时,特定区域可以简化为由特定材料填充。
通过简化可以减少模拟的操作量,因此,可以减少必要资源的量。然而,简化可能导致信息的过度损失,从而使模拟的准确性低。
与基于几何形状的方法和简化方法相比,根据本发明构思的实施例,可以以相同的精确度以及减少的操作量或减少的资源来执行印刷电路板的模拟,或者可以以相同的精确并且以减少的操作量或减少的资源来执行印刷电路板的模拟,或者可以以相同的操作量或资源并且以提高的精确度来执行印刷电路板的模拟。
图2是示出根据实施例的系统100的框图。参照图1和图2,系统100可以包括处理器110、随机存取存储器120、调制解调器130、集线器140、嵌入式存储装置150、外部存储装置160和用户接口170。
处理器110可以包括通用处理器(诸如中央处理器(CPU))或专用处理器(诸如应用处理器、图形处理单元(GPU)或专用集成电路(ASIC))。处理器110可以执行操作系统或固件以用于对系统100进行控制。
随机存取存储器120可以用作处理器110的主存储器。随机存取存储器120可以包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、相变RAM(PRAM)、磁RAM(MRAM)、铁电RAM(FRAM)、电阻RAM(RRAM)等。
调制解调器130可以以有线或无线方式与外部装置通信。调制解调器130可以将从处理器110提供的数据发送到外部装置,或者可以将从外部装置发送的数据提供给处理器110。作为另一示例,调制解调器130可以在不经过处理器110的情况下将存储在随机存取存储器120中的数据发送到外部装置,或者可以在不经过处理器110的情况下将从外部装置发送的数据提供给随机存取存储器120。
集线器140可以将处理器110与系统100的外围装置连接。例如,集线器140可以包括基于外围组件互连快速(PCIe)的根联合体。
嵌入式存储装置150可以是固定安装在系统100中的存储装置。在一些实施例中,外部存储装置160可以是与系统100可拆卸地连接的存储装置。嵌入式存储装置150和外部存储装置160可以通过集线器140与处理器110通信。
嵌入式存储装置150可以包括硬盘驱动器、固态驱动器等。外部存储装置160可以包括存储器卡、存储器棒、光盘驱动器等。
用户接口170可以包括:从系统100的用户接收信息的用户输入接口以及向系统100的用户提供信息的用户输出接口。
用户接口170可以包括键盘、鼠标、麦克风、触摸面板、触摸板等作为用户输入接口。用户接口170可以包括监视器、打印机、扬声器、光束投影仪、振动马达等作为用户输出接口。
系统100被配置为基于处理器110进行操作。因此,系统100可以是处理器实现的系统。系统100可以是通用计算机或专用计算机。因此,由系统100执行的操作方法可以是计算机实现的方法。
系统100可以存储指令,当由处理器110执行时,所述指令使处理器110执行印刷电路板的模拟。指令可以以特定文件或应用的形式存储在系统100中。
例如,作为指令,可以通过调制解调器130接收第一指令INS1。通过调制解调器130接收的第一指令INS1可以作为第二指令INS2非暂时地存储在嵌入式存储装置150中,作为第三指令INS3非暂时地存储在外部存储装置160中,或者可以作为第四指令INS4非暂时地存储在随机存取存储器120中。
对于另一示例,指令可以包括在系统100中,其中,所述指令作为第二指令INS2非暂时地存储在嵌入式存储装置150中。之后,第二指令INS2可以作为第四指令INS4非暂时地存储在随机存取存储器120中。
对于另一示例,指令可以作为第三指令INS3非暂时地存储在外部存储装置160中,并且外部存储装置160可以附接到系统100。之后,第三指令INS3可以作为第四指令INS4非暂时地存储在随机存取存储器120中。
对于另一示例,指令可以包括在系统100中,其中,所述指令作为第四指令INS4存储在随机存取存储器120中。在这种情况下,随机存取存储器120可以包括非易失性随机存取存储器,诸如相变随机存取存储器、铁电随机存取存储器、磁随机存取存储器或电阻随机存取存储器。
存储第二指令INS2的嵌入式存储装置150、存储第三指令INS3的外部存储装置160或存储第四指令INS4的随机存取存储器120可以是存储用于印刷电路板11的模拟的指令的非暂时性计算机可读存储介质。
提供印刷电路板11的布局数据的方法可以与提供指令的方法相同。例如,布局数据可以作为第一布局数据LD1通过调制解调器130接收,可以作为第二布局数据LD2提供给嵌入式存储装置150,可以作为第三布局数据LD3存储在外部存储装置160中,或者可以作为第四布局数据LD4提供给随机存取存储器120。
图3示出了根据实施例的执行图2的系统100的印刷电路板11的模拟的方法的示例。参照图1至图3,系统100的处理器110可以通过执行存储在随机存取存储器120中的第四指令INS4来开始模拟,或者通过将第一指令INS1至第三指令INS3的指令组作为第四指令INS4加载到随机存取存储器120上并执行如此加载的第四指令INS4来开始模拟。
此外,系统100的处理器110可以通过读取存储在随机存取存储器120中的第四布局数据LD4来开始模拟,或者通过将第一布局数据LD1至第三布局数据LD3中的一个布局数据作为第四布局数据LD4加载到随机存取存储器120上并执行如此加载的第四布局数据LD4来开始模拟。第四布局数据LD4可以指示印刷电路板11的结构。
图4示出了印刷电路板11的布局的示例。例如,在图1的印刷电路板11中,与第一内部焊球13a接触的表面(例如,顶表面)的部分布局在图4中示出。在图4中一起示出了第一方向“x”、第二方向“y”和第三方向“z”。第三方向“z”可以是从图4中所示的顶表面面向外呈直角的方向。
参照图4,第一区域A1可以包括铜Cu,第二区域A2可以包括焊料寄存器SR。第二区域A2的顶表面可以高于第一区域A1的顶表面。当焊球附着到第一区域A1的铜Cu时,第二区域A2的焊料寄存器SR可以防止焊球材料向下滚动。
返回图2和图3,在操作S110中,系统100的处理器110可以将印刷电路板11的布局划分为元件。图5示出了印刷电路板11的布局被划分为元件的示例。
参照图5,可以沿彼此垂直的第一方向“x”、第二方向“y”和第三方向“z”绘制线。第一方向“x”的第一线可以彼此平行。第二方向“y”的第二线可以彼此平行。第三方向“z”的第三线可以彼此平行。第一线、第二线和第三线可以彼此垂直。可以选择由第一线、第二线和第三线限定的区域作为元件。在图5中,第一线至第三线显示为虚线。但是,这只是示例。
因为在图5中二维地观察顶表面,所以未示出第三方向“z”的第三线。图6示出了由第一方向“x”的第一线、第二方向“y”的第二线和第三方向“z”的第三线限定的一个元件的示例。
参照图5和图6,由第一方向“x”、第二方向“y”和第三方向“z”的线限定的元件可以是六面体。在一些实施例中,元件可以具有相同的尺寸(例如,面积或体积)。第一方向“x”的第一线可以以规则的间隔布置。第二方向“y”的第二线可以以规则的间隔布置。第三方向“z”的第三线可以以规则的间隔布置。
在一些实施例中,第一方向“x”的第一线的间隔、第二方向“y”的第二线的间隔以及第三方向“z”的第三线的间隔可以是相同的。也就是说,每个元件可以是立方体。
返回图2和图3,在操作S120中,系统100的处理器110可以检测第一元件,第一元件包括印刷电路板11的布局的至少两个元件的材料。在操作S130中,系统100的处理器110可以计算各个第一元件的各向异性属性,并可以分别将计算出的各向异性属性指定给各个第一元件。
在操作S140中,系统100的处理器110可以检测第二元件,第二元件包括印刷电路板11的布局的至少一个元件的材料。在操作S150中,系统100的处理器110可以计算各个第二元件的各向同性属性,并且可以分别将计算出的各向同性属性指定给各个第二元件。
图7示出了从印刷电路板11的布局的元件中检测第一元件和第二元件的示例。参照图7,焊料寄存器SR和铜Cu包括在第一元件中。如参照图6所述,当每个元件的顶表面和六面体形状的每个元件的内部包括两种或更多种材料时,相应的元件可以包括在第一元件中。也就是说,第一元件可以是例如异质元件。
第2a元件中的每一个的内部填充有点。例如,第2a元件可以包括焊料寄存器SR的单种材料。如参照图6所述,当每个元件的顶表面和六面体形状的每个元件的内部包括焊料寄存器SR的单种材料时,相应的元件可以包括在第2a元件中。也就是说,第二元件可以是例如同质元件。
第2b元件中的每一个的内部填充有对角线。例如,第2b元件可以包括铜Cu的单种材料。如参照图6所述,当每个元件的顶表面和六面体形状的每个元件的内部包括铜Cu的单种材料时,相应的元件可以包括在第2b元件中。也就是说,第二元件可以是例如同质元件。
参照图2和图3,在操作S160中,系统100的处理器110可以基于第一元件和第二元件的属性(即,各向异性属性和各向同性属性),来计算印刷电路板11的翘曲。
之后,系统100的处理器110可以通过用户接口170向用户提供计算出的翘曲的信息。可替换地,系统100的处理器110可以将计算出的翘曲的信息存储在随机存取存储器120、嵌入式存储装置150和/或外部存储装置160中,和/或可以通过调制解调器130将计算出的翘曲的信息发送到外部装置。
对于另一示例,系统100的处理器110可以将计算出的翘曲程度与阈值翘曲值进行比较。系统100的处理器110可以基于比较的结果来确定印刷电路板11的布局的适合性。例如,当翘曲程度不是小于或等于阈值翘曲值时,系统100的处理器110可以确定印刷电路板11的布局是翘曲的,并且因此是不合适的。
当翘曲程度小于阈值时,系统100的处理器110可以确定印刷电路板11的布局没有翘曲,并且因此是合适的。系统100的处理器110可以通过用户接口170向用户提供适合性的确定结果。可替换地,系统100的处理器110可以将适合性的确定结果存储在随机存取存储器120、嵌入式存储装置150和/或外部存储装置160中,和/或可以通过调制解调器130将适合性的确定结果发送到外部装置。
图8是示出根据实施例的从第一元件计算各向异性属性的示例的流程图。参照图2、图7和图8,第一元件的内部材料的布置彼此不同。因此,系统100的处理器110可以计算第一元件中的每一个在两个或更多个方向上的物理特性。
在操作S210中,系统100的处理器110可以计算第一元件中的每一个的根据至少三个方向的拉伸模量。所述至少三个方向可以包括第一方向“x”、第二方向“y”和第三方向“z”。
图9示出了计算根据第一方向“x”的第一拉伸模量Ex、根据第二方向“y”的第二拉伸模量Ey和根据第三方向“z”的第三拉伸模量Ez的示例。在实施例中,图9中示出了计算根据第一方向“x”的第一拉伸模量Ex的示例。参照图9,针对第一元件的样品元件SE计算根据第一方向“x”的第一拉伸模量Ex。
在沿第一方向“x”或与第一方向“x”相反的方向拉扯样品元件SE时,样品元件SE抵抗而不在第一方向“x”上被拉伸的能力可以被计算作为第一拉伸模量Ex。例如,第一拉伸模量Ex的单位可以是帕斯卡(Pa)或重量与每单位面积的力的乘积。
与第一拉伸模量Ex类似,可以针对沿第二方向“y”或与第二方向“y”相反的方向拉扯样品元件SE的处理来计算第二拉伸模量Ey。与第一拉伸模量Ex类似,可以针对沿第三方向“z”或与第三方向“z”相反的方向拉扯样品元件SE的处理来计算第三拉伸模量Ez。
如图7所示,包括在第一元件中的每一个中的材料的布置可以彼此不同。因此,可以对第一元件中的每一个执行第一拉伸模量Ex、第二拉伸模量Ey和第三拉伸模量Ez的计算。因为针对第一元件中的每一个的不同方向来计算拉伸模量,所以提高了模拟的精确度。
如图7所示,第2a元件包括单种材料。因此,作为如图3的操作S150所述的计算第2a元件的各向同性属性的处理的一部分,系统100的处理器110可以针对第2a元件中的一个元件计算一个方向(例如,第一方向“x”、第二方向“y”和第三方向“z”中的一个方向)的拉伸模量。
因为第2a元件是同质元件,所以作为如图3的操作S150所述的指定第2a元件的各向同性属性的处理的一部分,系统100的处理器110可以将计算出的拉伸模量指定给第2a元件中的每一个的第一方向“x”的第一拉伸模量Ex、第二方向“y”的第二拉伸模量Ey和第三方向“z”的第三拉伸模量“Ez”。因此,系统100和处理器110的操作量减少,并且节省了资源。
与第2a元件类似,可以从第2b元件中的一个计算出一个拉伸模量,并且由此计算出的所述一个拉伸模量可以用作第2b元件中的每一个的第一拉伸模量Ex、第二拉伸模量Ey和第三拉伸模量Ez。
图10示出了计算根据第一方向“x”、第二方向“y”和第三方向“z”的第一泊松比μxy、第二泊松比μyz和第三泊松比μxz的示例。在实施例中,图10中示出了计算根据第一方向“x”和第二方向“y”的第一泊松比μxy的示例。参照图10,针对第一元件中的样品元件SE计算根据第一方向“x”和第二方向“y”的第一泊松比μE计。
在沿第一方向“x”或与第一方向“x”相反的方向拉扯样品元件SE时,样品元件SE在第一方向“x”上拉伸的第一长度L1与样品元件SE在第二方向“y”上收缩的第二长度L2的比率可以被计算作为第一泊松比μxy。例如,第一泊松比μxy可以是第二长度L2与第一长度L1之比或第一长度L1与第二长度L2之比。
与第一泊松比μxy类似,可以针对沿第二方向“y”或与第二方向“y”相反的方向拉扯样品元件SE的处理来计算第二泊松比μyz。样品元件SE在第二方向“y”上拉伸的长度和样品元件SE在第三方向“z”上收缩的长度的比率可以被计算作为第二泊松比μyz。
与第一泊松比μxy类似,可以针对沿第一方向“x”或与第一方向“x”相反的方向上拉扯样品元件SE的处理来计算第三泊松比μxz。样品元件SE在第一方向“x”上拉伸的长度与样品元件SE在第三方向“z”上收缩的长度的比率可以被计算作为第三泊松比μxz。
如图7所示,分别包括在第一元件中的材料的布置可以彼此不同。因此,可以对第一元件中的每一个执行第一泊松比μxy、第二泊松比μyz和第三泊松比μxz的计算。因为针对第一元件中的每一个的不同方向计算第一泊松比μxy、第二泊松比μyz和第三泊松比μxz,所以提高了模拟的精确度。
如图7所示,第2a元件包括单种材料。因此,作为如图3的操作S150所述的计算第2a元件的各向同性属性的处理的一部分,系统100的处理器110可以针对第2a元件中的一个元件计算两个方向的泊松比(例如,μxy、μyz或μxz)。
因为第2a元件是同质元件,所以作为如图3的操作S150所述的指定第2a元件的各向同性属性的处理的一部分,系统100的处理器110可以将计算出的泊松比指定给第2a元件中的每一个的第一泊松比μxy、第二泊松比μyz和第三泊松比μxz。因此,系统100和处理器110的操作量减少,并且节省了资源。
与第2a元件类似,可以从第2b元件中的一个计算一个泊松比,并且由此计算出的所述一个泊松比可以用作第2b元件中的每一个的第一泊松比μxy、第二泊松比μyz和第三泊松比μxz。
图11示出了计算根据第一方向“x”、第二方向“y”和第三方向“z”的第一剪切模量Gxy、第二剪切模量Gyz和第三剪切模量的示例。在实施例中,图11中示出了计算根据第一方向“x”和第二方向“y”的第一剪切模量Gxy的示例。参照图11,针对第一元件的样品元件SE计算根据第一方向“x”和第二方向“y”的第一剪切模量Gxy。
可以相对于由第一方向“x”和第二方向“y”限定的平面选择样品元件SE的顶表面TS和底表面BS。在样品元件SE的顶表面TS中,可以在第一方向“x”、第二方向“y”或第一方向“x”与第二方向“y”之间的方向上施加力。在样品元件SE的底表面BS中,可以在施加到顶表面TS的力的相反方向上施加相同的力。在这种情况下,样品元件抵抗而不变形的能力可以被计算作为第一剪切模量Gxy。例如,第一剪切模量Gxy的单位可以是帕斯卡(Pa)或重量与每单位面积的力的乘积。
与第一剪切模量Gxy类似,可以计算第二方向“y”和第三方向“z”的第二剪切模量Gyz。可以相对于由第二方向“y”和第三方向“z”限定的平面选择样品元件SE的顶表面和底表面。在向该顶表面和该底表面施加相反方向的力时,样品元件抵抗而不变形的能力可以被计算作为第二剪切模量Gyz。
与第一剪切模量Gxy类似,可以计算第一方向“x”和第三方向“z”的第三剪切模量Gxz。可以相对于由第一方向“x”和第三方向“z”限定的平面选择样品元件SE的顶表面和底表面。在向该顶表面和该底表面施加相反方向的力时,样品元件抵抗而不变形的能力可以被计算作为第三剪切模量Gxz。
如图7所示,分别包括在第一元件中的材料的布置可以彼此不同。因此,可以对第一元件中的每一个执行第一剪切模量Gxy、第二剪切模量Gyz和第三剪切模量Gxz的计算。因为针对第一元件中的每一个的不同方向计算剪切模量,所以提高了模拟的精确度。
如图7所示,第2a元件包括单种材料。因此,作为如图3的操作S150所述的计算第2a元件的各向同性属性的处理的一部分,系统100的处理器110可以针对第2a元件中的一个元件计算两个方向的剪切模量(例如,Gxy、Gyz或Gxz)。
因为第2a元件是同质元件,所以作为如图3的操作S150所述的指定第2a元件的各向同性属性的处理的一部分,系统100的处理器110可以将计算出的剪切模量指定给第2a元件中的每一个的第一剪切模量Gxy、第二剪切模量Gyz和第三剪切模量Gxz。因此,系统100和处理器110的操作量减少,并且节省了资源。
与第2a元件类似,可以从第2b元件中的一个计算一个剪切模量,并且由此计算出的所述一个剪切模量可以用作第2b元件中的每一个的第一剪切模量Gxy、第二剪切模量Gyz和第三剪切模量Gxz。
图12示出了计算根据第一方向“x”的第一热膨胀系数αx、根据第二方向“y”的第二热膨胀系数αy和根据第三方向“z”的第三热膨胀系数αz的示例。在实施例中,图12中示出了计算根据第一方向“x”的第一热膨胀系数αx的示例。参照图12,针对第一元件的样品元件SE计算根据第一方向“x”的第一热膨胀系数αx。
当样品元件SE的温度从初始温度增加1度时,样品元件SE在第一方向“x”上膨胀的第三长度L3和第四长度L4的和与样品元件SE在第一方向“x”上的原始长度的比率可以被计算作为第一热膨胀系数αx。例如,第一热膨胀系数αx可以是第三长度L3和第四长度L4的和与样品元件SE在第一方向“x”上的原始长度之比,或者是样品元件SE在第一方向“x”上的原始长度与第三长度L3和第四长度L4的和之比。
与第一热膨胀系数αx类似,当样品元件SE的温度增加1度时样品元件SE在第二方向“y”上膨胀的程度可以被计算作为第二热膨胀系数αy。此外,当样品元件SE的温度增加1度时样品元件SE在第三方向“z”上膨胀的程度可以被计算作为第三热膨胀系数αz。
如图7所示,分别包括在第一元件中的材料的布置可以彼此不同。因此,可以对第一元件中的每一个执行第一热膨胀系数αx、第二热膨胀系数αy和第三热膨胀系数αz的计算。因为针对第一元件中的每一个的不同方向计算第一热膨胀系数αx、第二热膨胀系数αy和第三热膨胀系数αz,所以提高了模拟的精确度。
如图7所示,第2a元件包括单种材料。因此,作为如图3的操作S150所述的计算第2a元件的各向同性属性的处理的一部分,系统100的处理器110可以针对第2a元件中的一个元件计算一个方向的热膨胀系数(例如,αx、αy或αz)。
因为第2a元件是同质元件,所以作为如图3的操作S150所述的指定第2a元件的各向同性属性的处理的一部分,系统100的处理器110可以将计算出的热膨胀系数指定给第2a元件中的每一个的第一热膨胀系数αx、第二热膨胀系数αy和第三热膨胀系数αz。因此,系统100和处理器110的操作量减少,并且节省了资源。
与第2a元件类似,可以从第2b元件中的一个计算一个热膨胀系数,并且由此计算出的所述一个热膨胀系数可以用作第2b元件中的每一个的第一热膨胀系数αx、第二热膨胀系数αy和第三热膨胀系数αz。
图13示出了针对印刷电路板11的布局的元件计算物理特性的示例。参照图13,可以针对第一元件中的每一个计算各向异性属性。作为各向异性属性计算的物理属性包括:第一拉伸模量Ex、第二拉伸模量Ey和第三拉伸模量Ez,第一泊松比μxy、第二泊松比μyz和第三泊松比μxz,第一剪切模量Gxy、第二剪切模量Gyz和第三剪切模量Gxz,以及第一热膨胀系数αx、第二热膨胀系数αy和第三热膨胀系数αz。
可以针对第2a元件和第2b元件中的每一个计算各向同性属性。可以作为各向同性属性计算的物理属性包括一个拉伸模量“E”、一个泊松比“μ”、一个剪切模量“G”和一个热膨胀系数“α”。
根据本发明构思的实施例,在同质元件的情况下,由于用于包括一种材料的同质元件的操作量减少,因此用于印刷电路板11的模拟的操作量、用于执行操作的计算资源以及用于执行操作的时间均减少。此外,根据本发明构思的实施例,在异质元件的情况下,由于操作集中在包括两种或更多种材料的异质元件上,因此提高了印刷电路板11的模拟精确度。
具体地,根据本发明构思的实施例,随着元件尺寸的减小,模拟的精确度得到改善。此外,随着元件的尺寸减小,各向同性元件与元件总数的比率增加,并且各向异性元件与元件总数的比率降低。因此,与精确度增加的程度相比,操作量、使用的计算资源或模拟时间增加的程度不大。
如上所述,通过使用术语“第一”、“第二”、“第三”等来描述系统100的组件和在系统100中执行的方法。然而,术语“第一”、“第二”、“第三”等可以用于将组件彼此区分开,并且不限制本发明构思。例如,术语“第一”、“第二”、“第三”等不涉及任何形式的顺序或数字含义。
在以上实施例中,通过使用块来描述根据本发明构思的实施例的组件。块可以用各种硬件装置(诸如集成电路、专用IC(ASCI)、现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD))、硬件装置中驱动的固件、软件(例如应用程序)或硬件装置与软件的组合来实现。此外,块可以包括利用集成电路中的半导体元件实现的电路或知识产权(IP)。
根据本发明构思,通过针对包括两种或更多种材料的元件计算各向异性属性,并且通过针对包括单种材料的元件计算各向同性属性来执行印刷电路板的模拟。因此,提供了计算机实现的方法和处理器实现的系统以及存储用于印刷电路板的模拟的指令的非暂时性计算机可读存储介质,所述计算机实现的方法和处理器实现的系统以改善的精确度执行印刷电路板的模拟或通过使用减少的资源执行印刷电路板的模拟。
虽然已经参考本发明构思的示例性实施例描述了本发明构思,但是对于本领域普通技术人员显而易见的是,在不脱离如所附权利要求中阐述的本发明构思的精神和范围的情况下,可以对其进行各种改变和修改。
Claims (20)
1.一种用于印刷电路板的模拟的计算机实现方法,所述方法包括步骤:
将所述印刷电路板的布局划分为具有相同尺寸的元件;
从所述元件中检测具有至少两种材料的第一元件;
计算所述第一元件的各向异性属性,并将所述各向异性属性指定给所述第一元件中的每一个;和
基于所述第一元件的各向异性属性计算所述印刷电路板的翘曲,
其中,所述各向异性属性取决于根据所述第一元件在所述布局上的方向的物理特性。
2.如权利要求1所述的方法,还包括步骤:
从所述元件中检测具有单种材料的第二元件;和
计算所述第二元件的各向同性属性,并将所述各向同性属性指定给所述第二元件中的每一个,
其中,计算所述印刷电路板的翘曲的步骤包括:
基于所述第一元件的各向异性属性和所述第二元件的各向同性属性来计算所述翘曲。
3.如权利要求2所述的方法,其中,计算所述各向同性属性的步骤包括:
计算所述第二元件中的一个元件相对于所述布局上的仅一个方向的物理特性;和
将与所述一个方向相关联的物理特性应用于所述第二元件中的每一个的两个或更多个方向。
4.如权利要求1所述的方法,其中,将所述印刷电路板的布局划分为具有相同尺寸的元件的步骤包括:
将第一方向的第一线、第二方向的第二线和第三方向的第三线应用于所述布局,所述第一方向、所述第二方向和所述第三方向彼此垂直;和
选择由所述第一线、所述第二线和所述第三线限定的所述布局的六面体作为所述元件。
5.如权利要求4所述的方法,其中,计算所述各向异性属性的步骤包括:
计算所述第一元件在所述第一方向上的第一拉伸模量;
计算所述第一元件在所述第二方向上的第二拉伸模量;和
计算所述第一元件在所述第三方向上的第三拉伸模量。
6.如权利要求4所述的方法,其中,计算所述各向异性属性的步骤包括:
分别在沿所述第一方向拉扯所述第一元件时计算所述第一方向和所述第二方向上的第一泊松比;
分别在沿所述第二方向拉扯所述第一元件时计算所述第二方向和所述第三方向上的第二泊松比;和
分别在沿所述第三方向拉扯所述第一元件时计算所述第一方向和所述第三方向上的第三泊松比。
7.如权利要求4所述的方法,其中,计算所述各向异性属性的步骤包括:
针对由所述第一方向和所述第二方向限定的平面分别计算所述第一元件的第一剪切模量;
针对由所述第二方向和所述第三方向限定的平面分别计算所述第一元件的第二剪切模量;和
针对由所述第一方向和所述第三方向限定的平面分别计算所述第一元件的第三剪切模量。
8.如权利要求4所述的方法,其中,计算所述各向异性属性的步骤包括:
分别计算所述第一元件相对于所述第一方向的第一热膨胀系数;
分别计算所述第一元件相对于所述第二方向的第二热膨胀系数;和
分别计算所述第一元件相对于所述第三方向的第三热膨胀系数。
9.如权利要求1所述的方法,还包括:
基于所述翘曲小于阈值翘曲值,确定所述印刷电路板是适合的。
10.如权利要求1所述的方法,其中,所述印刷电路板被配置为在半导体封装件内堆叠半导体裸片,并且包括与所述半导体裸片电连接的导线。
11.一种用于印刷电路板的模拟的处理器实现系统,包括:
处理器;和
非暂时性计算机可读记录介质,其被配置为与所述处理器通信并存储指令,所述指令在由所述处理器执行时使所述处理器执行操作,所述操作包括:
将所述印刷电路板的布局划分为具有相同尺寸的元件;
从所述元件中检测具有至少两种材料的第一元件;
计算所述第一元件的各向异性属性,并将所述各向异性属性指定给所述第一元件中的每一个;和
基于所述第一元件的各向异性属性计算所述印刷电路板的翘曲,
其中,所述各向异性属性取决于所述第一元件在所述布局上的方向。
12.如权利要求11所述的处理器实现系统,其中,所述操作还包括:
从所述元件中检测具有单种材料的第二元件;和
计算所述第二元件的各向同性属性,并将所述各向同性属性指定给所述第二元件中的每一个,并且
其中,计算所述印刷电路板的翘曲的操作包括:
基于所述第一元件的各向异性属性和所述第二元件的各向同性属性来计算所述翘曲。
13.如权利要求12所述的处理器实现系统,其中,将所述印刷电路板的布局划分为具有相同尺寸的元件的操作包括:
将第一方向的第一线、第二方向的第二线和第三方向的第三线应用于所述布局,所述第一方向、所述第二方向和所述第三方向彼此垂直;和
选择由所述第一线、所述第二线和所述第三线限定的所述布局的六面体作为所述元件。
14.如权利要求13所述的处理器实现系统,其中,计算所述第二元件的各向同性属性的操作包括:
计算所述第二元件中的一个元件相对于所述第一方向、所述第二方向和所述第三方向中的至少一个的物理特性。
15.如权利要求14所述的处理器实现系统,其中,将所述各向同性属性指定给所述第二元件的操作包括:
将所述物理特性指定给所述第二元件中的每一个相对于所述第一方向、所述第二方向和所述第三方向的物理特性。
16.如权利要求14所述的处理器实现系统,其中,所述物理特性包括与所述第一方向、所述第二方向和所述第三方向中的至少一个相关联的拉伸模量、泊松比、剪切模量和热膨胀系数中的至少一个。
17.如权利要求13所述的处理器实现系统,其中,计算所述各向异性属性的操作包括:
计算所述第一元件中的每一个相对于所述第一方向、所述第二方向和所述第三方向的物理特性。
18.如权利要求11所述的处理器实现系统,其中,所述操作还包括:
基于所述翘曲小于阈值翘曲值,确定所述印刷电路板是适合的。
19.一种非暂时性计算机可读记录介质,其存储有指令,当所述指令由处理器执行时使所述处理器执行操作,所述操作包括:
将印刷电路板的布局划分为具有相同尺寸的元件;
从所述元件中检测具有至少两种材料的第一元件;
计算所述第一元件的各向异性属性,并将所述各向异性属性指定给所述第一元件中的每一个;
从所述元件中检测具有单种材料的第二元件;
计算所述第二元件的各向同性属性,并将所述各向同性属性指定给所述第二元件中的每一个;以及
基于所述第一元件的各向异性属性和所述第二元件的各向同性属性计算所述印刷电路板的翘曲。
20.如权利要求19所述的非暂时性计算机可读记录介质,其中,计算所述第一元件的各向异性属性的操作包括:
针对所述第一元件中的每一个计算根据至少两个方向的第一物理特性,并且
其中,计算所述第二元件的各向同性属性的操作包括:
针对所述第二元件中的一个计算根据仅一个方向的第二物理特性。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190007539A KR102639895B1 (ko) | 2019-01-21 | 2019-01-21 | 인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체 |
KR10-2019-0007539 | 2019-01-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111539180A true CN111539180A (zh) | 2020-08-14 |
CN111539180B CN111539180B (zh) | 2023-11-24 |
Family
ID=71125192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910988499.4A Active CN111539180B (zh) | 2019-01-21 | 2019-10-17 | 印刷电路板模拟的计算机实现方法、系统和存储介质 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10699056B1 (zh) |
KR (1) | KR102639895B1 (zh) |
CN (1) | CN111539180B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115859895A (zh) * | 2023-03-03 | 2023-03-28 | 惠科股份有限公司 | Pcb分段预缩方法、装置、设备及计算机可读存储介质 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000029918A1 (en) * | 1998-11-18 | 2000-05-25 | Alcan International Limited | A method of modeling the forming of anisotropic sheet |
US6731996B1 (en) * | 1998-11-18 | 2004-05-04 | Alcan International Limited | Method of using isotropic plasticity to model the forming of anisotropic sheet |
JP2006072938A (ja) * | 2004-09-06 | 2006-03-16 | Matsushita Electric Ind Co Ltd | プリント基板設計方法及びプリント基板設計装置 |
US20070276641A1 (en) * | 2006-05-25 | 2007-11-29 | Dell Products L.P. | System and method to analyze and determine ampacity risks on PCB interconnections |
US20090025965A1 (en) * | 2007-07-25 | 2009-01-29 | Tdk Corporation | Assembly substrate and method of manufacturing the same |
US20100223030A1 (en) * | 2007-10-02 | 2010-09-02 | Ichiro Hirata | Three-dimensional board warp analysis system, three-dimensional board warp analysis device, three-dimensional board warp analysis method and program |
JP2012222179A (ja) * | 2011-04-11 | 2012-11-12 | Shimadzu Corp | プリント配線板 |
CN105679749A (zh) * | 2014-12-05 | 2016-06-15 | 三星电子株式会社 | 层叠封装件和具有该层叠封装件的移动计算装置 |
CN105975644A (zh) * | 2015-03-13 | 2016-09-28 | 三星电子株式会社 | 设计半导体集成电路的方法、系统及计算机程序产品 |
WO2017001890A1 (en) * | 2015-06-29 | 2017-01-05 | Bosch Car Multimedia Portugal, S.A. | Method for converting gerber data to finite element model for predicting printed circuit board warpage |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4820170A (en) * | 1984-12-20 | 1989-04-11 | Amp Incorporated | Layered elastomeric connector and process for its manufacture |
JPH08311420A (ja) * | 1995-05-24 | 1996-11-26 | Sony Corp | 異方性導電膜 |
JP3945083B2 (ja) * | 1999-09-09 | 2007-07-18 | Jsr株式会社 | 異方導電性シートおよびその製造方法 |
JP3674573B2 (ja) * | 2001-06-08 | 2005-07-20 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
JP3927076B2 (ja) | 2002-06-05 | 2007-06-06 | 株式会社東芝 | 基板の反り解析方法及びそのシステム、基板の反り解析プログラム |
JP4972270B2 (ja) * | 2003-11-19 | 2012-07-11 | 独立行政法人科学技術振興機構 | 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法 |
JP4579617B2 (ja) | 2004-08-11 | 2010-11-10 | 富士通株式会社 | 基板変形予測装置、基板変形予測方法および基板変形予測プログラム |
JP4597691B2 (ja) | 2005-01-31 | 2010-12-15 | 富士通株式会社 | 有限要素法を用いた構造解析方法 |
JP2006252113A (ja) | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 基板解析方法及び装置及び基板解析用プログラム及びそれを記録した記録媒体 |
JP4260149B2 (ja) | 2005-09-16 | 2009-04-30 | パナソニック株式会社 | 板状体解析方法 |
JP4618065B2 (ja) | 2005-09-13 | 2011-01-26 | ソニー株式会社 | 配線パターン設計装置及び方法並びにプログラム |
JP2007081326A (ja) | 2005-09-16 | 2007-03-29 | Dainippon Screen Mfg Co Ltd | 配線形成システムおよびその方法 |
JP5234639B2 (ja) | 2009-01-31 | 2013-07-10 | 株式会社メガトレード | スルーホールの検査装置 |
JP2010218270A (ja) | 2009-03-17 | 2010-09-30 | Renesas Electronics Corp | 複合材料層の構造解析装置、方法及びプログラム |
JP5907788B2 (ja) | 2012-04-11 | 2016-04-26 | 株式会社図研 | 情報処理装置、情報処理方法、プログラムおよび基板製造システム |
JP6344192B2 (ja) | 2014-10-17 | 2018-06-20 | 富士通株式会社 | 構造解析方法、構造解析装置及びプログラム |
CN105722303B (zh) * | 2014-12-04 | 2019-01-25 | 中山台光电子材料有限公司 | 多层印刷电路板 |
US9699671B1 (en) | 2015-12-11 | 2017-07-04 | T-Mobile Usa, Inc. | Adjusting cell site parameters using a mapping tool |
KR102236268B1 (ko) * | 2016-02-01 | 2021-04-05 | 한화에어로스페이스 주식회사 | 구조 해석 방법 및 이를 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체 |
US10375845B2 (en) * | 2017-01-06 | 2019-08-06 | Microsoft Technology Licensing, Llc | Devices with mounted components |
US10599046B2 (en) * | 2017-06-02 | 2020-03-24 | Samsung Electronics Co., Ltd. | Method, a non-transitory computer-readable medium, and/or an apparatus for determining whether to order a mask structure |
-
2019
- 2019-01-21 KR KR1020190007539A patent/KR102639895B1/ko active IP Right Grant
- 2019-07-10 US US16/507,834 patent/US10699056B1/en active Active
- 2019-10-17 CN CN201910988499.4A patent/CN111539180B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000029918A1 (en) * | 1998-11-18 | 2000-05-25 | Alcan International Limited | A method of modeling the forming of anisotropic sheet |
US6731996B1 (en) * | 1998-11-18 | 2004-05-04 | Alcan International Limited | Method of using isotropic plasticity to model the forming of anisotropic sheet |
JP2006072938A (ja) * | 2004-09-06 | 2006-03-16 | Matsushita Electric Ind Co Ltd | プリント基板設計方法及びプリント基板設計装置 |
US20070276641A1 (en) * | 2006-05-25 | 2007-11-29 | Dell Products L.P. | System and method to analyze and determine ampacity risks on PCB interconnections |
US20090025965A1 (en) * | 2007-07-25 | 2009-01-29 | Tdk Corporation | Assembly substrate and method of manufacturing the same |
US20100223030A1 (en) * | 2007-10-02 | 2010-09-02 | Ichiro Hirata | Three-dimensional board warp analysis system, three-dimensional board warp analysis device, three-dimensional board warp analysis method and program |
JP2012222179A (ja) * | 2011-04-11 | 2012-11-12 | Shimadzu Corp | プリント配線板 |
CN105679749A (zh) * | 2014-12-05 | 2016-06-15 | 三星电子株式会社 | 层叠封装件和具有该层叠封装件的移动计算装置 |
CN105975644A (zh) * | 2015-03-13 | 2016-09-28 | 三星电子株式会社 | 设计半导体集成电路的方法、系统及计算机程序产品 |
WO2017001890A1 (en) * | 2015-06-29 | 2017-01-05 | Bosch Car Multimedia Portugal, S.A. | Method for converting gerber data to finite element model for predicting printed circuit board warpage |
Non-Patent Citations (1)
Title |
---|
GRENESTEDT J L 等: "Influence of electric artwork on thermomechanical properties and warpage of printed circuit boards", pages 686 - 696 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115859895A (zh) * | 2023-03-03 | 2023-03-28 | 惠科股份有限公司 | Pcb分段预缩方法、装置、设备及计算机可读存储介质 |
US12079560B1 (en) | 2023-03-03 | 2024-09-03 | HKC Corporation Limited | Method of PCB sectional preshrinking, device, equipment and computer-readable storage medium |
Also Published As
Publication number | Publication date |
---|---|
US20200233934A1 (en) | 2020-07-23 |
CN111539180B (zh) | 2023-11-24 |
US10699056B1 (en) | 2020-06-30 |
KR20200090469A (ko) | 2020-07-29 |
KR102639895B1 (ko) | 2024-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101182988B1 (ko) | 다층 반도체 스택을 위한 범용 층간 상호 연결 | |
US20180284186A1 (en) | Multi-chip package with selection logic and debug ports for testing inter-chip communications | |
CN103714189B (zh) | 用于堆叠ic设计中的跨芯片热和功率管理的系统和方法 | |
CN101641699B (zh) | 分析装置、分析方法 | |
JP6042424B2 (ja) | 集積回路用の応力認識設計 | |
Chang et al. | Ultra high density IO fan-out design optimization with signal integrity and power integrity | |
US8332803B1 (en) | Method and apparatus for integrated circuit package thermo-mechanical reliability analysis | |
US8214785B2 (en) | Method and device for estimating simultaneous switching noise in semiconductor device, and storage medium | |
CN105447221B (zh) | 设计半导体装置的布局的方法 | |
CN110265383B (zh) | 半导体管芯和包括其的半导体器件 | |
US8815731B2 (en) | Semiconductor package and method of fabricating the same | |
CN103823917A (zh) | 半导体封装的设计系统与方法、制造装置、和半导体封装 | |
TW201726350A (zh) | 半導體封裝製造用的成型裝置以及使用該裝置成型半導體 封裝的方法 | |
CN111539180B (zh) | 印刷电路板模拟的计算机实现方法、系统和存储介质 | |
US20150213178A1 (en) | Tier based layer promotion and demotion | |
TW202029026A (zh) | 用於設計虛設圖案的系統和方法 | |
US20210110096A1 (en) | Method of modeling high speed channel in semiconductor package, method of designing semiconductor package using the same and method of manufacturing semiconductor package using the same | |
CN111276467B (zh) | 与桥晶片有关的层叠封装 | |
US20230041877A1 (en) | Material evaluation device, material evaluation method, and storage medium | |
KR20130133871A (ko) | 하이브리드 상호연결 기법 | |
Che et al. | Investigation on Underfill Properties Effect on Board Level Solder Joint Reliability for SiP Package | |
Milton et al. | Wire bonding looping solutions for high density system-in-package (SiP) | |
Lee et al. | Chip to package interaction risk assessment of fcbga devices using fea simulation, meta-modeling and multi-objective genetic algorithm optimization technique | |
Xue et al. | Thermal stress and drop stress analysis based on 3D package reliability study | |
KR20230093454A (ko) | 칩 핫스팟에서 스택된 비아 리벳 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |