CN103823917A - 半导体封装的设计系统与方法、制造装置、和半导体封装 - Google Patents

半导体封装的设计系统与方法、制造装置、和半导体封装 Download PDF

Info

Publication number
CN103823917A
CN103823917A CN201310574528.5A CN201310574528A CN103823917A CN 103823917 A CN103823917 A CN 103823917A CN 201310574528 A CN201310574528 A CN 201310574528A CN 103823917 A CN103823917 A CN 103823917A
Authority
CN
China
Prior art keywords
chip
layout
packaging
base plate
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310574528.5A
Other languages
English (en)
Other versions
CN103823917B (zh
Inventor
郑载勋
李源喆
千宁会
黃普善
黄赞硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103823917A publication Critical patent/CN103823917A/zh
Application granted granted Critical
Publication of CN103823917B publication Critical patent/CN103823917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Software Systems (AREA)

Abstract

提供了一种用于使用计算系统设计半导体封装的系统，该系统包括：虚拟堆叠模块，被配置为接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数，并且响应于第一芯片、第二芯片、和封装基板的布局参数在封装基板上生成多个虚拟布局，其中第一和第二芯片堆叠在所述多个虚拟布局中；建模模块，被配置为响应于所述虚拟布局对第一和第二芯片以及封装基板的操作参数建模；和特性分析模块，被配置为响应于所建模的操作参数分析所述虚拟布局的操作特性。

Description

半导体封装的设计系统与方法、制造装置、和半导体封装
相关申请的交叉引用
本申请基于并要求于2012年11月15日提交到韩国知识产权局的韩国专利申请第10-2012-0129602号的优先权，其公开通过整体引用合并于此。
技术领域
本公开涉及用于使用计算系统设计半导体封装的系统和方法、包括该系统的用于制造半导体封装的装置、以及按照该方法设计的半导体封装。
背景技术
日常生活中使用的各种种类的电子设备通常是以半导体封装的形式制造和发布的。这样的半导体封装包括，例如，执行各种种类的功能的半导体芯片和其上安装了半导体芯片的封装基板。
然而，当半导体芯片被安装在封装基板上时，仅仅当电子设备中所需的全部操作特性都被适当地实施时该电子设备才可能表现出所需的功能。因此，已经积极地开展了对用于设计能够可靠地实施所需操作特性的半导体封装的方法和系统的研究。
发明内容
一个实施例包括用于使用计算系统设计半导体封装的系统，包括：虚拟堆叠模块，被配置为接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数，并且响应于第一芯片、第二芯片、和封装基板的布局参数在封装基板上生成多个虚拟布局，其中第一和第二芯片堆叠到所述多个虚拟布局中；建模模块，被配置为响应于所述虚拟布局对第一和第二芯片以及封装基板的操作参数建模；和特性分析模块，被配置为响应于所建模的操作参数分析所述虚拟布局的操作特性。
一个实施例包括用于使用计算系统设计半导体封装的方法，包括：接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数；在封装基板上生成虚拟布局，其中第一和第二芯片堆叠到所述虚拟布局中；响应于所述虚拟布局对第一和第二芯片以及封装基板的操作参数建模；以及响应于所建模的操作参数分析所述虚拟布局的操作特性。
一个实施例包括计算系统，其包括：存储装置，其在其中存储用于设计半导体封装的布局的程序，所述半导体封装包括第一芯片、第二芯片、和封装基板；和处理器，其耦合至所述存储装置并且被配置为响应于所述程序操作。所述程序包括：虚拟堆叠模块，被配置为接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数，并且响应于第一芯片、第二芯片、和封装基板的布局参数在封装基板上生成虚拟布局，其中第一和第二芯片堆叠到所述虚拟布局中；建模模块，被配置为响应于所述虚拟布局对第一和第二芯片以及封装基板的操作参数建模；特性分析模块，被配置为响应于所建模的操作参数分析所述虚拟布局的操作特性；和审查模块，被配置为响应于所分析的操作特性选择所生成的多个虚拟布局中的任何一个。
一个实施例包括半导体封装，其包括：封装基板；第一芯片，其根据布局安装在封装基板上；和第二芯片，其根据布局安装在封装基板上并且不同于第一芯片。所述布局通过以下步骤确定：接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数，并且响应于第一芯片、第二芯片、和封装基板的布局参数在封装基板上生成多个虚拟布局，其中第一和第二芯片堆叠到所述多个虚拟布局中；响应于各个虚拟布局对第一和第二芯片以及封装基板的多个操作参数建模；响应于所建模的各个操作参数分析各个虚拟布局的操作特性；以及响应于所分析的操作特性选择所述虚拟布局中的任何一个。
一个实施例包括用于制造半导体封装的装置，其包括：半导体封装制造系统，其接收第一芯片、第二芯片、以及封装基板，并且根据布局将第一和第二芯片安装在封装基板上；和半导体封装设计系统，其向半导体封装制造系统提供布局。半导体封装设计系统被配置为通过以下步骤确定布局：接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数，并且响应于此在封装基板上生成多个虚拟布局，其中第一和第二芯片堆叠到所述多个虚拟布局中；响应于各个虚拟布局对第一和第二芯片以及封装基板的多个操作参数建模；响应于所建模的各个操作参数分析各个虚拟布局的操作特性；以及响应于所分析的操作特性选择所述虚拟布局中的任何一个。
另一个实施例包括用于使用计算系统设计半导体封装的系统，其包括：第一模块，被配置为响应于多个芯片和封装基板的布局参数生成多个虚拟布局；第二模块，被配置为响应于所述虚拟布局生成建模的操作参数；和第三模块，被配置为响应于所建模的操作参数生成所述虚拟布局的操作特性。
附图说明
从以下结合附图的详细描述，本公开的以上及其它对象、特征、和优点将变得更加清楚，其中：
图1是根据本公开实施例的用于设计半导体封装的系统的框图；
图2是根据本公开实施例的用于设计半导体封装的方法的流程图；
图3到图10是说明根据本公开实施例的用于设计半导体封装的方法的视图；
图11是根据本公开实施例的半导体封装的截面图；
图12是根据本公开另一个实施例的半导体封装的截面图；
图13是根据本公开实施例的用于制造半导体封装的装置的框图；
图14是根据本公开实施例的采用用于设计半导体封装的系统的计算系统的示例的示图；
图15是说明图14的计算系统的操作的示图；以及
图16是根据本公开的另一个实施例的用于设计半导体封装的系统的框图。
具体实施方式
通过参考下面对实施例的详细描述以及附图，可以更容易理解本公开的实施例和完成其的方法。然而，实施例可以采用许多不同的形式并且不应当被理解为受限于这里所阐述的实施例。相反，这些实施例是被提供来使得本公开全面而完整并且向本领域技术人员充分表达本发明的构思，并且，本公开将仅仅由所附权利要求定义。在附图中，为了清晰可夸大层和区域的厚度。
将理解，当一个元素或层被称为“在（另一个元素或层）之上”或“连接至”另一个元素或层时，其可以直接在另一个元素或层之上或者连接至另一个元素或层，或者也可以存在插入其间的元素或层。相反，当元素被称为“直接在（另一个元素或层）之上”或“直接连接至”另一个元素或层时，则不存在插入其间的元素或层。相同的参考标号始终指代相同的元素。如这里所使用的，术语“和/或”包括一个或多个相关联的列出的项目的任何以及全部的组合。
在描述本发明的上下文中（尤其是在所附权利要求的上下文中）对术语“一”和“一个”和“该”以及相似指涉的使用将被理解为包含单数的和复数的两者，除非在这里另外指出或者上下文清楚地抵触。术语“包括”、“具有”、“含”和“包含”将被理解为开放的术语（即，意味着“包括，但不限于”），除非另外注释。
应当理解，虽然术语“第一”、“第二”等可以在这里用来描述各种元素，但是这些元素不应被这些术语所限制。这些术语仅仅被用来区分一个元素与另一个元素。因此，例如，下面讨论的第一元素、第一组件、或第一区域可以被命名为第二元素、第二组件、或第二区域而不脱离本公开的教导。
下面，将参考附图详细描述本公开的实施例。
图1是根据本公开实施例的用于设计半导体封装的系统的框图。参考图1，用于设计半导体封装的系统1包括虚拟堆叠模块10、建模模块15、分析模块40、以及审查模块50。
在这个实施例中，如这里所使用的术语“模块”意味着，但不限于，软件或硬件组件。例如，模块可以是可在计算设备上运行的程序、子程序等等，所述计算设备诸如通用处理器、计算机、服务器、工作站、个人计算机、等等。在另一个示例中，模块可以实施在可编程逻辑设备中，所述可编程逻辑设备诸如现场可编程门阵列（FPGA）、诸如专用集成电路（ASIC）的专用处理器或电路、离散电子等等。然而，“模块”不限于软件或硬件，并且可以实施在软件和硬件的任意组合中。
在一些实施例中，模块可以被配置为驻留在可寻址存储介质上并且被配置为在一个或多个处理器上运行。因此，模块可以包括，例如，组件、进程、功能、属性、程序、子程序、程序代码段、驱动器、固件、微码、电路、数据、数据库、数据结构、表格、阵列、变量等等，所述组件诸如软件组件、面向对象的软件组件、类组件、和任务组件。
组件和模块中提供的功能可以被合并到更少的组件中或者被进一步分离为附加的组件和模块。此外，多个模块可以一起实施和/或被分离为原子组件。
在另一个实施例中，用于设计半导体封装的系统1可以基于计算系统来操作。也就是说，构成根据本实施例的用于设计半导体封装的系统1的各个组件可以被实施为在计算系统上操作。稍后将描述其细节。
虚拟堆叠模块10可以被配置为接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数，并且基于此在封装基板上生成多个虚拟布局L1到Ln，其中第一和第二芯片堆叠到所述多个虚拟布局L1到Ln中。
在一些实施例中，虚拟堆叠模块10可以是被配置用来生成用于其上封装了不同种类的芯片的封装的虚拟布局L1到Ln的模块。这里，其上封装了不同种类的芯片的封装可以是，例如，SIP（系统级封装）。
第一芯片可以包括，例如，诸如DRAM（动态随机存取存储器）芯片的存储器芯片，而第二芯片可以包括，例如，诸如AP（应用处理器）芯片的处理器芯片。也就是说，由根据本实施例的虚拟堆叠模块10所生成的多个虚拟布局L1到Ln可以是关于在其上存储器芯片和处理器芯片被封装到一个封装中的SIP的多个虚拟布局L1到Ln。
第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数可以以库（library）或多个库的形式被提供给虚拟堆叠模块10以便生成多个虚拟布局L1到Ln。也就是说，根据本实施例的虚拟堆叠模块10可以接收包括第一芯片的布局参数的第一芯片库、包括第二芯片的布局参数的第二芯片库、以及包括封装基板的布局参数的封装基板库的输入。虚拟堆叠模块10可以生成如上所述的虚拟布局L1到Ln。
以库的形式提供的第一和第二芯片的布局参数可以包括与第一和第二芯片相关的各种不同属性。例如，所述布局参数可以包括第一和第二芯片的尺寸、焊垫排列类型、焊垫数目、焊垫之间的间距等等。封装基板的布局参数也可以包括各种不同属性。例如，封装基板的布局参数可以包括封装基板的尺寸、封装球的排列类型、封装球的数目、封装球之间的间距等等。虽然已经列出了具体的示例，但是布局参数可以包括其它不同的参数。
在一些实施例中，由虚拟堆叠模块10生成的虚拟布局L1到Ln可以是3D虚拟布局L1到Ln。也就是说，在各个虚拟布局L1到Ln中，第一芯片、第二芯片、和封装基板并不是排列在相同的平面上，而是按上下关系排列。例如，在一些实施例中，在各个虚拟布局L1到Ln中，第二芯片可以排列在封装基板上，而第一芯片可以排列在第二芯片上。
建模模块15被配置为执行对半导体封装中的各种组件的操作参数的建模。例如，建模模块15可以包括多个建模模块，每一个被配置为对半导体封装的不同方面建模。这样的建模模块可以包括用来对芯片、基板、互连、焊线（wirebonds）、球、这样的设备或结构的组合等等建模的模块。
在实施例中，建模模块15可以包括建模模块20和30。建模模块20和30可以被配置为基于由虚拟堆叠模块10所生成的虚拟布局L1到Ln，执行对第一芯片、第二芯片、和封装基板的操作参数的建模。
在一些实施例中，建模模块20和30被实施为分开到芯片建模模块20和封装建模模块30，芯片建模模块20被配置为基于各个虚拟布局L1到Ln执行对包括在虚拟布局L1到Ln中的第一和第二芯片的操作参数的建模，而封装建模模块30被实施成与芯片建模模块20分开，并且被配置为基于各个虚拟布局L1到Ln执行对包括在各个虚拟布局L1到Ln中的封装基板的操作参数的建模。
在一些实施例中，被建模模块20和30执行建模的操作参数可以包括信号参数和电源参数（power parameters）。例如，芯片建模模块20能够执行对用于包括在各个虚拟布局L1到Ln中的第一和第二芯片的信号输入和/或输出的模型以及用于电源输入和/或输出的模型的建模，而封装建模模块30能够执行对用于包括在各个虚拟布局L1到Ln中的封装基板的信号输入和/或输出的模型以及用于电源输入和/或输出的模型的建模。
特性分析模块40可以被配置为基于由芯片建模模块20所建模的第一和第二芯片的操作参数以及由封装建模模块30所建模的封装基板的操作参数，分析各个虚拟布局L1到Ln的操作特性。在一些实施例中，各个虚拟布局L1到Ln的操作特性可以包括各个虚拟布局L1到Ln的信号完整性、电源完整性、和温度完整性。
审查模块50可以是被配置为基于由特性分析模块40所分析的各个虚拟布局L1到Ln的操作特性的分析结果，选择具有最佳操作特性的虚拟布局作为最终布局FL的模块。如上所述由审查模块50所选择的最终布局FL可以在下面的封装过程中被用作用来封装第一芯片、第二芯片、和封装基板的布局。
以下，将参考图1到图10描述根据实施例的设计半导体封装的方法。
图2是根据本发明构思实施例的用于设计半导体封装的方法的流程图。图3到图10是说明根据本发明构思实施例的用于设计半导体封装的方法的视图。
参考图2，提供了第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数。基于此，在S100，在封装基板上生成其中堆叠第一芯片和第二芯片的多个虚拟布局。例如，参考图1，虚拟堆叠模块10可以被配置为接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数，并且基于此在封装基板上生成虚拟布局L1到Ln，其中第一芯片和第二芯片堆叠到所述多个虚拟布局L1到Ln中。
在这种情况下，芯片的布局参数可以以库的形式被提供到虚拟堆叠模块10。芯片的布局参数可以包括，例如，如图3中所示，芯片CP的尺寸、焊垫PD的排列类型、焊垫PD的数目、焊垫PD之间的间距、焊垫PD的位置、焊垫PD的形状、焊垫PD的功能分配等等。在其它实施例中，布局参数可以包括更多的参数、更少的参数、不同的参数等等。
另一方面，封装基板的布局参数也可以以库的形式被提供到虚拟堆叠模块10。封装基板的布局参数可以包括，例如，如图4中所示，封装基板PS的尺寸、封装球PB的排列类型、封装球PB的维度、封装球PB的数目、封装球PB之间的间距等等。在其它实施例中，布局参数可以包括更多的参数、更少的参数、不同的参数等等。
在一些实施例中，如图5中所示，由虚拟堆叠模块10所生成的多个虚拟布局L1到Ln可以是3D虚拟布局L1到Ln。作为示例，图5示出了这样的虚拟布局：其中第二芯片CP2排列在封装基板PS上，而第一芯片CP1-1和CP1-2排列在基板S上，其中基板S排列在第二芯片CP2上。
在一些实施例中，第一芯片CP1-1和CP1-2可以是，例如，诸如DRAM（动态随机存取存储器）芯片的存储器芯片，而第二芯片CP2可以包括，例如，诸如AP（应用处理器）芯片的处理器芯片。图5示出了第一芯片CP1-1具有更小的尺寸而第一芯片CP1-2具有更大的尺寸。然而，在其它实施例中，第一芯片CP1-1和CP1-2可以是相同的尺寸，第一芯片CP1-1可以更大，等等。
由虚拟堆叠模块10所生成的虚拟布局可以定义第一芯片CP1-1和CP1-2的各个焊垫PD1-1和PD1-2、第二芯片CP2的各个芯片球CB、封装基板PS的各个封装球PB、以及将具有第一和第二芯片CP1-1、CP1-2的基板S以及CP2连接到封装基板PS的各个连接球（joint ball）JB之间的连接关系。也就是说，例如，如果第一芯片CP1-1和CP1-2是DRAM芯片，则可以依照所生成的虚拟布局定义第一芯片CP1-1和CP1-2的各个芯片焊垫PD1-1和PD1-2是数据输入或输出焊垫还是地址或控制焊垫等等，也可以定义连接球JB和封装基板PS的封装球PB是数据输入或输出焊垫还是地址或控制焊垫等等。
再次参考图2，在S110中，在各个生成的虚拟布局的基础上对包括在各个生成的虚拟布局中的第一芯片和第二芯片的操作参数建模。具体地，参考图1，芯片建模模块20可以被配置为基于各个虚拟布局L1到Ln，执行对包括在各个虚拟布局L1到Ln中的第一和第二芯片的操作参数的建模。在这种情况下，由芯片建模模块20所建模的第一和第二芯片的操作参数可以包括信号参数、控制参数、电源参数等等。
具体地，芯片建模模块20可以被配置为接收关于各个虚拟布局L1到Ln的第一和第二芯片的信息，并且执行，例如，对如图6中所示的具有第一和第二芯片的信号参数的芯片I/O模型的建模。虽然图6示出了由芯片建模模块20建模的、将输出信号CS输出为信号参数的芯片I/O模型，但是由芯片建模模块20建模的、与第一和第二芯片的信号参数相关的模型不限于所示那样，并且可以被建模为具有不同的组件、不同的设计、多个输出等等。
另外，芯片建模模块20可以被配置为接收关于各个虚拟布局L1到Ln的第一和第二芯片的信息，并且执行，例如，对如图7中所示的具有第一和第二芯片的电源参数的芯片电源模型的建模。虽然图7示出了由芯片建模模块20建模的、将输出电源CPO输出为电源参数的芯片电源模型，但是由芯片建模模块20建模的、与第一和第二芯片的电源参数相关的模型不限于所示那样，并且可以被建模为具有不同的组件、不同的设计、多个输出等等。
如果完成了第一和第二芯片的建模，则可以定义从第一和第二芯片输出的信号CS以及第一和第二芯片的输出电源CPO。这些在后面可以用来分析各个虚拟布局L1到Ln的操作特性。
再次参考图2，在S120，可以基于各个生成的虚拟布局对包括在所生成的各个虚拟布局中的封装基板的操作参数建模。具体地，参考图1，封装建模模块30可以基于各个虚拟布局L1到Ln，执行对包括在各个虚拟布局L1到Ln中的封装基板的操作参数的建模。在这种情况下，由封装建模模块30建模的封装基板的操作参数也可以包括信号参数和控制参数。
例如，封装建模模块30可以通过基于在每个虚拟布局中定义的封装基板的信号路径的长度执行建模，来执行对封装基板的信号参数的建模，以及通过基于每个虚拟布局中定义的封装基板的电源线执行建模，来执行对封装基板的电源参数的建模。
如上所述，半导体封装中的各个信号线和电源线可以由各个虚拟布局定义。因此，封装建模模块30可以基于，例如，封装基板中定义的信号线和电源线的维度，执行对封装基板的信号参数和电源参数的建模。
在一些实施例中，由封装建模模块30建模的封装基板的操作参数可以包括如图8中所示的、用于封装基板的多端口S-参数模型，RLC网络模型，但是其它实施例不限于此并且可以包括其它建模技术。
再次参考图2，在S130，基于所建模的操作参数来分析所生成的虚拟布局的操作特性。具体地，参考图1，特性分析模块40可以被配置为基于由芯片建模模块20建模的第一和第二芯片的操作参数以及由封装建模模块30建模的封装基板的操作参数来分析各个虚拟布局L1到Ln的操作特性。在一些实施例中，各个虚拟布局L1到Ln的操作特性可以包括各个虚拟布局L1到Ln的信号完整性、电源完整性、和温度完整性。
例如，如图9中所示，特性分析模块40可以通过基于如上所述由芯片建模模块20建模的第一和第二芯片的操作参数（例如，输出CS的芯片I/O模型）以及由封装建模模块30建模的封装基板的操作参数（例如，S-参数模型），分析半导体封装的输出信号PS是否符合所要求的规范，来分析半导体封装的信号完整性。这样的分析方法的示例可以是信号眼分析（signal eye analysis），但是其它实施例不限于此，并且可以分析其它分析技术、输出信号PS的其它属性等等。
在另一个示例中，如图10中所示，特性分析模块40可以通过基于如上所述由芯片建模模块20建模的第一和第二芯片的操作参数（例如，输出CPO的芯片电源模型）以及由封装建模模块30建模的封装基板的电源参数（例如，S-参数模型），分析半导体封装的输出电源PPO是否符合所要求的规范，来分析半导体封装的电源完整性。
另外，虽然未示出，特性分析模块40可以通过生成半导体封装的电源图（power map）以及基于如上所述由芯片建模模块20建模的第一和第二芯片的操作参数（例如，输出CPO的芯片电源模型），分析半导体封装的温度特性是否符合所要求的规范，来分析半导体封装的温度完整性。
虽然已经独立地描述了对半导体封装的信号完整性和电源完整性的分析，这样的分析可以被一起执行。例如，可以针对不同的电源电平分析信号完整性，可以针对不同的信号输出分析电源完整性，等等。
再次参考图2，在S140，可以基于各个虚拟布局的操作特性的分析结果选择具有更好或最好的操作特性的虚拟布局。具体地，参考图1，审查模块50可以基于由特性分析模块40所分析的各个虚拟布局L1到Ln的操作特性的分析结果，选择具有最佳操作特性的虚拟布局作为最终布局FL。
在实施例中接收模块50可以被配置为基于各种期望的特性选择操作特性。例如，期望的特性的一个集合可以支持（favor）一些信号相对其它信号而言的信号完整性。另外，可以使用不同集合的期望的特性，这导致不同的虚拟布局被选作具有更好或最好的操作特性。
另外，虽然操作特性已经被用作期望的特性的示例，但是与最终布局相关联的其它特性可以用来选择虚拟布局。例如，虚拟布局的相对成本、部件和/或材料的可用性等等可以用来选择虚拟布局。
根据用于根据本实施例设计半导体封装的方法，用于封装具有3D排列的不同种类的芯片的成本可以降低，即使不能大量降低。例如，当使用其它设计技术时，可以在执行了各个芯片的平面图之后执行封装基板的设计，并且可以通过将所设计的芯片与封装基板堆叠来分析操作特性。如果最终设计的整个半导体封装的特性不满足所要求的规范，则可以从头开始重新执行各个芯片的平面图。这样的设计变化可以引起半导体封装的设计成本的增加。
根据实施例，为了最小化引起设计成本增加的不必要的重复，首先基于芯片和封装基板的布局参数生成多个虚拟布局L1到Ln，并且多个虚拟布局中具有最佳特性的虚拟布局被事先选择。因此，上述不必要的重复可以不发生。
在实施例中，如上所述用于设计半导体封装的方法可以实施为记录在计算机可读记录介质上的计算机可读代码。这里，所述计算机可读记录介质可以包括其中存储了可以被计算机系统读取的数据的各种种类的记录设备。
计算机可读记录介质的示例可以包括ROM、RAM、CD-ROM、磁带、软盘、和光数据存储设备，并且可以以载波的形式实施（例如，通过因特网的传输）。在另一个实施例中，计算机可读介质可以是非临时性介质。另外，在分布于通过网络连接的计算机系统中的计算机可读记录介质中，可以存储和运行能够以分布式方式被计算机读取的代码。
以下，参考图11和图12，将描述根据某些实施例的按照根据用于设计半导体封装的方法选择的虚拟布局制造的半导体封装。
图11是根据本发明构思实施例的半导体封装的截面图，而图12是根据本发明构思的另一个实施例的半导体封装的截面图。
首先，参考图11，图11中所示的半导体封装可以是SIP。SIP可以包括封装基板PS1和PS2、第一芯片CP1-1和CP1-2、以及第二芯片CP2。
封装基板PS可以包括多个封装球PB。所述多个封装球PB可以通过封装基板PS中的信号线电连接至第二芯片CP2的芯片球CB，并且可以通过封装基板PS中的信号线电连接至连接球JB。
第一芯片CP1-1和CP1-2可以具有不同的尺寸。如图所示，第一芯片CP1-1可以排列在第一芯片CP1-2上。第一芯片CP1-1和CP1-2可以是，例如，诸如DRAM（动态随机存取存储器）芯片的存储器芯片，并且可以通过焊线（wire bonding）电连接至基板S，如图所示。基板S可以包括将焊线电连接至连接球JB的导线。
第二芯片CP2可以排列在第一芯片CP1-1和CP1-2下。第二芯片CP2的芯片球CB可以通过连接球JB电连接至第一芯片CP1-1和CP1-2。第二芯片CP2可以是，例如，诸如AP（应用处理器）芯片的处理器芯片。
这里，包括封装基板PS1和PS2、第一芯片CP1-1和CP1-2、以及第二芯片CP2的SIP可以是，例如，如图所示的PoP（堆叠封装）的形式，并且封装基板PS1和PS2、第一芯片CP1-1和CP1-2、以及第二芯片CP2可以根据某些实施例的按照根据用于设计半导体封装的方法选择的虚拟布局彼此电连接。
另一方面，根据某些实施例的按照根据用于设计半导体封装的方法选择的虚拟布局制造的半导体封装不限于图11中所示的半导体封装。在一些实施例中，按照根据用于根据某些实施例设计半导体封装的方法选择的虚拟布局制造的半导体封装可以是，例如，MCP（多芯片封装）、SSMCP（并排多芯片封装）、PiP（封装内封装）等等的形式。
然而，根据某些实施例的根据用于设计半导体封装的方法选择的虚拟布局不限于用上述方法制造的封装。
参考图12，半导体封装包括封装基板PS、第一芯片CP1-1和CP1-2、以及第二芯片CP2。如图所示，封装基板PS、第一芯片CP1-1和CP1-2、以及第二芯片CP2可以通过TSV（硅通孔）彼此电连接。
这里，TSV（硅通孔）能够在根据如上所述的某些实施例的由根据用于设计半导体封装的方法选择的虚拟布局所定义的方法中，将封装基板PS、第一芯片CP1-1和CP1-2、以及第二芯片CP2电连接。
如上所述，可以使用不同的半导体封装技术，诸如关于图11和图12描述的那些。在实施例中，上述的虚拟布局L1到Ln可以包含使用封装技术和其它封装技术两者的布局。因此，上述接收模块50也可以被配置成从与不同的封装技术相关联的虚拟布局L1到Ln中选择。
以下，参考图13，将描述用于根据某些实施例的包括设计半导体封装的系统的用于制造半导体封装的装置。
图13是根据本发明构思实施例的用于制造半导体封装的装置的框图。参考图13，用于制造半导体封装的装置100包括如上所述用于设计半导体封装的系统1和用于制造半导体封装的系统2。
根据上述方法，用于设计半导体封装的系统1可以被配置为生成用于第一芯片111、第二芯片113、封装基板115、或其它类似设备和结构的多个虚拟布局L1到Ln（图1中），分析各个虚拟布局L1到Ln的操作特性，并且基于分析结果输出具有最佳操作特性的虚拟布局作为最终布局FL（图1中）。
用于制造半导体封装的系统2可以接收第一芯片111、第二芯片113、封装基板115、或其它类似设备和结构，并且根据从用于设计半导体封装的系统1输出的最终布局FL（图1中）封装第一芯片111、第二芯片113、封装基板115等等，以制造半导体封装118。
在一些实施例中，用于设计半导体封装的系统1可以嵌入在用于制造半导体封装的装置100中，并且用于设计半导体封装的系统1和用于制造半导体封装的系统2可以彼此交互，以制造半导体封装118。
以下，将参考图14和图15描述根据某些实施例的用于设计半导体封装的系统中采用的计算系统及其操作。
图14是根据某些实施例的采用用于设计半导体封装的系统的计算系统的示例的示图，而图15是说明图14的计算系统的操作的示图。
首先，参考图14，如上所述根据某些实施例的用于设计半导体封装的系统（例如，图1中的1）可以通过软件等来实施，并且可以在计算系统201中采用，如图所示。
参考图14，计算系统201可以包括中央处理单元200、AGP（加速图形端口）设备210、主存储器300、存储装置（例如，SSD、HDD等）240、北桥220、南桥230、键盘控制器260、和打印机控制器250。在图14中，仅仅上述构成元件被示出为包括在计算系统201中的构成元件。然而，其它实施例不限于此，并且包括在计算系统201中的构成元件可以被不受限地添加，或者可以从图14中所示的配置中省略。
图14中示出的计算系统201可以是半导体封装过程中所使用的办公室计算机或笔记本计算机。然而，其它实施例不限于此，并且计算系统201的示例可以不受限地修改。
在计算系统201中，中央处理单元200、AGP设备210、和主存储器300可以连接至北桥220。然而，其它实施例不限于此，并且北桥220可以以被包括在中央处理单元200中的形式来修改。
AGP可以是使得3D图形表现能够被快速实施的总线标准，并且AGP设备210可以包括再现监控器图像的视频卡。虽然已经描述了AGP设备210，但是可以使用其它的外围连接技术。另外，图形设备可以被包括在中央处理单元200而不是AGP设备210中，或者图形设备除了可以被包括在AGP设备210以外还可以被包括在中央处理单元200中。
中央处理单元200可以被配置为执行驱动计算系统201以及运行OS和应用程序所需的各种种类的操作。
主存储器300可以被配置为从存储装置240加载执行中央处理单元200的操作所需的数据，并且在其中存储所加载的数据。实施主存储器300的存储器的示例可以是DRAM（动态随机存取存储器），但是不限于此。
存储装置240、键盘控制器260、打印机控制器250、和各种种类的外围设备（未示出）可以连接至南桥230。
存储装置240可以是存储数据的海量数据存储设备，并且可以通过诸如硬盘驱动器（HDD）或固态驱动器（SSD）的计算机可读记录介质实施。然而，其它实施例不限于此。另外，虽然根据本实施例的计算系统201具有其中存储装置240被连接到南桥230的结构，但是其它实施例不限于此，并且存储装置240可以被修改成其被连接到北桥220或者被直接连接到中央处理单元200。
如果根据本实施例的计算系统201采用例如通过软件实施的、根据某些实施例的用于设计半导体封装的系统（例如，图1中的1），则用于设计半导体封装的系统（例如，图1中的1）可以存储在，例如，如上所述的存储装置240中。
例如，在存储装置240中，可以按照模块来实施和存储构成根据某些实施例的用于设计半导体封装的系统（例如，图1中的1）的虚拟堆叠模块10、芯片建模模块20、封装建模模块30、特性分析模块40、和审查模块50。
另外，在存储装置240中可以存储作为用来驱动根据某些实施例的用于设计半导体封装的系统（例如，图1中的1）的输入而被提供的包括第一芯片的布局参数的第一芯片库61、包括第二芯片的布局参数的第二芯片库62、以及包括封装基板的布局参数的封装基板库63。
随着存储装置240中存储的各个模块10到50以及各个库61到63，例如，被加载到主存储器300中并且被中央处理单元200处理，最终布局FL，即用于设计半导体封装的系统（例如，图1中的1）的最终产物，可以被选择。
以下，参考图15，将更加详细地描述这样的操作。
参考图15，在S96，存储装置240中存储的第一芯片库61、第二芯片库62、和封装基板库63被首先加载到主存储器300中以便被中央处理单元200处理。然后，在S100，中央处理单元200通过利用包括在第一芯片库61中的第一芯片的布局参数、包括在第二芯片库62中的第二芯片的布局参数、和包括在封装基板库63中的封装基板的布局参数的输入执行虚拟堆叠模块10中实施的程序，在封装基板上生成多个虚拟布局L1到Ln，其中第一芯片和第二芯片堆叠到所述多个虚拟布局L1到Ln中。在S104，如上生成的多个虚拟布局L1到Ln从主存储器300传递到存储装置240以便存储在存储装置240中。
接下来，在S106，所生成的多个虚拟布局L1到Ln和芯片建模模块20被加载到主存储器300中以便被中央处理单元200处理。然后，在S110，中央处理单元200通过利用虚拟布局L1到Ln的输入执行芯片建模模块20中实施的程序，来执行对包括在所生成的各个虚拟布局L1到Ln中的第一和第二芯片的操作参数CM1到CMn的建模。在S114，包括在所生成的虚拟布局L1到Ln中的第一和第二芯片的操作参数CM1到CMn从主存储器300传递到存储装置240以便存储在存储装置240中。
接下来，在S116，所生成的多个虚拟布局L1到Ln和封装建模模块30被加载到主存储器300中以便被中央处理单元200处理。然后，在S120，中央处理单元200通过利用虚拟布局L1到Ln的输入执行封装建模模块30中实施的程序，来执行对包括在所生成的各个虚拟布局L1到Ln中的封装基板的操作参数PM1到PMn的建模。在S124，包括在所生成的虚拟布局L1到Ln中的封装基板的操作参数PM1到PMn从主存储器300传递到存储装置240以便存储在存储装置240中。
接下来，在S126，包括在各个虚拟布局L1到Ln中的第一和第二芯片的操作参数CM1到CMn、包括在各个虚拟布局L1到Ln中的封装基板的操作参数PM1到PMn、以及特性分析模块40被加载到主存储器300中以便被中央处理单元200处理。然后，在S130中，中央处理单元200通过利用第一和第二芯片的操作参数CM1到CMn以及封装基板的操作参数PM1到PMn的输入执行特性分析模块40中实施的程序，来分析所生成的多个虚拟布局L1到Ln的操作特性。在S134，作为分析结果所生成的各个虚拟布局L1到Ln的操作特性OC1到OCn从主存储器300传递到存储装置240以便存储在存储装置240中。
接下来，在S136，所生成的多个虚拟布局L1到Ln、各个虚拟布局L1到Ln的操作特性OC1到OCn、和审查模块50被加载到主存储器300中以便被中央处理单元200处理。然后，在S140，中央处理单元200通过利用所生成的多个虚拟布局L1到Ln和各个虚拟布局L1到Ln的操作特性OC1到OCn的输入执行审查模块50中实施的程序，在虚拟布局L1到Ln中选择具有最佳操作特性的虚拟布局作为最终布局FL。在S144，作为选择结果所生成的最终布局FL从主存储器300传递到存储装置240以便存储在存储装置240中。
如上所述在存储装置240中存储的最终布局FL可以被用来使用包括在第一芯片库61中的第一芯片、包括在第二芯片库62中的第二芯片、和包括在封装基板库63中的封装基板制造半导体封装。
图16是示出根据本发明构思的另一个实施例的用于设计半导体封装的系统的框图。在这个实施例中，系统400包括虚拟堆叠模块10和布局选择模块410。虚拟堆叠模块10再一次被配置为生成多个布局L1到Ln。
布局选择模块410被配置为响应于特性420选择布局L1到Ln中的布局作为最终布局FL。可以响应于各种特性做出选择。例如，可以响应于设计要求、设计余量、操作特性、封装成本、部件和材料可用性、客户要求等来选择布局。例如，具有芯片集的第一期望的半导体封装可以具有包括更高性能设计的第一特性。具有相同芯片集的第二期望的半导体封装可以具有包括，例如，更低的成本目标、更低的性能目标、或其它不同特性的第二特性。
布局选择模块410可以被配置为响应于第一特性选择第一布局，并且响应于第二特性选择潜在不同的第二布局。虽然布局选择模块410已经被描述为选择两个布局，但是布局选择模块410可以被配置为响应于所选择的特性420选择仅仅一个布局。然而，布局选择模块410仍然能够响应于其它特性选择第二布局。也就是说，在一个操作中，布局选择模块410可以响应于第一特性420选择第一布局，并且在第二个不同的操作中，响应于第二特性420选择第二布局。在其它实施例中，布局选择模块410可以被配置为响应于特性420的多个集合选择多个布局。
可以类似于上述的系统1那样来使用系统400。例如，系统400可以用来生成如上所述在装置100中被使用的最终布局FL等等。
一个实施例包括用于使用计算系统设计半导体封装的系统，包括：虚拟堆叠模块，被配置为接收多个芯片的布局参数、和封装基板的布局参数，并且响应于芯片和封装基板的布局参数在封装基板上生成多个虚拟布局，其中芯片堆叠到所述多个虚拟布局中；和布局选择模块，被配置为响应于特性集合选择虚拟布局之一。
在一个实施例中，布局选择模块包括建模模块，其被配置为响应于虚拟布局对芯片和封装基板的操作参数建模。
在一个实施例中，布局选择模块包括特性分析模块，其被配置为响应于所建模的操作参数分析虚拟布局的操作特性。
一个实施例可以包括用于设计半导体封装的系统，该系统能够使用计算系统以较低成本设计3D半导体封装。
另一个实施例可以包括用于设计半导体封装的方法，该方法能够使用计算系统以较低成本设计3D半导体封装。
另一个实施例可以包括采用用于设计半导体封装的系统的计算系统。
另一个实施例可以包括使用用于设计半导体封装的方法所设计的半导体封装。
另一个实施例可以包括用于制造半导体封装的装置，其包括用于设计半导体封装的系统。
另一个实施例可以包括用于使用计算系统设计半导体封装的系统，包括：虚拟堆叠模块，其接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数，并且基于此在封装基板上生成虚拟布局，其中第一和第二芯片堆叠到所述虚拟布局中；建模模块，其基于所生成的虚拟布局对第一和第二芯片以及封装基板的操作参数建模；和特性分析模块，其基于所建模的操作参数分析所生成的虚拟布局的操作特性。
另一个实施例可以包括用于使用计算系统设计半导体封装的方法，包括：接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数，并且基于此在封装基板上生成虚拟布局，其中第一和第二芯片堆叠到所述虚拟布局中；基于所生成的虚拟布局对第一和第二芯片以及封装基板的操作参数建模；以及基于所建模的操作参数分析所生成的虚拟布局的操作特性。
另一个实施例可以包括计算系统，包括：中央处理单元；存储装置，其在其中存储用于通过中央处理单元的操作设计半导体封装的布局的程序，所述半导体封装包括第一芯片、不同于第一芯片的第二芯片、和封装基板，其中所述程序包括：虚拟堆叠模块，其接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数，并且基于此在封装基板上生成虚拟布局，其中第一和第二芯片堆叠到所述虚拟布局中；建模模块，其基于所生成的虚拟布局对第一和第二芯片以及封装基板的操作参数建模；特性分析模块，其基于所建模的操作参数分析所生成的虚拟布局的操作特性；和审查模块，其基于分析结果选择所生成的多个虚拟布局中的任何一个。
另一个实施例可以包括半导体封装，包括：封装基板；第一芯片，其根据布局安装在封装基板上；和第二芯片，其根据布局安装在封装基板上并且不同于第一芯片，其中所述布局通过以下步骤确定：接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数，并且基于此在封装基板上生成多个虚拟布局，其中第一和第二芯片堆叠到所述多个虚拟布局中；基于所生成的各个虚拟布局对第一和第二芯片以及封装基板的多个操作参数建模；基于所建模的各个操作参数分析所生成的各个虚拟布局的操作特性；以及基于分析结果选择所生成的多个虚拟布局中的任何一个。
另一个实施例可以包括用于制造半导体封装的装置，包括：半导体封装制造系统，其接收第一芯片、不同于第一芯片的第二芯片、以及封装基板，并且根据布局将第一和第二芯片安装在封装基板上；和半导体封装设计系统，其向半导体封装制造系统提供布局，其中所述布局通过以下步骤确定：接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数，并且基于此在封装基板上生成多个虚拟布局，其中第一和第二芯片堆叠到所述多个虚拟布局中；基于所生成的各个虚拟布局对第一和第二芯片以及封装基板的多个操作参数建模；基于所建模的各个操作参数分析所生成的各个虚拟布局的操作特性；以及基于分析结果选择所生成的多个虚拟布局中的任何一个。
虽然为了例示的目的已经描述了本公开的实施例，本领域技术人员将理解，各种修改、添加、和替换是可能的，并且不会脱离如所附权利要求中所公开的本发明的范围和精神。

Claims (30)

1.一种用于使用计算系统设计半导体封装的系统，包括：
虚拟堆叠模块，被配置为接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数，并且响应于第一芯片、第二芯片、和封装基板的布局参数生成多个虚拟布局；
建模模块，被配置为响应于所述虚拟布局对第一和第二芯片以及封装基板的操作参数建模；和
特性分析模块，被配置为响应于所建模的操作参数分析所述虚拟布局的操作特性，
其中，第一和第二芯片被配置为基于所述多个虚拟布局堆叠在所述封装基板上。
2.如权利要求1所述的用于设计半导体封装的系统，其中：
第一芯片包括存储器芯片，而
第二芯片包括处理器芯片。
3.如权利要求2所述的用于设计半导体封装的系统，其中：
所述存储器芯片包括DRAM芯片，而
所述处理器芯片包括AP（应用处理器）芯片。
4.如权利要求1所述的用于设计半导体封装的系统，其中，第一和第二芯片的布局参数以及封装基板的布局参数以库的形式来提供。
5.如权利要求4所述的用于设计半导体封装的系统，其中：
第一和第二芯片的布局参数包括第一和第二芯片的尺寸、焊垫排列类型、焊垫数目、和焊垫之间的间距，并且
封装基板的布局参数包括封装基板的尺寸、封装球的排列类型、封装球的数目、和封装球之间的间距。
6.如权利要求1所述的用于设计半导体封装的系统，其中，第一芯片的各个焊垫、第二芯片的各个芯片球、封装基板的各个封装球、以及将第一和第二芯片连接到封装基板的各个连接球之间的连接关系由虚拟布局定义。
7.如权利要求1所述的用于设计半导体封装的系统，其中，在所述虚拟布局中的至少一个中，第二芯片排列在封装基板上，而第一芯片排列在第二芯片上。
8.如权利要求1所述的用于设计半导体封装的系统，其中，所述建模模块包括：
芯片建模模块，被配置为响应于虚拟布局对第一和第二芯片的操作参数建模；和
封装建模模块，其与芯片建模模块分开，并且被配置为响应于虚拟布局对封装基板的操作参数建模。
9.如权利要求1所述的用于设计半导体封装的系统，其中，所述封装基板的操作参数包括用于封装基板的S-参数模型。
10.如权利要求1所述的用于设计半导体封装的系统，其中，所述操作参数包括信号参数和电源参数。
11.如权利要求10所述的用于设计半导体封装的系统，其中，所述封装基板的信号参数在基于虚拟布局的封装基板的信号路径的长度的基础上被建模。
12.如权利要求1所述的用于设计半导体封装的系统，其中，所述虚拟布局的操作特性包括所生成的虚拟布局的信号完整性、电源完整性、和温度完整性。
13.如权利要求1所述的用于设计半导体封装的系统，还包括审查模块，其被配置为响应于所述操作特性选择所述虚拟布局中的任何一个。
14.如权利要求1所述的用于设计半导体封装的系统，其中，所述第一芯片包括两个芯片。
15.如权利要求1所述的用于设计半导体封装的系统，其中，所述虚拟堆叠模块被配置为接收另一个基板的布局参数并且响应于另一个基板的布局参数生成虚拟布局。
16.一种用于使用计算系统设计半导体封装的方法，包括：
接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数；
响应于第一芯片、第二芯片、和封装基板的布局参数生成虚拟布局；
响应于所述虚拟布局对第一和第二芯片以及封装基板的操作参数建模；以及
响应于所建模的操作参数分析所述虚拟布局的操作特性，
其中，第一和第二芯片被配置为基于所述虚拟布局堆叠在封装基板上。
17.如权利要求16所述的用于设计半导体封装的方法，其中：
第一芯片包括存储器芯片，而
第二芯片包括处理器芯片。
18.如权利要求16所述的用于设计半导体封装的方法，其中，第一和第二芯片的各个焊垫、封装基板的各个封装球、以及将第一和第二芯片连接到封装基板的各个连接球之间的连接关系由虚拟布局定义。
19.如权利要求16所述的用于设计半导体封装的方法，其中，所述虚拟布局的操作特性包括所生成的虚拟布局的信号完整性、电源完整性、和温度完整性。
20.如权利要求16所述的用于设计半导体封装的方法，还包括响应于所分析的操作特性选择所述虚拟布局中的任何一个。
21.一种计算系统，包括：
存储装置，在其中存储用于设计半导体封装的布局的程序，所述半导体封装包括第一芯片、不同于第一芯片的第二芯片、和封装基板；和
处理器，其耦合至所述存储装置并且被配置为响应于所述程序操作；
其中，所述程序包括：
虚拟堆叠模块，被配置为接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数，并且响应于第一芯片、第二芯片、和封装基板的布局参数生成虚拟布局；
建模模块，被配置为响应于所述虚拟布局对第一和第二芯片以及封装基板的操作参数建模；
特性分析模块，被配置为响应于所建模的操作参数分析所述虚拟布局的操作特性；和
审查模块，被配置为响应于所分析的操作特性选择所生成的多个虚拟布局中的任何一个，
其中，第一和第二芯片被配置为基于所述虚拟布局堆叠在封装基板上。
22.如权利要求21所述的计算系统，其中
虚拟堆叠模块被配置为接收第一芯片库中的第一芯片的布局参数，
虚拟堆叠模块被配置为接收第二芯片库中的第二芯片的布局参数，
虚拟堆叠模块被配置为接收封装基板库中的封装基板的布局参数，并且
第一和第二芯片库以及封装基板库被存储在所述存储装置中。
23.如权利要求21所述的计算系统，还包括主存储器，其被配置为加载虚拟堆叠模块、建模模块、特性分析模块、和审查模块，从而中央处理单元能够执行包括在虚拟堆叠模块、建模模块、特性分析模块、和审查模块中的程序。
24.一种半导体封装，包括：
封装基板；
第一芯片，其根据布局安装在封装基板上；和
第二芯片，其根据布局安装在封装基板上并且不同于第一芯片，
其中，所述布局通过以下步骤确定：
接收第一芯片的布局参数、不同于第一芯片的第二芯片的布局参数、以及封装基板的布局参数，并且响应于第一芯片、第二芯片、和封装基板的布局参数生成多个虚拟布局；
响应于各个虚拟布局对第一和第二芯片以及封装基板的多个操作参数建模；
响应于所建模的各个操作参数分析各个虚拟布局的操作特性；以及
响应于所分析的操作特性选择所述虚拟布局中的任何一个，其中，第一和第二芯片被配置为基于所述多个虚拟布局堆叠在封装基板上。
25.如权利要求24所述的半导体封装，其中：
第一芯片包括存储器芯片，而
第二芯片包括处理器芯片。
26.如权利要求25所述的半导体封装，其中：
所述存储器芯片包括DRAM芯片，而
所述处理器芯片包括AP（应用处理器）芯片。
27.如权利要求24所述的半导体封装，还包括将第一芯片和第二芯片中的至少一个电连接至封装基板的连接球，
其中，所述连接球根据所述布局排列。
28.如权利要求24所述的半导体封装，还包括将第一芯片和第二芯片中的至少一个电连接至封装基板的TSV（硅通孔），
其中，所述TSV根据所述布局排列。
29.如权利要求24所述的半导体封装，其中，所述半导体封装包括SIP（系统级封装）。
30.如权利要求29所述的半导体封装，其中，所述SIP以PoP（堆叠封装）、MCP（多芯片封装）、SSMCP（并排多芯片封装）、和PiP（封装内封装）中的至少一种形式实施。
CN201310574528.5A 2012-11-15 2013-11-15 半导体封装的设计系统与方法、制造装置、和半导体封装 Active CN103823917B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120129602A KR102004852B1 (ko) 2012-11-15 2012-11-15 컴퓨팅 시스템을 이용한 반도체 패키지 디자인 시스템 및 방법, 상기 시스템을 포함하는 반도체 패키지 제조 장치, 상기 방법으로 디자인된 반도체 패키지
KR10-2012-0129602 2012-11-15

Publications (2)

Publication Number Publication Date
CN103823917A true CN103823917A (zh) 2014-05-28
CN103823917B CN103823917B (zh) 2018-08-07

Family

ID=50555970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310574528.5A Active CN103823917B (zh) 2012-11-15 2013-11-15 半导体封装的设计系统与方法、制造装置、和半导体封装

Country Status (5)

Country Link
US (1) US9465900B2 (zh)
KR (1) KR102004852B1 (zh)
CN (1) CN103823917B (zh)
DE (1) DE102013112214A1 (zh)
TW (1) TWI606355B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632964A (zh) * 2016-03-23 2016-06-01 福州瑞芯微电子股份有限公司 芯片自动封装分析决策平台及分析决策方法
CN105740589A (zh) * 2016-03-23 2016-07-06 福州瑞芯微电子股份有限公司 芯片散热和封装的自动判决装置和方法
CN105975646A (zh) * 2015-03-13 2016-09-28 三星电子株式会社 分析半导体装置的性能的系统、方法和计算机程序产品
CN109145354A (zh) * 2017-06-18 2019-01-04 科文托尔公司 关键参数识别、工艺模型校准和可变性分析的系统和方法
CN115600539A (zh) * 2022-11-10 2023-01-13 上海威固信息技术股份有限公司（Cn） 一种芯片封装模块化设计方法及系统
CN117592424A (zh) * 2024-01-19 2024-02-23 联和存储科技(江苏)有限公司 存储芯片的布局设计方法、装置、设备及存储介质

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102571497B1 (ko) 2016-05-10 2023-08-29 삼성전자주식회사 멀티 스택 칩 패키지를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US9793246B1 (en) * 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
WO2018057454A1 (en) * 2016-09-20 2018-03-29 Octavo Systems Llc Method for routing bond wires in system in a package (sip) devices
US10691190B2 (en) 2017-06-26 2020-06-23 Seagate Technology Llc Power delivery network analysis of memory unit I/O power domain
US11068636B2 (en) 2019-04-05 2021-07-20 Samsung Electronics Co., Ltd. Method for semiconductor package and semiconductor package design system
CN114547854B (zh) * 2022-01-13 2023-03-31 芯和半导体科技（上海）股份有限公司 一种芯片封装电磁建模系统、方法和装置
CN115831812B (zh) * 2022-11-10 2024-01-26 上海威固信息技术股份有限公司 一种用于芯片模块设计的模块识别封装方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003377A (ja) * 1998-06-16 2000-01-07 Matsushita Electric Ind Co Ltd 素子配置の最適化方法
WO2003065147A2 (en) * 2002-01-25 2003-08-07 Logicvision (Canada), Inc. Method and program product for creating and maintaining self-contained design environment
CN1831831A (zh) * 2005-03-11 2006-09-13 台湾积体电路制造股份有限公司 再使用现有光罩设计的晶片封装设计方法
EP1769409A2 (en) * 2004-06-24 2007-04-04 FTL Systems Inc. Hardware/software design tool and language specification mechanism enabling efficient technology retargeting and optimization
CN102652316A (zh) * 2009-12-11 2012-08-29 新思科技有限公司 知晓光学邻近校正的集成电路设计优化

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996024904A1 (en) 1995-02-07 1996-08-15 Silicon Valley Research, Inc. Integrated circuit layout
JP2002157296A (ja) 2000-11-20 2002-05-31 Matsushita Electric Ind Co Ltd 集積回路の配線負荷モデル決定方法
US8181125B2 (en) 2002-08-05 2012-05-15 Hewlett-Packard Development Company, L.P. System and method for providing compliant mapping between chip bond locations and package bond locations for an integrated circuit
JP4409363B2 (ja) 2004-05-31 2010-02-03 財団法人福岡県産業・科学技術振興財団 半導体装置の設計システム及びコスト評価方法
US7117467B2 (en) 2004-08-16 2006-10-03 Lsi Logic Corporation Methods for optimizing package and silicon co-design of integrated circuit
WO2006048921A1 (ja) 2004-11-01 2006-05-11 Mitsubishi Denki Kabushiki Kaisha 半導体装置の設計支援装置
JP4768251B2 (ja) 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US7475382B2 (en) 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7257784B2 (en) 2005-03-24 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrally checking chip and package substrate layouts for errors
US7464348B1 (en) 2005-09-30 2008-12-09 Cadence Design Systems, Inc. Method and system for mapping source elements to destination elements as interconnect routing assignments
JP4398989B2 (ja) 2007-03-26 2010-01-13 株式会社東芝 三次元集積回路設計方法及び三次元集積回路設計装置
JP2008305243A (ja) 2007-06-08 2008-12-18 Shinko Electric Ind Co Ltd 自動配置位置決定方法
JP2009140397A (ja) 2007-12-10 2009-06-25 Shinko Electric Ind Co Ltd 自動配線設計方法およびそのコンピュータプログラム
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
JP2010009179A (ja) * 2008-06-25 2010-01-14 Elpida Memory Inc 半導体装置もしくはプリント配線基板の設計方法および設計支援システム
US8006212B2 (en) 2008-07-30 2011-08-23 Synopsys, Inc. Method and system for facilitating floorplanning for 3D IC
JP2010066871A (ja) * 2008-09-09 2010-03-25 Nec Electronics Corp 半導体集積回路のレイアウト設計方法及びレイアウト設計装置
US9025136B2 (en) * 2008-09-23 2015-05-05 Applied Materials, Inc. System and method for manufacturing three dimensional integrated circuits
JP2010146406A (ja) 2008-12-19 2010-07-01 Shinko Electric Ind Co Ltd 自動設計方法およびコンピュータプログラム
US8146032B2 (en) 2009-01-30 2012-03-27 Synopsys, Inc. Method and apparatus for performing RLC modeling and extraction for three-dimensional integrated circuit (3D-IC) designs
US20110185323A1 (en) 2009-08-21 2011-07-28 William Matthew Hogan Stacked Integracted Circuit Verification
JP4979097B2 (ja) * 2010-12-06 2012-07-18 ルネサスエレクトロニクス株式会社 マルチチップモジュール
KR101317430B1 (ko) 2011-05-20 2013-10-10 이상록 진달래꽃, 사과꽃 및 함박꽃 추출물을 함유하는 보습 및 진정 화장용 조성물
US8701073B1 (en) * 2012-09-28 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for across-chip thermal and power management in stacked IC designs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003377A (ja) * 1998-06-16 2000-01-07 Matsushita Electric Ind Co Ltd 素子配置の最適化方法
WO2003065147A2 (en) * 2002-01-25 2003-08-07 Logicvision (Canada), Inc. Method and program product for creating and maintaining self-contained design environment
EP1769409A2 (en) * 2004-06-24 2007-04-04 FTL Systems Inc. Hardware/software design tool and language specification mechanism enabling efficient technology retargeting and optimization
CN1831831A (zh) * 2005-03-11 2006-09-13 台湾积体电路制造股份有限公司 再使用现有光罩设计的晶片封装设计方法
CN102652316A (zh) * 2009-12-11 2012-08-29 新思科技有限公司 知晓光学邻近校正的集成电路设计优化

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105975646A (zh) * 2015-03-13 2016-09-28 三星电子株式会社 分析半导体装置的性能的系统、方法和计算机程序产品
CN105632964A (zh) * 2016-03-23 2016-06-01 福州瑞芯微电子股份有限公司 芯片自动封装分析决策平台及分析决策方法
CN105740589A (zh) * 2016-03-23 2016-07-06 福州瑞芯微电子股份有限公司 芯片散热和封装的自动判决装置和方法
CN105632964B (zh) * 2016-03-23 2018-01-26 福州瑞芯微电子股份有限公司 芯片自动封装分析决策平台及分析决策方法
CN105740589B (zh) * 2016-03-23 2018-09-28 福州瑞芯微电子股份有限公司 芯片散热和封装的自动判决装置和方法
CN109145354A (zh) * 2017-06-18 2019-01-04 科文托尔公司 关键参数识别、工艺模型校准和可变性分析的系统和方法
CN115600539A (zh) * 2022-11-10 2023-01-13 上海威固信息技术股份有限公司（Cn） 一种芯片封装模块化设计方法及系统
CN115600539B (zh) * 2022-11-10 2024-01-26 上海威固信息技术股份有限公司 一种芯片封装模块化设计方法及系统
CN117592424A (zh) * 2024-01-19 2024-02-23 联和存储科技(江苏)有限公司 存储芯片的布局设计方法、装置、设备及存储介质
CN117592424B (zh) * 2024-01-19 2024-03-22 联和存储科技(江苏)有限公司 存储芯片的布局设计方法、装置、设备及存储介质

Also Published As

Publication number Publication date
KR102004852B1 (ko) 2019-07-29
TWI606355B (zh) 2017-11-21
DE102013112214A1 (de) 2014-05-15
KR20140062792A (ko) 2014-05-26
US20140131867A1 (en) 2014-05-15
TW201423461A (zh) 2014-06-16
US9465900B2 (en) 2016-10-11
CN103823917B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
CN103823917A (zh) 半导体封装的设计系统与方法、制造装置、和半导体封装
US10127344B2 (en) Automation for monolithic 3D devices
CN102210022B (zh) 包括多个封装的半导体芯片的固态驱动器或者其它存储装置
US8516409B2 (en) Implementing vertical die stacking to distribute logical function over multiple dies in through-silicon-via stacked semiconductor device
US8522186B2 (en) Method and apparatus of an integrated circuit
US11106853B1 (en) Automation for monolithic 3D devices
US8332803B1 (en) Method and apparatus for integrated circuit package thermo-mechanical reliability analysis
US11205034B2 (en) Automation for monolithic 3D devices
US20190034575A1 (en) Design automation for monolithic 3d devices
US11270055B1 (en) Automation for monolithic 3D devices
US11341309B1 (en) Automation for monolithic 3D devices
US11487928B2 (en) Automation for monolithic 3D devices
JP7236447B2 (ja) マルチチップ集積回路デバイスにおけるルーティングリソースの選択方法
US11574109B1 (en) Automation methods for 3D integrated circuits and devices
US11514221B2 (en) Automation for monolithic 3D devices
TWI705535B (zh) 包括堆疊晶粒之積體電路總成
US11615228B1 (en) Automation methods for 3D integrated circuits and devices
KR20160030702A (ko) 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치
US8338230B2 (en) System and method for multi-chip module die extraction and replacement
US11869874B2 (en) Stacked die circuit routing system and method
US9093445B2 (en) Packaging identical chips in a stacked structure
US11720736B2 (en) Automation methods for 3D integrated circuits and devices
US20230325572A1 (en) Design automation methods for 3d integrated circuits and devices
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same
CN117810200A (zh) 管芯到管芯电力输送

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant