CN117592424B - 存储芯片的布局设计方法、装置、设备及存储介质 - Google Patents

存储芯片的布局设计方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN117592424B
CN117592424B CN202410081760.3A CN202410081760A CN117592424B CN 117592424 B CN117592424 B CN 117592424B CN 202410081760 A CN202410081760 A CN 202410081760A CN 117592424 B CN117592424 B CN 117592424B
Authority
CN
China
Prior art keywords
chip
layout
stacked
convolution
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410081760.3A
Other languages
English (en)
Other versions
CN117592424A (zh
Inventor
高伟
张政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianhe Storage Technology Jiangsu Co ltd
Original Assignee
Lianhe Storage Technology Jiangsu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianhe Storage Technology Jiangsu Co ltd filed Critical Lianhe Storage Technology Jiangsu Co ltd
Priority to CN202410081760.3A priority Critical patent/CN117592424B/zh
Publication of CN117592424A publication Critical patent/CN117592424A/zh
Application granted granted Critical
Publication of CN117592424B publication Critical patent/CN117592424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/50—Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/136—Segmentation; Edge detection involving thresholding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/40—Extraction of image or video features
    • G06V10/42—Global feature extraction by analysis of the whole pattern, e.g. using frequency domain transformations or autocorrelation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/40—Extraction of image or video features
    • G06V10/44—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • G06V10/443—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components by matching or filtering
    • G06V10/449—Biologically inspired filters, e.g. difference of Gaussians [DoG] or Gabor filters
    • G06V10/451—Biologically inspired filters, e.g. difference of Gaussians [DoG] or Gabor filters with interaction between the filter responses, e.g. cortical complex cells
    • G06V10/454—Integrating the filters into a hierarchical structure, e.g. convolutional neural networks [CNN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/77—Processing image or video features in feature spaces; using data integration or data reduction, e.g. principal component analysis [PCA] or independent component analysis [ICA] or self-organising maps [SOM]; Blind source separation
    • G06V10/80—Fusion, i.e. combining data from various sources at the sensor level, preprocessing level, feature extraction level or classification level
    • G06V10/806—Fusion, i.e. combining data from various sources at the sensor level, preprocessing level, feature extraction level or classification level of extracted features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20221—Image fusion; Image merging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • General Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Image Analysis (AREA)

Abstract

本申请涉及芯片布局设计技术领域，公开了一种存储芯片的布局设计方法、装置、设备及存储介质。方法包括：对堆叠存储芯片进行多角度图像采集和图像融合，得到目标堆叠芯片图像；通过第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据；通过第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据；进行封装布局特征分析，得到多个第一封装布局特征并进行封装布局特征分析，得到多个第二封装布局特征；基于多个第一封装布局特征以及多个第二封装布局特征进行堆叠芯片封装布局参数优化，生成目标堆叠芯片封装布局方案，本申请提高了存储芯片的布局设计的准确率。

Description

存储芯片的布局设计方法、装置、设备及存储介质
技术领域
本申请涉及芯片布局设计技术领域，尤其涉及一种存储芯片的布局设计方法、装置、设备及存储介质。
背景技术
近年来，堆叠存储芯片在信息技术领域扮演着日益重要的角色，尤其是在数据中心、人工智能和物联网等领域的高性能计算和大规模数据处理中。随着存储芯片的规模和复杂性不断增加，设计一个有效的封装布局成为一项挑战。
然而，当前堆叠存储芯片布局设计方法仍面临一些挑战。其中之一是在图像处理阶段存在噪音和干扰，影响到最终得到的堆叠芯片图像质量。此外，在封装检测和布局参数优化阶段，算法模型对于封装间隙、位置和特征的准确性和鲁棒性也是需要持续优化和改进的关键问题。这些问题限制了自动化布局设计方法在实际应用中的鲁棒性和可靠性，需要进一步的研究和改进来提高其实用性。
发明内容
本申请提供了一种存储芯片的布局设计方法、装置、设备及存储介质，进而提高了存储芯片的布局设计的准确率。
第一方面，本申请提供了一种存储芯片的布局设计方法，所述存储芯片的布局设计方法包括：
对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像，并对所述多个初始堆叠芯片图像进行感兴趣区域分割和图像融合，得到目标堆叠芯片图像；
将所述目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据；
将所述目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据；
对所述第一堆叠芯片封装检测数据进行封装布局特征分析，得到多个第一封装布局特征，并对所述第二堆叠芯片封装检测数据进行封装布局特征分析，得到多个第二封装布局特征；
基于所述多个第一封装布局特征以及所述多个第二封装布局特征，对所述堆叠存储芯片进行堆叠芯片封装布局参数优化，生成目标堆叠芯片封装布局方案。
第二方面，本申请提供了一种存储芯片的布局设计装置，所述存储芯片的布局设计装置包括：
采集模块，用于对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像，并对所述多个初始堆叠芯片图像进行感兴趣区域分割和图像融合，得到目标堆叠芯片图像；
第一检测模块，用于将所述目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据；
第二检测模块，用于将所述目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据；
分析模块，用于对所述第一堆叠芯片封装检测数据进行封装布局特征分析，得到多个第一封装布局特征，并对所述第二堆叠芯片封装检测数据进行封装布局特征分析，得到多个第二封装布局特征；
优化模块，用于基于所述多个第一封装布局特征以及所述多个第二封装布局特征，对所述堆叠存储芯片进行堆叠芯片封装布局参数优化，生成目标堆叠芯片封装布局方案。
本申请第三方面提供了一种存储芯片的布局设计设备，包括：存储器和至少一个处理器，所述存储器中存储有指令；所述至少一个处理器调用所述存储器中的所述指令，以使得所述存储芯片的布局设计设备执行上述的存储芯片的布局设计方法。
本申请的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述的存储芯片的布局设计方法。
本申请提供的技术方案中，通过多角度图像采集和处理，该方法能够获取多个初始堆叠芯片图像，并进行感兴趣区域分割和图像融合，提供更全面、准确的目标堆叠芯片图像。这有助于获得更准确的堆叠布局信息。使用预置的深度学习模型进行多层次芯片封装位置检测和间隙检测。这种模型能够高效处理图像数据，提取复杂的特征，实现对堆叠芯片布局的自动化分析，从而提高了设计的精确度和速度。通过多层卷积和特征提取，该方法能够获取多个尺度的芯片卷积特征图，提高了对堆叠芯片的细节和层级信息的把握能力，有助于更全面地分析堆叠布局。采用特征融合和优化的策略，将多个布局特征结合进行参数优化和评估。这有助于综合考虑多个特征维度，从而更精准地生成最优的堆叠芯片封装布局方案。结合图像处理和深度学习模型，该方法实现了对存储芯片封装布局的自动化设计。这种自动化设计提高了设计效率，减少了人工干预，并且在大规模存储芯片设计中具有较大潜力和可扩展性，进而提高了存储芯片的布局设计的准确率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以基于这些附图获得其他的附图。
图1为本申请实施例中存储芯片的布局设计方法的一个实施例示意图；
图2为本申请实施例中存储芯片的布局设计装置的一个实施例示意图。
具体实施方式
本申请实施例提供了一种存储芯片的布局设计方法、装置、设备及存储介质。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”或“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为便于理解，下面对本申请实施例的具体流程进行描述，请参阅图1，本申请实施例中存储芯片的布局设计方法的一个实施例包括：
步骤S101、对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像，并对多个初始堆叠芯片图像进行感兴趣区域分割和图像融合，得到目标堆叠芯片图像；
可以理解的是，本申请的执行主体可以为存储芯片的布局设计装置，还可以是终端或者服务器，具体此处不做限定。本申请实施例以服务器为执行主体为例进行说明。
具体的，通过预置的图像采集终端，对预置的堆叠存储芯片进行多角度图像采集，通过不同角度拍摄多个初始堆叠芯片图像。对多个初始堆叠芯片图像进行图像去噪和对比度增强，减少图像中的噪音，增强图像的质量，以便后续的分析更加精确。获取堆叠存储芯片的芯片堆叠层级参数。这些参数包括芯片的层级结构信息，有助于后续的区域分割和图像融合。根据这些参数设定堆叠存储芯片的多层级芯片堆叠区域尺寸，确保适应不同层级的芯片。获取堆叠存储芯片的区域灰度阈值。这一阈值用于定义感兴趣区域，即芯片堆叠的关键部分。根据区域灰度阈值以及多层级芯片堆叠区域尺寸，对多个标准堆叠芯片图像进行图像感兴趣区域分割，将原始图像中的关键区域提取出来。对多个第一感兴趣区域图像进行形态学优化，进一步改善感兴趣区域的质量和准确性，确保其适用于后续的处理步骤。根据芯片堆叠层级参数，对多个第二感兴趣区域图像进行图像融合。将不同层级的感兴趣区域图像融合在一起，得到最终的目标堆叠芯片图像。
步骤S102、将目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据；
具体的，将目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型，其中，第一堆叠芯片布局分析模型包括：分组卷积层、线性运算层以及恒等映射层。将目标堆叠芯片图像输入分组卷积层，该层包含一个三层卷积网络和三个两层卷积网络。三层卷积网络对目标堆叠芯片图像进行全局卷积特征提取，以获得全局芯片卷积特征图，捕获整体的芯片结构和布局信息。三个两层卷积网络对全局芯片卷积特征图进行进一步处理，通过多层芯片卷积特征运算，分别得到底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图，这些特征图反映了不同层级的芯片细节和空间关系。将这些卷积特征图送入线性运算层进行线性变换，生成底层芯片线性变换图、中层芯片线性变换图以及顶层芯片线性变换图，通过线性变换调整和优化卷积特征图，以更好地表示芯片各层之间的关系和特性。恒等映射层被用于融合卷积特征图和线性变换图，分别得到底层、中层和顶层芯片的特征信息。这个融合过程不仅保留了原始卷积特征图的信息，还融合了线性变换后的特征，从而更全面地表征每一层芯片的特点。对底层芯片特征信息、中层芯片特征信息以及顶层芯片特征信息进行综合分析，以进行多层芯片封装位置分析，并输出第一堆叠芯片封装检测数据，这些数据包括底层芯片封装位置数据、中层芯片封装位置数据以及顶层芯片封装位置数据。通过精准识别和定位每一层芯片的封装位置，确保芯片堆叠布局的准确性和最优性。
其中，将目标堆叠芯片图像输入分组卷积层，该层包含一个三层卷积网络以及三个两层卷积网络，这些网络共同工作以提取不同层级和维度的芯片特征。三层卷积网络通过执行多通道卷积运算，对目标堆叠芯片图像进行全面分析，这使得模型能够捕获芯片的全局特征并生成全局芯片卷积特征图。全局芯片卷积特征图包含了芯片整体的结构和布局信息，是后续处理的基础。对全局芯片卷积特征图进行层级划分以得到多个子卷积特征图，将复杂的全局特征分解成更易于管理和分析的小块。每个子卷积特征图代表了全局特征图的一部分，且这些子图通过通道分组得到目标通道分组结果。这一通道分组策略决定了如何将不同部分的特征分配给后续的两层卷积网络进行进一步处理。根据目标通道分组结果，将子卷积特征图输入三个独立的两层卷积网络中。每个两层卷积网络对应于一组特定的子特征图，并对这些图进行独立卷积操作。这样的设计确保了对不同层次的芯片特征进行更加专注和细致的分析，每个两层卷积网络通过其卷积操作，生成对应的原始特征图，这些原始特征图是对芯片不同层级特征的初步映射。对每个两层卷积网络生成的原始特征图进行特征图增强操作，通过增强算法提升特征图的质量和信息的丰富度，从而生成更加精确和详细的底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图。这些特征图最终代表了芯片各个层级的详细特征。
步骤S103、将目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据；
具体的，将目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型，这个模型包括三个不同尺度的卷积网络，即第一尺度、第二尺度和第三尺度卷积网络，分别对应于芯片的底层、中层和顶层。第一尺度卷积网络对目标堆叠芯片图像进行底层芯片卷积特征提取，生成第一多尺度卷积特征图。第二尺度卷积网络处理相同的目标图像，专注于中层芯片的卷积特征提取，得到第二多尺度卷积特征图。这一中层特征的提取能够揭示芯片中间层的空间关系和潜在间隙。之后，第三尺度卷积网络负责顶层芯片的卷积特征提取，生成第三多尺度卷积特征图。在这三个多尺度卷积特征图的基础上，模型执行默认框分布检测，通过分析特征图来定位存在的芯片间隙。默认框分布检测通过识别和标记特征图中的特定区域，找出潜在的间隙位置，生成多个芯片封装间隙检测框。这些检测框标示出存在间隙的区域。对芯片封装间隙检测框进行多层芯片封装间隙特征提取。从检测框中提取出具体的间隙特征，这些特征包括间隙的大小、形状、位置以及与周围芯片结构的相对关系。通过这种深入的特征提取，模型能够准确识别并分析芯片各层之间的间隙，这有助于确保芯片堆叠的质量和可靠性。将这些提取出的特征整合，生成第二堆叠芯片封装检测数据。
步骤S104、对第一堆叠芯片封装检测数据进行封装布局特征分析，得到多个第一封装布局特征，并对第二堆叠芯片封装检测数据进行封装布局特征分析，得到多个第二封装布局特征；
具体的，对堆叠存储芯片的多层级封装设计标准进行提取和特征分析，理解不同层级封装设计的细节和标准，并将这些信息转化为一组特征集合。这些特征集合代表了芯片封装的多层级标准，包括封装材料、尺寸、形状和堆叠方式等。对多层级封装标准特征集合进行特征映射，生成封装标准特征向量。将特征数据转化为数学上可处理的向量形式，便于应用在后续的计算分析中。分别对第一和第二堆叠芯片封装检测数据进行向量转换，生成第一封装特征评价向量和第二封装特征评价向量。这些评价向量是对每个堆叠层级封装检测数据的高级表示，它们包含了从原始数据中提取出的关键信息，如封装位置、间隙大小、层间关系等。针对第一封装特征评价向量，通过与封装标准特征向量进行对比和计算，执行封装位置布局特征运算，得到多个第一封装布局特征。这些第一封装布局特征包括关于如何在不同层级上改进封装位置的布局。同样地，针对第二封装特征评价向量，执行类似的运算过程，但重点在于封装间隙布局特征，得到多个第二封装布局特征。这些第二封装布局特征关注于芯片层与层之间的间隙，以确保整个堆叠结构的优化和高效能。
步骤S105、基于多个第一封装布局特征以及多个第二封装布局特征，对堆叠存储芯片进行堆叠芯片封装布局参数优化，生成目标堆叠芯片封装布局方案。
具体的，获取堆叠存储芯片的初始堆叠芯片封装布局方案。这个初始方案提供了一个起始点，包括当前的封装布局参数，如芯片的位置、间隙、对齐方式等。对这些初始方案进行分析，提取出关键的堆叠芯片封装布局参数，这些参数是优化过程的基础，它们反映了现有布局的特点和存在的问题。对这些提取出的堆叠芯片封装布局参数进行参数编码，将它们转换成布局参数编码数据集。将实际的布局参数转化为一种可以被计算机处理的形式，即编码数据。同时，对第一封装布局特征和第二封装布局特征进行布局特征编码，生成布局特征编码数据集。这些编码后的数据集反映了封装布局的多个关键特征，如封装密度、层间距离、热分布等。对这些编码后的布局参数数据集和布局特征数据集进行矩阵转换，生成目标参数优化矩阵。创建一个矩阵，它能够综合考虑所有布局参数和特征，并用于后续的优化分析。获取多个候选堆叠芯片封装布局方案，并对每个方案与目标参数优化矩阵之间的匹配度进行计算。评估各种的布局方案与优化目标之间的相似度或兼容性，以确定哪些方案更接近理想的布局配置。匹配度高的方案意味着它们在参数和特征方面更接近优化目标。之后，根据匹配度对这些候选堆叠芯片封装布局方案进行组合，得到多个布局方案组合结果。通过组合不同方案的优点，寻找到一个更为理想的综合布局方案。每个组合结果都是一种的堆叠布局配置，它们各自具有独特的优势和特点。通过预置的遗传算法对这些布局方案组合结果进行方案最优化分析。遗传算法是一种模仿自然选择和遗传机制的优化算法，它通过迭代过程不断优化和进化方案，直到找到最优解。遗传算法将评估每个布局方案组合的性能，并通过选择、交叉和变异等操作逐步改进布局方案，最终得到对应的目标堆叠芯片封装布局方案。这个目标方案将是在考虑了所有关键封装特征和参数后的最佳布局配置，它不仅满足技术要求，还优化了芯片的性能和可靠性。
本申请实施例中，通过多角度图像采集和处理，该方法能够获取多个初始堆叠芯片图像，并进行感兴趣区域分割和图像融合，提供更全面、准确的目标堆叠芯片图像。这有助于获得更准确的堆叠布局信息。使用预置的深度学习模型进行多层次芯片封装位置检测和间隙检测。这种模型能够高效处理图像数据，提取复杂的特征，实现对堆叠芯片布局的自动化分析，从而提高了设计的精确度和速度。通过多层卷积和特征提取，该方法能够获取多个尺度的芯片卷积特征图，提高了对堆叠芯片的细节和层级信息的把握能力，有助于更全面地分析堆叠布局。采用特征融合和优化的策略，将多个布局特征结合进行参数优化和评估。这有助于综合考虑多个特征维度，从而更精准地生成最优的堆叠芯片封装布局方案。结合图像处理和深度学习模型，该方法实现了对存储芯片封装布局的自动化设计。这种自动化设计提高了设计效率，减少了人工干预，并且在大规模存储芯片设计中具有较大潜力和可扩展性，进而提高了存储芯片的布局设计的准确率。
在一具体实施例中，执行步骤S101的过程可以具体包括如下步骤：
（1）通过预置的图像采集终端，对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像；
（2）对多个初始堆叠芯片图像进行图像去噪和对比度增强，得到多个标准堆叠芯片图像；
（3）获取堆叠存储芯片的芯片堆叠层级参数，并基于芯片堆叠层级参数设定堆叠存储芯片的多层级芯片堆叠区域尺寸；
（4）获取堆叠存储芯片的区域灰度阈值，并根据区域灰度阈值以及多层级芯片堆叠区域尺寸对多个标准堆叠芯片图像进行图像感兴趣区域分割，得到多个第一感兴趣区域图像；
（5）对多个第一感兴趣区域图像进行形态学优化，得到多个第二感兴趣区域图像；
（6）根据芯片堆叠层级参数，对多个第二感兴趣区域图像进行图像融合，得到目标堆叠芯片图像。
具体的，通过预置的图像采集终端对预置的堆叠存储芯片进行多角度图像采集，从不同的视角捕捉堆叠芯片的细节，确保获取到芯片的全方位信息。这些初始堆叠芯片图像包含了芯片的各种视觉信息，但由于环境因素，会包含噪声或对比度不足的问题。对多个初始堆叠芯片图像进行图像去噪和对比度增强。图像去噪旨在消除拍摄过程中产生的噪声，提升图像的清晰度，而对比度增强则是为了使图像的细节更加明显，特别是对于堆叠芯片中的微小元素和层级间的区分。通过这一步骤，得到的多个标准堆叠芯片图像将更适合后续的分析和处理。获取堆叠存储芯片的芯片堆叠层级参数，并基于这些参数设定堆叠存储芯片的多层级芯片堆叠区域尺寸。芯片堆叠层级参数包括每一层芯片的尺寸、位置以及它们之间的相对关系，这些参数有助于理解整个堆叠结构。获取堆叠存储芯片的区域灰度阈值。灰度阈值是图像分割的关键参数，它决定了图像中哪些区域被视为感兴趣区域。根据区域灰度阈值以及多层级芯片堆叠区域尺寸对多个标准堆叠芯片图像进行图像感兴趣区域分割，从标准图像中分离出每层芯片的特定区域，以便于更深入的分析。通过这种分割，得到的多个第一感兴趣区域图像将更加专注于芯片的关键部分，如各层芯片的边缘、连接点等。对这些第一感兴趣区域图像进行形态学优化。形态学优化包括一系列操作，如腐蚀、膨胀、开运算和闭运算等，这些操作旨在改善图像的结构和形状，使得每一层芯片的边界和特征更加明显和准确。优化后得到的多个第二感兴趣区域图像将更加精细地反映了芯片的微观结构和层间关系。根据芯片堆叠层级参数，对第二感兴趣区域图像进行图像融合，得到目标堆叠芯片图像。图像融合的目的是将多个视角和层级的信息合并到一个单一图像中，提供一个全面且详细的视图。这个融合过程涉及到算法精确地结合多个图像，保留关键信息的同时减少冗余，生成的目标堆叠芯片图像将包含关于堆叠芯片的全面和详细信息。
在一具体实施例中，执行步骤S102的过程可以具体包括如下步骤：
（1）将目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型，其中，第一堆叠芯片布局分析模型包括：分组卷积层、线性运算层以及恒等映射层；
（2）将目标堆叠芯片图像输入分组卷积层，分组卷积层包括一个三层卷积网络以及三个两层卷积网络，通过三层卷积网络对目标堆叠芯片图像进行全局卷积特征提取，得到全局芯片卷积特征图，以及通过三个两层卷积网络对全局芯片卷积特征图进行多层芯片卷积特征运算，得到底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图；
（3）通过线性运算层分别对底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图进行线性变换，生成底层芯片线性变换图、中层芯片线性变换图以及顶层芯片线性变换图；
（4）通过恒等映射层，对底层芯片卷积特征图以及底层芯片线性变换图进行特征信息融合，得到底层芯片特征信息，并对中层芯片卷积特征图以及中层芯片线性变换图进行特征信息融合，得到中层芯片特征信息，以及对顶层芯片卷积特征图以及顶层芯片线性变换图进行特征信息融合，得到顶层芯片特征信息；
（5）对底层芯片特征信息、中层芯片特征信息以及顶层芯片特征信息进行多层芯片封装位置分析，输出第一堆叠芯片封装检测数据，其中，第一堆叠芯片封装检测数据包括：底层芯片封装位置数据、中层芯片封装位置数据以及顶层芯片封装位置数据。
具体的，将目标堆叠芯片图像输入到预置的第一堆叠芯片布局分析模型中。包括分组卷积层、线性运算层以及恒等映射层。将目标堆叠芯片图像输入分组卷积层，这一层的核心是一个由一个三层卷积网络和三个两层卷积网络组成的复杂结构。这个结构的设计旨在捕捉和分析来自不同层级的芯片特征。三层卷积网络对整个目标堆叠芯片图像进行全局卷积特征提取，捕捉到芯片整体结构的关键信息，并生成全局芯片卷积特征图。这个特征图包含了芯片的整体布局和结构信息。三个两层卷积网络对这个全局芯片卷积特征图进行进一步处理，它们分别专注于不同层级的芯片特征。通过这些两层卷积网络的操作，分别得到底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图。这些特征图提供了关于每个芯片层级的详细视图，揭示了不同层级芯片的特定特征和的布局问题。通过线性运算层对卷积特征图进行线性变换。线性运算层对每个层级的卷积特征图进行线性变换，生成底层芯片线性变换图、中层芯片线性变换图以及顶层芯片线性变换图。这些线性变换图通过数学转换增强了原始卷积特征图的特征，使得它们更适合于后续的分析和融合。将线性变换图与对应的卷积特征图输入恒等映射层。恒等映射层的作用是将卷积特征图和线性变换图进行特征信息融合，从而得到每个层级的综合特征信息，结合卷积特征和线性变换特征，生成了更加全面和深入的芯片层级特征信息。通过这种融合，分别得到底层芯片特征信息、中层芯片特征信息以及顶层芯片特征信息。将特征信息用于多层芯片封装位置分析，确定芯片各个层级的封装位置，并从中提取出关键的封装位置数据。这些数据为第一堆叠芯片封装检测数据，它们包括底层芯片封装位置数据、中层芯片封装位置数据以及顶层芯片封装位置数据。
在一具体实施例中，执行步骤将目标堆叠芯片图像输入分组卷积层，分组卷积层包括一个三层卷积网络以及三个两层卷积网络，通过三层卷积网络对目标堆叠芯片图像进行全局卷积特征提取，得到全局芯片卷积特征图，以及通过三个两层卷积网络对全局芯片卷积特征图进行多层芯片卷积特征运算，得到底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图的过程可以具体包括如下步骤：
（1）将目标堆叠芯片图像输入分组卷积层，通过分组卷积层中的三层卷积网络对目标堆叠芯片图像进行多通道卷积运算，得到全局芯片卷积特征图；
（2）对全局芯片卷积特征图进行层级划分，得到多个子卷积特征图，并对多个子卷积特征图进行通道分组，得到目标通道分组结果；
（3）根据目标通道分组结果，将多个子卷积特征图输入三个两层卷积网络进行独立卷积操作，得到每个两层卷积网络对应的原始特征图；
（4）分别对每个两层卷积网络对应的原始特征图进行特征图增强，生成底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图。
具体的，将目标堆叠芯片图像输入分组卷积层，通过分组卷积层中的三层卷积网络对目标堆叠芯片图像进行多通道卷积运算，捕捉图像中的全局特征，包括芯片的整体布局、形状和层级间的相对位置，得到全局芯片卷积特征图。对全局芯片卷积特征图进行层级划分，以得到多个子卷积特征图。层级划分的目的是将全局特征分解为更小、更具体的部分，使得每个子特征图代表了堆叠芯片的一部分区域或特定层级。这些子特征图是更细致分析的基础，因为它们提供了针对芯片各个层级的具体视觉信息。完成层级划分后，对这些子卷积特征图进行通道分组，以得到目标通道分组结果。通道分组是一种将图像特征按照相似性或相关性进行分类的技术，这样可以确保在后续的处理中，每个通道组中的特征都是相关联的，从而更有效地分析每个子特征图。根据这些目标通道分组结果，将多个子卷积特征图分别输入到三个两层卷积网络进行独立的卷积操作。这里的每个两层卷积网络都针对一个特定的子特征图集进行处理，从而能够专注于提取这些特定子集的细节特征。每个两层卷积网络对应的原始特征图捕捉了其输入子特征图集中的关键信息，这是对芯片不同层级或区域的深入分析。对每个两层卷积网络生成的原始特征图进行特征图增强。特征图增强使用各种图像处理技术来增强原始特征图中的关键信息，如提高对比度、锐化边缘等。这些增强后的特征图更加清晰和明确地展示了芯片的不同层级特征，包括底层、中层和顶层。通过这些增强后的特征图，能够得到底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图，每个图都详细地反映了相应层级的特点和潜在问题。
在一具体实施例中，执行步骤S103的过程可以具体包括如下步骤：
（1）将目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型，其中，第二堆叠芯片布局分析模型包括第一尺度卷积网络、第二尺度卷积网络以及第三尺度卷积网络；
（2）通过第一尺度卷积网络对目标堆叠芯片图像进行底层芯片卷积特征提取，得到第一多尺度卷积特征图，并通过第二尺度卷积网络对目标堆叠芯片图像进行中层芯片卷积特征提取，得到第二多尺度卷积特征图，以及通过第三尺度卷积网络对目标堆叠芯片图像进行顶层芯片卷积特征提取，得到第三多尺度卷积特征图；
（3）分别对第一多尺度卷积特征图、第一多尺度卷积特征图以及第一多尺度卷积特征图进行默认框分布检测，得到多个芯片封装间隙检测框；
（4）对多个芯片封装间隙检测框进行多层芯片封装间隙特征提取，得到第二堆叠芯片封装检测数据。
具体的，将目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型，该模型包含第一尺度卷积网络、第二尺度卷积网络和第三尺度卷积网络。每个卷积网络针对不同层级的芯片特征进行专门的提取。将目标堆叠芯片图像输入第一尺度卷积网络，对图像中的底层芯片进行卷积特征提取，产生第一多尺度卷积特征图。此特征图揭示了底层芯片的关键视觉信息，如边界、形状和与其他层级的相对位置。底层芯片通常承担着整个结构的基础作用，其特征直接影响整个堆叠结构的稳定性和功能。通过第二尺度卷积网络对目标堆叠芯片图像进行中层芯片卷积特征提取，生成第二多尺度卷积特征图。中层芯片特征的提取有助于理解整个堆叠结构的功能分布和内部互动。通过第三尺度卷积网络对目标堆叠芯片图像进行顶层芯片卷积特征提取，生成第三多尺度卷积特征图。顶层芯片在许多堆叠设计中是关键的接口层，包含着连接器、传感器等重要元件。第三多尺度卷积特征图揭示了这些顶层元件的布局和与其他层级的关系。在获得这三个层级的多尺度卷积特征图后，分别对它们进行默认框分布检测，识别芯片封装间的间隙，这些间隙对于芯片的热管理、信号传输和整体稳定性至关重要。通过这种检测，能够确定哪些区域存在间隙过大或过小的问题，生成多个芯片封装间隙检测框。对这些检测框中的特征进行分析，提取出多层芯片封装间隙的特征信息。通过图像处理和数据分析技术，从检测框中提取出关键的间隙特征，如间隙的大小、形状、在整个堆叠结构中的分布等。这些特征信息被综合起来，构成第二堆叠芯片封装检测数据。
在一具体实施例中，执行步骤S104的过程可以具体包括如下步骤：
（1）根据芯片堆叠层级参数，提取堆叠存储芯片的多层级封装设计标准，并对多层级封装设计标准进行特征提取，得到多层级封装标准特征集合；
（2）对多层级封装标准特征集合进行特征映射，得到封装标准特征向量，并对第一堆叠芯片封装检测数据进行向量转换，得到第一封装特征评价向量，以及对第二堆叠芯片封装检测数据进行向量转换，得到第二封装特征评价向量；
（3）根据封装标准特征向量对第一封装特征评价向量进行封装位置布局特征运算，得到多个第一封装布局特征；
（4）根据封装标准特征向量，对第二封装特征评价向量进行封装间隙布局特征运算，得到多个第二封装布局特征。
具体的，芯片堆叠层级参数包括每层芯片的尺寸、位置、间隙和连接方式等关键信息。根据芯片堆叠层级参数，提取出针对每一层级的封装设计标准。这些设计标准包括特定的尺寸容忍度、热扩散特性、电气连接要求等，它们是确保芯片整体性能和可靠性的关键。对多层级封装设计标准进行特征提取，将这些设计标准转化为一组多层级封装标准特征集合。从设计标准中提取出可以量化和分析的关键属性，如封装材料的种类、层间绝缘特性、导热系数等。对这些多层级封装标准特征集合进行特征映射，将它们转换为封装标准特征向量。特征映射的目的是创建一种数学表示，使这些复杂的特征可以在后续的计算分析中被有效利用。同时，对第一堆叠芯片封装检测数据和第二堆叠芯片封装检测数据进行向量转换，分别得到第一封装特征评价向量和第二封装特征评价向量。这些评价向量是对封装检测数据的高级表示，它们包含了从原始数据中提取出的关键信息，如封装位置、间隙大小、层间关系等。基于封装标准特征向量，对第一封装特征评价向量进行封装位置布局特征运算。使用算法来分析和比较第一封装特征评价向量与封装标准特征向量之间的关系，以确定封装位置的优化方案。通过这种分析，得到多个第一封装布局特征，这些特征反映了如何调整芯片的封装位置以满足设计标准并优化性能。同样地，对第二封装特征评价向量进行封装间隙布局特征运算。获得芯片层与层之间的间隙，确保这些间隙符合设计标准，同时考虑到热管理、电气隔离和物理稳定性等因素。通过这种运算，能够得到多个第二封装布局特征，它们提供了关于如何调整芯片层间的间隙以优化整体结构的信息。
在一具体实施例中，执行步骤S105的过程可以具体包括如下步骤：
（1）获取堆叠存储芯片的初始堆叠芯片封装布局方案，并对初始堆叠芯片封装布局方案进行堆叠芯片封装布局参数提取，得到多个堆叠芯片封装布局参数；
（2）对多个堆叠芯片封装布局参数进行参数编码，得到布局参数编码数据集；
（3）对多个第一封装布局特征以及多个第二封装布局特征进行布局特征编码，得到布局特征编码数据集；
（4）对布局参数编码数据集和布局特征编码数据集进行矩阵转换，生成目标参数优化矩阵；
（5）获取多个候选堆叠芯片封装布局方案，并分别计算每个候选堆叠芯片封装布局方案与目标参数优化矩阵之间的匹配度；
（6）根据匹配度，对多个候选堆叠芯片封装布局方案进行布局方案组合，得到多个布局方案组合结果；
（7）通过预置的遗传算法，对多个布局方案组合结果进行方案最优化分析，得到对应的目标堆叠芯片封装布局方案。
具体的，获取并分析初始的堆叠芯片封装布局方案。这个方案提供了关于如何组织芯片堆叠的初步信息，包括芯片的位置、方向、间隙等。从这个初始方案中提取出关键的堆叠芯片封装布局参数，这些参数构成了优化过程的基础。这些参数包括芯片的尺寸、堆叠顺序、层间距离、热分布等，每个参数都对整体布局有着直接影响。对提取出的堆叠芯片封装布局参数进行参数编码，将其转换为一种格式，以便于计算机处理和分析。将实际的物理和工程参数转换为数值或符号表示，形成布局参数编码数据集。编码过程确保了参数在后续分析中的一致性和可操作性。对第一封装布局特征和第二封装布局特征进行类似的编码处理。这些特征包括封装的稳定性、热效率、电气互连的质量等，每个特征都对芯片的性能和可靠性有重要影响。通过编码这些特征，生成布局特征编码数据集。对布局参数编码数据集和布局特征编码数据集进行矩阵转换，生成目标参数优化矩阵。这个矩阵整合了所有关键的参数和特征，形成了一个全面的表示，用于评估和指导布局优化过程。之后，获取一系列候选的堆叠芯片封装布局方案，这些方案来自先前的设计迭代、模拟结果或创新想法。对每个候选方案与目标参数优化矩阵之间的匹配度进行计算。匹配度分析的目的是评估每个候选方案与优化目标的一致性，确定哪些方案更接近理想的封装布局。根据匹配度结果，对这些候选方案进行组合，形成多个布局方案组合结果，将不同方案的优势结合起来，以寻找最佳的布局解决方案。通过预置的遗传算法对这些布局方案组合结果进行最优化分析。遗传算法是一种模仿生物进化原理的优化算法，它通过迭代选择、交叉和变异操作，不断改进和演化方案。遗传算法对每个方案组合的性能进行评估，选择最优解，并通过交叉和变异生成新的方案组合，直至找到最佳的堆叠芯片封装布局方案。
上面对本申请实施例中存储芯片的布局设计方法进行了描述，下面对本申请实施例中存储芯片的布局设计装置进行描述，请参阅图2，本申请实施例中存储芯片的布局设计装置一个实施例包括：
采集模块201，用于对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像，并对所述多个初始堆叠芯片图像进行感兴趣区域分割和图像融合，得到目标堆叠芯片图像；
第一检测模块202，用于将所述目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据；
第二检测模块203，用于将所述目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据；
分析模块204，用于对所述第一堆叠芯片封装检测数据进行封装布局特征分析，得到多个第一封装布局特征，并对所述第二堆叠芯片封装检测数据进行封装布局特征分析，得到多个第二封装布局特征；
优化模块205，用于基于所述多个第一封装布局特征以及所述多个第二封装布局特征，对所述堆叠存储芯片进行堆叠芯片封装布局参数优化，生成目标堆叠芯片封装布局方案。
通过上述各个组成部分的协同合作，通过多角度图像采集和处理，该方法能够获取多个初始堆叠芯片图像，并进行感兴趣区域分割和图像融合，提供更全面、准确的目标堆叠芯片图像。这有助于获得更准确的堆叠布局信息。使用预置的深度学习模型进行多层次芯片封装位置检测和间隙检测。这种模型能够高效处理图像数据，提取复杂的特征，实现对堆叠芯片布局的自动化分析，从而提高了设计的精确度和速度。通过多层卷积和特征提取，该方法能够获取多个尺度的芯片卷积特征图，提高了对堆叠芯片的细节和层级信息的把握能力，有助于更全面地分析堆叠布局。采用特征融合和优化的策略，将多个布局特征结合进行参数优化和评估。这有助于综合考虑多个特征维度，从而更精准地生成最优的堆叠芯片封装布局方案。结合图像处理和深度学习模型，该方法实现了对存储芯片封装布局的自动化设计。这种自动化设计提高了设计效率，减少了人工干预，并且在大规模存储芯片设计中具有较大潜力和可扩展性，进而提高了存储芯片的布局设计的准确率。
本申请还提供一种存储芯片的布局设计设备，所述存储芯片的布局设计设备包括存储器和处理器，存储器中存储有计算机可读指令，计算机可读指令被处理器执行时，使得处理器执行上述各实施例中的所述存储芯片的布局设计方法的步骤。
本申请还提供一种计算机可读存储介质，该计算机可读存储介质可以为非易失性计算机可读存储介质，该计算机可读存储介质也可以为易失性计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令在计算机上运行时，使得计算机执行所述存储芯片的布局设计方法的步骤。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，系统和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（read-only memory，ROM）、随机存取存储器（random acceS memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (9)

1.一种存储芯片的布局设计方法，其特征在于，所述存储芯片的布局设计方法包括：
对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像，并对所述多个初始堆叠芯片图像进行感兴趣区域分割和图像融合，得到目标堆叠芯片图像；
将所述目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据；
将所述目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据；
对所述第一堆叠芯片封装检测数据进行封装布局特征分析，得到多个第一封装布局特征，并对所述第二堆叠芯片封装检测数据进行封装布局特征分析，得到多个第二封装布局特征；
基于所述多个第一封装布局特征以及所述多个第二封装布局特征，对所述堆叠存储芯片进行堆叠芯片封装布局参数优化，生成目标堆叠芯片封装布局方案；具体包括：获取所述堆叠存储芯片的初始堆叠芯片封装布局方案，并对所述初始堆叠芯片封装布局方案进行堆叠芯片封装布局参数提取，得到多个堆叠芯片封装布局参数；对所述多个堆叠芯片封装布局参数进行参数编码，得到布局参数编码数据集；对所述多个第一封装布局特征以及所述多个第二封装布局特征进行布局特征编码，得到布局特征编码数据集；对所述布局参数编码数据集和所述布局特征编码数据集进行矩阵转换，生成目标参数优化矩阵；获取多个候选堆叠芯片封装布局方案，并分别计算每个候选堆叠芯片封装布局方案与所述目标参数优化矩阵之间的匹配度；根据所述匹配度，对所述多个候选堆叠芯片封装布局方案进行布局方案组合，得到多个布局方案组合结果；通过预置的遗传算法，对所述多个布局方案组合结果进行方案最优化分析，得到对应的目标堆叠芯片封装布局方案。
2.根据权利要求1所述的存储芯片的布局设计方法，其特征在于，所述对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像，并对所述多个初始堆叠芯片图像进行感兴趣区域分割和图像融合，得到目标堆叠芯片图像，包括：
通过预置的图像采集终端，对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像；
对所述多个初始堆叠芯片图像进行图像去噪和对比度增强，得到多个标准堆叠芯片图像；
获取所述堆叠存储芯片的芯片堆叠层级参数，并基于所述芯片堆叠层级参数设定所述堆叠存储芯片的多层级芯片堆叠区域尺寸；
获取所述堆叠存储芯片的区域灰度阈值，并根据所述区域灰度阈值以及所述多层级芯片堆叠区域尺寸对所述多个标准堆叠芯片图像进行图像感兴趣区域分割，得到多个第一感兴趣区域图像；
对所述多个第一感兴趣区域图像进行形态学优化，得到多个第二感兴趣区域图像；
根据所述芯片堆叠层级参数，对所述多个第二感兴趣区域图像进行图像融合，得到目标堆叠芯片图像。
3.根据权利要求1所述的存储芯片的布局设计方法，其特征在于，所述将所述目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据，包括：
将所述目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型，其中，所述第一堆叠芯片布局分析模型包括：分组卷积层、线性运算层以及恒等映射层；
将所述目标堆叠芯片图像输入所述分组卷积层，所述分组卷积层包括一个三层卷积网络以及三个两层卷积网络，通过所述三层卷积网络对所述目标堆叠芯片图像进行全局卷积特征提取，得到全局芯片卷积特征图，以及通过所述三个两层卷积网络对所述全局芯片卷积特征图进行多层芯片卷积特征运算，得到底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图；
通过所述线性运算层分别对所述底层芯片卷积特征图、所述中层芯片卷积特征图以及所述顶层芯片卷积特征图进行线性变换，生成底层芯片线性变换图、中层芯片线性变换图以及顶层芯片线性变换图；
通过所述恒等映射层，对所述底层芯片卷积特征图以及所述底层芯片线性变换图进行特征信息融合，得到底层芯片特征信息，并对所述中层芯片卷积特征图以及所述中层芯片线性变换图进行特征信息融合，得到中层芯片特征信息，以及对所述顶层芯片卷积特征图以及所述顶层芯片线性变换图进行特征信息融合，得到顶层芯片特征信息；
对所述底层芯片特征信息、所述中层芯片特征信息以及所述顶层芯片特征信息进行多层芯片封装位置分析，输出第一堆叠芯片封装检测数据，其中，所述第一堆叠芯片封装检测数据包括：底层芯片封装位置数据、中层芯片封装位置数据以及顶层芯片封装位置数据。
4.根据权利要求3所述的存储芯片的布局设计方法，其特征在于，所述将所述目标堆叠芯片图像输入所述分组卷积层，所述分组卷积层包括一个三层卷积网络以及三个两层卷积网络，通过所述三层卷积网络对所述目标堆叠芯片图像进行全局卷积特征提取，得到全局芯片卷积特征图，以及通过所述三个两层卷积网络对所述全局芯片卷积特征图进行多层芯片卷积特征运算，得到底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图，包括：
将所述目标堆叠芯片图像输入所述分组卷积层，通过所述分组卷积层中的三层卷积网络对所述目标堆叠芯片图像进行多通道卷积运算，得到全局芯片卷积特征图；
对所述全局芯片卷积特征图进行层级划分，得到多个子卷积特征图，并对所述多个子卷积特征图进行通道分组，得到目标通道分组结果；
根据所述目标通道分组结果，将所述多个子卷积特征图输入所述三个两层卷积网络进行独立卷积操作，得到每个两层卷积网络对应的原始特征图；
分别对每个两层卷积网络对应的原始特征图进行特征图增强，生成底层芯片卷积特征图、中层芯片卷积特征图以及顶层芯片卷积特征图。
5.根据权利要求1所述的存储芯片的布局设计方法，其特征在于，所述将所述目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据，包括：
将所述目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型，其中，所述第二堆叠芯片布局分析模型包括第一尺度卷积网络、第二尺度卷积网络以及第三尺度卷积网络；
通过所述第一尺度卷积网络对所述目标堆叠芯片图像进行底层芯片卷积特征提取，得到第一多尺度卷积特征图，并通过所述第二尺度卷积网络对所述目标堆叠芯片图像进行中层芯片卷积特征提取，得到第二多尺度卷积特征图，以及通过所述第三尺度卷积网络对所述目标堆叠芯片图像进行顶层芯片卷积特征提取，得到第三多尺度卷积特征图；
分别对所述第一多尺度卷积特征图、所述第一多尺度卷积特征图以及所述第一多尺度卷积特征图进行默认框分布检测，得到多个芯片封装间隙检测框；
对所述多个芯片封装间隙检测框进行多层芯片封装间隙特征提取，得到第二堆叠芯片封装检测数据。
6.根据权利要求2所述的存储芯片的布局设计方法，其特征在于，所述对所述第一堆叠芯片封装检测数据进行封装布局特征分析，得到多个第一封装布局特征，并对所述第二堆叠芯片封装检测数据进行封装布局特征分析，得到多个第二封装布局特征，包括：
根据所述芯片堆叠层级参数，提取所述堆叠存储芯片的多层级封装设计标准，并对所述多层级封装设计标准进行特征提取，得到多层级封装标准特征集合；
对所述多层级封装标准特征集合进行特征映射，得到封装标准特征向量，并对所述第一堆叠芯片封装检测数据进行向量转换，得到第一封装特征评价向量，以及对所述第二堆叠芯片封装检测数据进行向量转换，得到第二封装特征评价向量；
根据所述封装标准特征向量对所述第一封装特征评价向量进行封装位置布局特征运算，得到多个第一封装布局特征；
根据所述封装标准特征向量，对所述第二封装特征评价向量进行封装间隙布局特征运算，得到多个第二封装布局特征。
7.一种存储芯片的布局设计装置，其特征在于，所述存储芯片的布局设计装置包括：
采集模块，用于对预置的堆叠存储芯片进行多角度图像采集，得到多个初始堆叠芯片图像，并对所述多个初始堆叠芯片图像进行感兴趣区域分割和图像融合，得到目标堆叠芯片图像；
第一检测模块，用于将所述目标堆叠芯片图像输入预置的第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据；
第二检测模块，用于将所述目标堆叠芯片图像输入预置的第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据；
分析模块，用于对所述第一堆叠芯片封装检测数据进行封装布局特征分析，得到多个第一封装布局特征，并对所述第二堆叠芯片封装检测数据进行封装布局特征分析，得到多个第二封装布局特征；
优化模块，用于基于所述多个第一封装布局特征以及所述多个第二封装布局特征，对所述堆叠存储芯片进行堆叠芯片封装布局参数优化，生成目标堆叠芯片封装布局方案；具体包括：获取所述堆叠存储芯片的初始堆叠芯片封装布局方案，并对所述初始堆叠芯片封装布局方案进行堆叠芯片封装布局参数提取，得到多个堆叠芯片封装布局参数；对所述多个堆叠芯片封装布局参数进行参数编码，得到布局参数编码数据集；对所述多个第一封装布局特征以及所述多个第二封装布局特征进行布局特征编码，得到布局特征编码数据集；对所述布局参数编码数据集和所述布局特征编码数据集进行矩阵转换，生成目标参数优化矩阵；获取多个候选堆叠芯片封装布局方案，并分别计算每个候选堆叠芯片封装布局方案与所述目标参数优化矩阵之间的匹配度；根据所述匹配度，对所述多个候选堆叠芯片封装布局方案进行布局方案组合，得到多个布局方案组合结果；通过预置的遗传算法，对所述多个布局方案组合结果进行方案最优化分析，得到对应的目标堆叠芯片封装布局方案。
8.一种存储芯片的布局设计设备，其特征在于，所述存储芯片的布局设计设备包括：存储器和至少一个处理器，所述存储器中存储有指令；
所述至少一个处理器调用所述存储器中的所述指令，以使得所述存储芯片的布局设计设备执行如权利要求1-6中任一项所述的存储芯片的布局设计方法。
9.一种计算机可读存储介质，所述计算机可读存储介质上存储有指令，其特征在于，所述指令被处理器执行时实现如权利要求1-6中任一项所述的存储芯片的布局设计方法。
CN202410081760.3A 2024-01-19 2024-01-19 存储芯片的布局设计方法、装置、设备及存储介质 Active CN117592424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410081760.3A CN117592424B (zh) 2024-01-19 2024-01-19 存储芯片的布局设计方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410081760.3A CN117592424B (zh) 2024-01-19 2024-01-19 存储芯片的布局设计方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN117592424A CN117592424A (zh) 2024-02-23
CN117592424B true CN117592424B (zh) 2024-03-22

Family

ID=89922419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410081760.3A Active CN117592424B (zh) 2024-01-19 2024-01-19 存储芯片的布局设计方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN117592424B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010244295A (ja) * 2009-04-06 2010-10-28 Toshiba Corp レイアウト設計方法
CN103823917A (zh) * 2012-11-15 2014-05-28 三星电子株式会社 半导体封装的设计系统与方法、制造装置、和半导体封装
CN107729704A (zh) * 2017-11-27 2018-02-23 中科亿海微电子科技（苏州）有限公司 基于热仿真的三维fpga器件布局优化的方法
TW202042355A (zh) * 2018-11-18 2020-11-16 成真股份有限公司 由具有標準商業化可編程邏輯ic晶片及記憶體晶片之晶片級封裝所建構之邏輯驅動器
CN114450786A (zh) * 2019-10-30 2022-05-06 华为技术有限公司 芯片堆叠封装结构及其封装方法、电子设备
CN116306411A (zh) * 2023-03-14 2023-06-23 华中科技大学 一种三维堆叠芯片热仿真模型建立及热点温度预测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305806B2 (ja) * 2008-09-25 2013-10-02 株式会社東芝 ３次元集積回路の設計方法及び３次元集積回路の設計プログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010244295A (ja) * 2009-04-06 2010-10-28 Toshiba Corp レイアウト設計方法
CN103823917A (zh) * 2012-11-15 2014-05-28 三星电子株式会社 半导体封装的设计系统与方法、制造装置、和半导体封装
CN107729704A (zh) * 2017-11-27 2018-02-23 中科亿海微电子科技（苏州）有限公司 基于热仿真的三维fpga器件布局优化的方法
TW202042355A (zh) * 2018-11-18 2020-11-16 成真股份有限公司 由具有標準商業化可編程邏輯ic晶片及記憶體晶片之晶片級封裝所建構之邏輯驅動器
CN114450786A (zh) * 2019-10-30 2022-05-06 华为技术有限公司 芯片堆叠封装结构及其封装方法、电子设备
CN116306411A (zh) * 2023-03-14 2023-06-23 华中科技大学 一种三维堆叠芯片热仿真模型建立及热点温度预测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于热叠加模型的叠层3D多芯片组件芯片热布局优化研究;梁颖;黄春跃;阎德劲;李天明;;电子学报;20091115(第11期);全文 *

Also Published As

Publication number Publication date
CN117592424A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
CN108961235B (zh) 一种基于YOLOv3网络和粒子滤波算法的缺陷绝缘子识别方法
CN108447062B (zh) 一种基于多尺度混合分割模型的病理切片非常规细胞的分割方法
Kadam et al. Detection and localization of multiple image splicing using MobileNet V1
Hu et al. Defect identification method for poplar veneer based on progressive growing generated adversarial network and MASK R-CNN model
KR101618996B1 (ko) 호모그래피를 추정하기 위한 샘플링 방법 및 영상 처리 장치
di Bella et al. Wafer defect map classification using sparse convolutional networks
CN112528845A (zh) 一种基于深度学习的物理电路图识别方法及其应用
CN115393293A (zh) 基于UNet网络与分水岭算法的电镜红细胞分割与定位方法
CN113222062A (zh) 烟叶分类的方法、装置和计算机可读取介质
Zhang Application of artificial intelligence recognition technology in digital image processing
CN104881668A (zh) 一种基于代表性局部模式的图像指纹提取方法及系统
López-Cifuentes et al. Attention-based knowledge distillation in scene recognition: the impact of a dct-driven loss
CN110110120B (zh) 一种基于深度学习的图像检索方法和装置
CN112926595B (zh) 深度学习神经网络模型的训练装置、目标检测系统及方法
CN117592424B (zh) 存储芯片的布局设计方法、装置、设备及存储介质
CN117829243A (zh) 模型训练方法、目标检测方法、装置、电子设备及介质
CN112990336B (zh) 基于竞争注意力融合的深度三维点云分类网络构建方法
CN114140827A (zh) 一种基于U-Net网络模型的孔洞识别方法及系统
CN114896962A (zh) 多视角句子匹配模型、应用方法和相关装置
CN109766467B (zh) 基于图像分割和改进vlad的遥感图像检索方法及系统
CN114596487A (zh) 一种基于自注意力机制的开关分合状态识别方法
CN114119492A (zh) 基于图像处理的热防护功能梯度材料组分识别方法和系统
CN110852355B (zh) 一种基于knn的标签数据分类方法
Chen et al. Indoor/outdoor classification with multiple experts
CN117315264B (zh) 基于图像识别的托盘检测方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant