KR20080029732A - 기판 정보 취득 변환 방법 및 기판 정보 취득 변환 장치 - Google Patents

기판 정보 취득 변환 방법 및 기판 정보 취득 변환 장치 Download PDF

Info

Publication number
KR20080029732A
KR20080029732A KR1020070020267A KR20070020267A KR20080029732A KR 20080029732 A KR20080029732 A KR 20080029732A KR 1020070020267 A KR1020070020267 A KR 1020070020267A KR 20070020267 A KR20070020267 A KR 20070020267A KR 20080029732 A KR20080029732 A KR 20080029732A
Authority
KR
South Korea
Prior art keywords
information
determination value
substrate
vias
range
Prior art date
Application number
KR1020070020267A
Other languages
English (en)
Other versions
KR100832825B1 (ko
Inventor
아키라 우에다
히데하루 마츠시타
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080029732A publication Critical patent/KR20080029732A/ko
Application granted granted Critical
Publication of KR100832825B1 publication Critical patent/KR100832825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 기판 설계 정보로부터 층 구성, 배선 패턴, 비아 형상 등을 취득하여, 해석 모델로 변환하기 전에 패키지 면적이나 열 밀도 분포, 소비 전력 등에 기초하여 비아의 출력 대상 범위를 최적화하고, 해석의 목적에 적합한 해석 모델을 생성하는 기판 정보 취득 변환 장치와 그 방법 및 프로그램을 제공하는 것을 목적으로 한다.
회로 기판의 열 전파로의 정보를 갖는 기판 설계 정보를 취득하는 기판 설계 정보 취득 처리와, 기판 설계 정보에 기초하여 열 전파로를 통합(merge)할 것인지 여부의 통합 판정을 하는 변환 정보 정의 처리와, 기판 설계 정보와 통합 판정의 결과에 기초하여 열 전파로를 통합하는 동시에, 통합한 열 전파로의 물성 값을 열 전파로의 통합 전의 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 해석 모델 변환 처리를 포함하는 기판 정보 취득 변환 방법과 그 프로그램 및 장치를 제공한다.

Description

기판 정보 취득 변환 방법 및 기판 정보 취득 변환 장치{CIRCUIT BOARD INFORMATION ACQUISITION AND CONVERSION METHOD, AND DEVICE FOR THE SAME}
도 1은 종래의 해석 모델과 본 발명의 해석 모델의 구조를 비교한 기판 단면도를 도시한 도면.
도 2는 본 발명의 원리를 나타낸 흐름도를 도시한 도면.
도 3은 배선 패턴을 도시한 도면.
도 4는 메쉬를 도시한 도면.
도 5는 기판 정보 취득 변환 장치의 구성을 도시한 블록도.
도 6은 비아 접속 판정과 간략화(통합, 삭제 처리)의 동작 흐름을 도시한 도면.
도 7은 동일층에서의 판정 기준 범위와 통합 후의 구성을 도시한 도면.
도 8은 층에서의 판정 기준 범위와 통합 후의 구성을 도시한 도면.
도 9는 실장 부품의 패키지 면적과 발열량으로부터 산출한 발열 밀도를 기초로 하여, 열적으로 엄격한 조건이 되는 발열 밀도를 갖는 실장 부품에 대하여, 비아를 해석 모델화하는 예를 도시한 도면.
도 10은 발열 밀도가 큰 영역이나, 발열 밀도차가 극단적인 영역에 비아를 배치하는 예를 도시한 도면.
도 11은 제조까지의 흐름을 도시한 도면.
도 12는 열 시뮬레이션 시스템을 도시한 도면.
도 13은 기록된 제어 프로그램을 컴퓨터 시스템으로 판독하는 것이 가능한 기록 매체의 예를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 열 해석 모델
2 : 배선 패턴
3 : 수지
4 : 비아
5 : 열 해석 모델
6 : 제A층
7 : 배선 패턴
8 : 제B층
9 : 통합된 비아
51 : 기판 정보 취득 변환 장치
52 : 기판 설계 정보 입력부
53 : 라이브러리
54 : 분석·변환·처리부
55 : 시뮬레이션부
56 : 발열 정보 라이브러리
57 : 패키지(PKG) 라이브러리
58 ; 기판 정보 분석 처리부
59 : 변환 정보 정의부
510 : 해석 모델 변환부
511 : 해석 모델 변환 출력부
512 : 계산 처리부
513 : 결과 처리부
71 : 통합된 비아
81 : 통합된 비아
121 : 시스템
122 : 서버
123 : 단말
124 : 네트워크
130 : 컴퓨터 시스템
131 : 기억 장치
132 : 매체 구동 장치
133 : 휴대 가능 기록 매체
134 ; 통신 회선
135 : 프로그램 서버
136 : 기억 장치
본 발명은 기판의 열(熱) 설계를 지원하는 기판 정보의 변환에 관한 것으로, 보다 구체적으로는 열 해석의 정밀도를 향상시키는 기술에 관한 것이다.
최근, 회로 기판(LSI 패키지 기판이나 LSI를 탑재하는 실장 기판인 다층 프린트 회로 기판 등)을 설계할 때에, 기판상에 설치되는 발열원이 기판 전체의 열 설계에 매우 큰 영향을 부여하기 때문에, 발열원의 열적 영향을 예측하기 위한 시뮬레이션이나 시작이 반복하여 행해지고 있다. 그 때문에, 회로 기판의 열 설계를 지원하는 시뮬레이션 시스템이나 프로그램도 여러 가지 개발되어 있다.
열 설계에 있어서, 회로 기판의 열 해석(유한 체적법 등)의 정밀도를 향상시키기 위해 방열 경로의 상세화가 중요해지고 있다. 특히 자연 공냉 조건에서는 기판측으로의 방열 형태가 메인이 되기 때문에, 기판의 배선, 비아 등을 고려한 모델화가 필요하다.
종래, 상세한 열 해석 모델을 작성하는 경우, CAD 툴(Computer Aided Design)의 출력 데이터의 중간 파일[IGES(Initial Graphics Exchange Specification)이나 STEP(Standard for the Exchange of Product model data) 등]로부터 층 구성, 배선 패턴, 비아 형상 등의 정보를 사용하여, 모델화를 행하고 있다.
그러나, 이러한 종래의 열 해석 모델로 층 구성, 배선 패턴, 비아 형상 등의 기판 설계 정보에 기초하여 상세히 모델화하는 경우에는, 해석 모델 규모가 방대해지며, 계산 시간이 증가한다.
또한, 해석 규모 축소를 위해, 구리(Cu)의 배선율로부터 등가 열전도율을 정의하고, 비아 등을 이방성 열전도율로 정의하여, 간략화한 모델화를 행하고 있다. 그러나 등가 열전도나 이방성 열전도율로 정의한 경우, 모델 규모는 축소되어, 계산 시간은 짧아지지만, 방열 경로가 간략화되기 때문에, 해석 정밀도가 저하된다는 문제가 있다.
특허 문헌 1에 의하면, 열 설계를 행할 때에, 2차원 CAD 형식의 데이터 파일을 이용하여, 다층 프린트 회로 기판의 각 층에 포함되는 배선 패턴, 관통 구멍, 발열원, 수지 등의 정보를 취출하고 있다. 그리고, 이들 정보에 대하여 재질, 치수 등의 열 설계 시뮬레이션상 필요한 정보를 이용자가 선택하여 시뮬레이션 모델을 실제 회로 기판에 가까이하는 작업을 행한다. 그 후, 부가한 정보에 기초하여 시뮬레이션 모델을 작성한다. 이러한 방법에 의해, 다층 프린트 회로 기판의 열 설계시의 시뮬레이션을 행할 때에, 열적 영향을 우수한 정밀도로 예측하는 것이 가능한 시뮬레이션 모델의 작성에 대해서 제안되어 있다.
그러나, 특허 문헌 1에서는 이용자가 열설계 시뮬레이션의 정밀도를 향상시키기 위해, 최적의 설정을 선택하는 방법이 제안되어 있지만, 자동으로 시뮬레이션모델을 간략화하여 해석 시간 및 해석 정밀도를 향상시키는 것은 아니다.
특허 문헌 2에 의하면, 용장 비아를 갖는 레이아웃 데이터에 대하여, 안테나 효과 및 타이밍 제약 등의 위반을 에러 해석 공정에서 해석하고, 에러의 유무를 판 정하는 동시에, 설계 제약 위반이 발생한 신호 배선 상의 용장 비아 중, 몇 개를 단일 비아로 복귀시키면 설계 제약 위반이 발생하지 않는가를 에러 판정 공정에서 산출하고, 산출 결과에 기초하여 비아 변환 공정에서 에러가 발생한 용장 비아를 단일 비아로 복귀하고 있다. 이와 같이 처리함으로써, 수율 개선을 위해 단일 비아를 변환한 용장 비아에 기초하여 발생하는 안테나 효과 및 타이밍 제약 등의 에러에 관한 설계 제약 위반이 발생하지 않도록 하면서, 용장 비아를 최대한 설치하는 것이 제안되어 있다.
그러나, 특허 문헌 2는 열 설계를 행할 때의 해석 모델을 작성하는 것은 아니고, 실제 기판에 비아의 설치를 행하는 것이며, 해석 모델을 간략화하여 해석 시간 및 해석 정밀도를 향상시키는 것은 아니다.
[특허 문헌 1] 일본 특허 공개 제2005-216017호 공보
[특허 문헌 2] 일본 특허 공개 제2006-135152호 공보
본 발명은 전술한 사항을 감안하여 이루어진 것이며, 기판 설계 정보로부터 층 구성, 배선 패턴, 비아 형상 등을 취득하고, 해석 모델로 변환하기 전에, 패키지 면적이나 열 밀도 분포, 소비 전력 등에 기초하여, 비아의 출력 대상 범위를 최적화하고, 해석의 목적에 적합한 해석 모델을 생성하는 기판 정보 취득 변환 장치와 이를 위한 방법 및 컴퓨터 판독 가능한 프로그램을 제공하는 것을 목적으로 한다.
본 발명은 상기 회로 기판의 열 전파로의 정보를 갖는 기판 설계 정보를 취득하는 기판 설계 정보 취득 처리와, 상기 기판 설계 정보에 기초하여 상기 열 전파로를 통합할 것인지 여부의 통합 판정을 행하는 처리와, 상기 기판 설계 정보와 상기 통합 판정(merge determination)의 결과에 기초하여 상기 열 전파로를 통합하는 동시에, 통합한 상기 열 전파로의 물성 값을 상기 열 전파로의 상기 통합 전의 물성 값과 등가로 변환하고, 열 해석 모델을 생성하는 해석 모델 변환 처리를 포함하는 것을 특징으로 한다.
바람직하게는 상기 기판 설계 정보 취득 처리는 상기 회로 기판의 층 구성 정보, 배선 패턴 정보, 비아 정보를 갖는 기판 설계 정보를 취득하고, 상기 변환 정보 정의 처리는 상기 비아 정보로부터 상기 비아 사이의 거리를 산출하며, 미리 메모리에 설정한 접속 판정 값과 비교하여, 상기 비아 사이의 거리가 상기 접속 판정 값의 범위 내일 때, 상기 범위 내의 복수의 상기 비아를 통합할 것인지 여부를 통합 판정하고, 상기 해석 모델 변환 처리는 상기 기판 설계 정보와 상기 통합 판정의 결과에 기초하여 상기 비아를 통합하는 동시에, 통합한 상기 비아의 물성 값을 상기 통합 전의 복수의 비아의 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 구성으로 하여도 좋다.
바람직하게는 상기 변환 정보 정의 처리는 상기 회로 기판의 동일층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하여도 좋다.
바람직하게는 상기 변환 정보 정의 처리는 상기 회로 기판의 층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하여도 좋다.
바람직하게는 상기 기판 설계 정보가 갖는 실장 부품 정보에 있는 실장 부품에 대응하는 패키지 정보와 발열 정보를 취득하는 기판 설계 정보 분석 처리와, 발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 이상의 범위에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값의 범위 밖이면 비아를 배치하지 않는 발열 밀도 판정 처리를 갖는다.
바람직하게는 상기 발열 밀도 판정 처리는 상기 해석 모델 회로 기판에 영역을 설정하고, 발열 밀도 판정 값을 미리 설정하며, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 범위 내이면 상기 영역 내에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값 범위 밖이면 상기 영역에 비아를 배치하여도 좋다.
본 발명의 형태 중 하나인 상기 회로 기판의 층 구성 정보, 배선 패턴 정보, 비아 정보를 갖는 기판 설계 정보를 취득하는 기판 설계 정보 입력부와, 상기 비아 정보로부터 상기 비아 사이의 거리를 산출하고, 미리 메모리에 설정한 접속 판정 값과 비교하여, 상기 비아 사이의 거리가 상기 접속 판정 값의 범위 내일 때, 상기 범위 내의 복수의 상기 비아를 통합할 것인지 여부의 통합 판정을 행하는 변환 정보 정의부와, 상기 기판 설계 정보와 상기 통합 판정의 결과에 기초하여 상기 비아를 통합하는 동시에, 통합한 상기 비아의 물성 값을 상기 통합 전의 복수의 비아 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 해석 모델 변환부를 구비하 는 구성이다.
바람직하게는 상기 변환 정보 정의부는 상기 회로 기판의 동일층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하는 구성으로 하여도 좋다.
바람직하게는 상기 변환 정보 정의부는 상기 회로 기판의 층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하는 구성으로 하여도 좋다.
바람직하게는 상기 기판 설계 정보가 갖는 실장 부품 정보에 있는 실장 부품에 대응하는 패키지 정보와 발열 정보를 취득하는 기판 설계 정보 분절부와, 발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 이상의 범위에 비아를 배치하도록 기판 설계 정보를 변경하며, 발열 밀도 판정 값의 범위 밖이면 비아를 배치하지 않는 발열 밀도 판정부를 갖는다.
바람직하게는 상기 발열 밀도 판정부는 상기 해석 모델 회로 기판에 영역을 설정하고, 발열 밀도 판정 값을 미리 설정하며, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 범위 내이면 상기 영역 내에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값 범위 밖이면 상기 영역에 비아를 배치하는 구성으로 하여도 좋다.
본 발명은 일반적인 회로도 에디터, CAD 툴, PCB(Printed Circuit Board) 툴, 시뮬레이션 툴 등을 이용하여, 회로 기판의 열 해석을 효율적으로 행한다. 또한, EDA(Electronic Design Automation: 전자 설계 자동화) 툴에 내장된 상기 툴 등을 이용하여 열 해석을 효율적으로 행하는 것이다.
이하 도면에 기초하여, 본 발명의 실시 형태에 대해서 상세하게 설명한다.
(원리 설명)
도 1의 열 해석 모델(1)은 회로 기판의 열 해석 모델의 단면을 나타내는 도면이다. 열 해석 모델(1)에 도시되는 기판은 회로 기판의 열 해석을 행할 때에 생성된다(상세한 열 해석 모델 또는 종래의 열 해석 모델). 도 1의 열 해석 모델(1)은 CAD 툴 등으로부터 출력되고 IGES, STEP 등으로부터 기판 설계 정보(열 전파로 정보: 실장 부품 정보, 층 구성 정보, 배선 정보, 비아 정보 등)를 취득하여 작성된다. 또한, 열 해석 모델(1)은 배선 패턴의 배선율과 배선 재료[구리 (Cu)] 등으로부터 등가 열전도율을 정의하고, 비아 등은 이방성 열전도율로 정의하여, 열 해석 모델을 생성한 것이다.
도 1의 열 해석 모델(1)은 배선 패턴(2)(전원 배선 패턴, 그라운드 배선 패턴, 신호선 패턴이나 리드, 패드 등도 포함함), 수지(3)로 구성되는 다층 프린트 기판(본 예에서는 제1층∼제4층)을 나타내고 있다(층 구성 정보). 각 층 사이의 배선은 비아(4)(관통 구멍 등)에 의해 접속된다(배선 정보). 실제의 회로 기판에는 IC 등의 발열원이 부품면, 땜납면 등에 탑재되어 있다(실장 부품 정보).
또한, 상기 열 해석 모델(1)의 구성 요소의 형상 및 배치는 실제로 설계하고 있는 다층 프린트 기판의 각 구성 요소를 그대로 반영하고 있다.
도 1의 해석 모델(5)은 기판 설계 정보를 본 발명에 따른 기판 정보 취득 변환 방법(기판 설계 정보 취득 처리, 변환 정보 정의 처리, 해석 모델 변환 처리)에 의해 정밀도를 확보하면서 간략화한 열 해석 모델을 나타내는 도면이다.
우선, 변환 정보 정의 처리는 열 전파로를 통합할 것인지 여부의 통합 판정을 행한다. 예컨대, 회로 기판의 층 구성 정보, 배선 패턴 정보와 비아 정보 등을 갖는 기판 설계 정보를 취득하는 기판 설계 정보 취득 처리를 행한다．다음에, 비아 정보(비아 치수, 배치 위치, 열전도율 등)로부터 비아 사이의 거리를 산출하고, 미리 메모리에 설정한 접속 판정 값과 비교하여, 비아 사이의 거리가 접속 판정 값 범위 내에 있을 때, 접속 판정 값 범위 내의 복수의 비아를 통합할 것인지 여부의 통합 판정을 행하는 변환 정보 정의 처리를 행한다. 그 후, 해석 모델 변환 처리에서는 통합 판정의 결과에 기초하여 열 전파로를 통합하는 동시에, 통합한 열 전파로의 물성 값을 열 전파로의 통합 전의 물성 값과 등가로 변환하여, 열 해석 모델을 생성한다. 예컨대, 기판 설계 정보와 통합 판정의 결과에 기초하여 비아를 통합하는 동시에, 통합한 비아의 물성 값을 통합 전의 복수의 비아의 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 해석 모델 변환 처리를 행한다.
열 해석 모델을 간략화하는 변환을 도 2에 나타내도록 흐름도에 의해 설명한다.
단계 S1에서는 이용자가 회로 기판을 설계할 때에 입력한 회로도 데이터 등에 기초하여 생성된 기판 설계 정보(기판 설계 데이터)가 입력된다. 여기서 기판 설계 정보는 예컨대 CAD 툴 등의 생성된 중간 파일이다.
단계 S2에서는 기판 설계 정보 분석 처리를 행한다. S1에서 생성한 기판 설계 정보를 취득하여 실장 부품의 패키지 사이즈와 각 실장 부품의 발열 정보를 취 득한다. 취득하는 정보는 패키지 사이즈, 발열 정보에 한정되는 것은 아니고, 또한 열 설계에 필요한 정보를 취득하여도 좋다.
단계 S3에서는 변환 정보 정의 처리를 행한다(도 2의 단계 S6∼S10).
단계 S6에서는 기판 설계 정보로부터 기판의 종류(리지드/플렉시블 기판, IVH(Inner Via Hole) 기판, 빌드 업 기판 등)를 판정하여 기판의 종류를 기록한다. 또한, 기판 종류의 판정은 이용자가 행하여도 좋다.
단계 S7에서는 신호선 패턴에 형성되는 비아인지 전원 배선 패턴이나 그라운드 배선 패턴을 형성하는 비아인지를 판정하여 기록한다. 통상, 신호선 패턴은 전원 배선 패턴이나 그라운드 배선 패턴에 비해서 배선이 가늘고, 또한 IC 등의 발열원으로부터 열을 전도하기 어렵다. 한편, 전원 배선 패턴이나 그라운드 배선 패턴은 전원 공급을 위하여 전원부(예컨대, DC/DC 컨버터 등) 부근에 배치되어 직접 배선되는 경우가 많기 때문에, 발열원으로부터 열이 전도되기 쉽다. 또한, 방열이나 노이즈의 방지를 위해 베타 배선되어 있는 경우가 많다. 이와 같이, 신호선 패턴과 전원 배선 패턴, 그라운드 배선 패턴을 분류함으로써 해석에 영향이 적은 신호선 패턴의 비아를 삭감하여 모델을 간략화하는 판정을 행한다. 여기서, 신호선 패턴의 비아라도 필요한 경우는 이용자가 선택하여도 좋다.
단계 S8에서는, 도 1의 해석 모델(1)에 나타내는 바와 같은 배선층의 배선 패턴(2)[예컨대, 구리(Cu)]은 열전도율이 상세 구조와 등가가 되는 물성 값으로 대체된다.
예컨대, 도 3에 나타내는 도면은 도 1에 나타낸 제1층∼제4층의 배선 패턴을 나타내고 있다. 도 3의 제1번째 층(L1)의 경우에는 신호선 패턴, 전원 배선 패턴, 그라운드 배선 패턴, 비아 등이 설치되어 있다. 그 배선 패턴의 제1층의 기판 면적에 대한 배선율이 50%(Cu)이며, 열전도율이 400 W/m·℃인 경우, 제1층을 등가 열전도율로서 400 W/m·℃×0.5(50%)＝200 W/m·℃로 함으로써 간략화한다. 이와 같이 모든 층(L1∼L4)에서 열전도율이 상세 구조와 등가가 되는 물성 값으로 대체된다.
또한, 배선층의 두께와 상세 구조의 각 층(제1층∼제4층)을 합친 두께를 기준으로 한다. 그러나, 후술하는 메쉬(계산 격자)의 애스펙트비(aspect ratio)가 문제가 되는 경우, 예컨대 두께를 2배, 3배 등으로 증가시킨다. 그러나 열전도율은 등가가 되도록 변경한다. 메쉬의 품질이 나빠지지 않도록 조정한다.
즉, 도 4에 나타내는 바와 같이 메쉬는 이상적으로 3차원에 있어서 애스펙트비가 1:1:1(X, Y, Z 방향)인 것이 바람직하지만, 해석을 행할 때에 계산을 간단히 하기 위해, 발열원 부근은 1:1:1로 하지만, 그렇지 않은 장소는 애스펙트비를 동일비로 설정하지 않는다. 예컨대, 1:1:n 등과 같이 설정한다. 그 때문에, 애스펙트비가 다른 만큼, 두께를 2배, 3배 등으로 증가시켜 열전도율을 등가로 한다.
또한, 등가 물성 값으로 변경할 때, 비아 이외의 열전도율은 도 1의 수지(3)와 배선 패턴(2)을 고려하여, 수지(3)와 배선 패턴(2)의 물성 값을 합쳐 변환한다. 즉, 도 1의 제1층과 제2층의 수지(3)와 배선 패턴(2)을 합쳐서 제A층(6)으로 변환하고, 제3층의 수지(3)와 제4층의 수지(3)의 배선 패턴(2)을 합쳐서 제B층(8)으로 한다. 그리고, 제3층의 배선 패턴(2)은 열 해석 모델(5)의 배선 패턴(7)대로 한다. 또한, 배선층을 모델화하지 않는 방법도 선택할 수 있다.
단계 S9에서는 통합 가능한 비아를 판정하여 기록한다.
예컨대, 동일층의 범위 내(미리 설정한 범위)에 비아가 존재하는 경우, 통합처리를 행하여 비아수를 삭감한다. 또한, 동일층의 범위 내에 열 해석에 영향을 주는 비아가 존재하지 않는 경우 삭제한다. 이러한 판정을 하여 비아수를 삭감하기 위한 비아 형상 수정 판정을 행한다.
또한, 기판 중심으로부터 반 층에 존재하는 비아가 범위 내에 있으면, 통합처리를 행하여 접속시키고, 비아수를 삭감한다.
단계 S10에서는 상기 S6∼S10의 기록 결과를 단계 4에 전달한다.
단계 S4에서는 상기 S2, S3의 결과에 기초하여 기판 설계 정보를 간략화하기 위해 해석 모델(5) 등을 생성한다.
단계 S5에서는 열 해석 모델이 출력된다.
상기한 바와 같이 함으로써, 열 해석 모델의 규모를 축소할 수 있다. 또한, 열 해석의 정밀도를 향상시킴으로써 실제 회로 기판의 열 설계를 최적으로 할 수 있다. 회로 기판의 설계 효율의 향상과 함께 회로 기판의 품질 향상이 가능해진다.
또한, 상기 기판 정보 취득 변환은 전자 장치의 컴퓨터(CPU 등)로 실행되는 프로그램으로서, 소프트웨어에 의해 실현할 수 있다. 또는 하드웨어에 의해 실현할 수 있다. 나아가서는 전자 장치 등의 컴퓨터에 고정적으로 내장된 소프트웨어인 펌웨어로서도 실현할 수 있다.
(실시예 1)
도 5는 기판 정보 취득 변환 장치의 구성을 나타내는 블록도이다.
기판 정보 취득 변환 장치(51)는 기판 설계 정보 입력부(52), 라이브러리(53), 분석·변환·처리부(54), 시뮬레이션부(55)로 구성되어 있다.
기판 설계 정보 입력부(52)는 이용자가 회로 기판을 설계할 때에 입력한 회로도 데이터 등에 기초하여 생성된 기판 설계 정보(기판 설계 데이터)를 취득한다. 그 후, 기판 설계 정보를 분석·변환·처리부(54)에 전송한다. 여기서, 기판 설계 정보에 의해서는 배선 패턴이나 비아 형상이 부가되어 있지 않은 경우가 있기 때문에, 라이브러리(53)로부터 필요한 정보를 취득하는 구성으로 하여도 좋다.
라이브러리(53)는 메모리이다. 예컨대, 하드디스크 등에 기록한 각 부품의 정보[실장 부품 정보는 메이커명, 메이커 형식 번호, 품명(저항, 콘덴서, IC …)]에 대응하는 속성 정보가 기록되어 있다. 속성 정보는 또한 발열 정보 라이브러리(56), 패키지(PKG) 라이브러리(57) 등의 서브 라이브러리에 기록되고, 각 부품 정보와 링크하고 있다. 또한, 본 예에서는 서브 라이브러리를 갖는 구성이지만, 이로 한정되는 것은 아니다.
발열 정보에는 예컨대 대상의 IC가 구동시에 어느 정도의 발열이 있을지가 기록되어 있다. 또한 CPU와 같이 클록의 속도 등에 의해서도 구동시의 소비 전력이 다르기 때문에, 사용 조건마다의 발열량을 기록해 두어도 좋다. 패키지 정보는 부품 치수가 기록되어 있다.
분석·변환·처리부(54)는 기판 정보 분석 처리부(58), 변환 정보 정의부(59), 해석 모델 변환부(510), 해석 모델 변환 출력부(511)로 구성되어 있다.
기판 정보 분석 처리부(58)는 기판 설계 정보의 실장 부품 정보에 기초하여 설계 대상 기판에 실장되는 각 부품의 발열 정보와 패키지 정보를 라이브러리(53)의 발열 정보 라이브러리(56), 패키지 라이브러리(57)로부터 취득한다. 이 때, 라이브러리(53)에 대상의 부품이 없는 경우는 이용자가 발열 정보와 패키지 정보를 입력하여도 좋다.
변환 정보 정의부(59)는 대상의 기판을 선택한다. 예컨대, 기판 설계 정보가 갖는 기판 종별 정보로부터 리지드/플렉시블 기판, IVH(Inner Via Hole) 기판, 빌드 업 기판 등의 기판 여부를 판정하여 기록한다. 또한, 기판 설계 정보로부터 신호선 패턴에 형성되는 비아인지 전원 배선 패턴이나 그라운드 배선 패턴을 형성하는 비아인지를 판정하여 기록한다. 또한, 열전도율이 상세 구조와 등가가 되는 물성 값으로 대체하면, 배선층의 두께와 상세 구조의 각 층을 합친다. 여기서, 후술하는 산출 메쉬의 애스펙트비가 문제가 되는 경우, 산출 메쉬의 품질이 나빠지지 않도록 두께를 2배, 3배 등으로 증가시켜 열전도율을 등가로 조정하기 위한 값을 기록한다. 또한, 배선층을 모델화하지 않는 방법도 선택할 수 있다. 그 때, 비아 이외의 열전도율은 수지＋배선 패턴을 고려한 등가 물성 값으로 변경하여도 좋다. 또한, 통합 가능한 비아를 판정하여 기록한다.
해석 모델 변환부(510)에서는 상기 기판 정보 분석 처리부(58)와 변환 정보 정의부(59)의 결과에 기초하여 열 해석 모델을 생성한다. 그리고, 그 열 해석 모델을 해석 모델 변환 출력부(511)를 통해 시뮬레이션부(55)에 전송한다.
시뮬레이션부(55)에서는 열 해석 모델에 기초하여 계산 처리부(512)에 의해 시뮬레이션을 행하고, 그 결과를 결과 처리부(513)로부터 출력한다(예컨대, 각 포인트의 온도를 수치나 도면에 의해 그래프로 표시함).
(동작 설명)
도 6에 변환 정보 정의부(59)의 비아 접속 판정과 간략화(통합, 삭제 처리)의 동작 흐름도를 나타내어 설명한다.
단계 S61에서는 배선층을 통합할 수 있는지를 판정한다. 예컨대, 해석 모델이 간단한 것이면 배선을 간략화하지 않고 기판 설계 정보를 기록하기 위해 단계 S65로 이행한다. 통합하는 경우에는 단계 S62로 이행한다.
또한, 이용자가 선택함으로써 배선층을 통합하는 것을 선택할 수 있도록 하여도 좋다.
단계 S62에서는 통합 처리를 행한다. 각 층의 신호선 패턴, 전원 배선 패턴, 그라운드 배선 패턴, 비아 등을 구성하는 배선 패턴의 각 층의 기판 면적에 대한 배선율과 열전도율을 기본 설계 정보로부터 취득한다. 배선율과 열전도율에 기초하여 등가 열전도율을 계산한다. 모든 층에서 열전도율을 상세 구조와 등가가 되는 물성 값으로 대체한다.
또한, 등가 물성 값으로 변경할 때, 비아 이외의 열전도율은 수지와 배선 패턴을 고려하여, 수지와 배선 패턴의 물성 값을 합쳐 변환한다. 또한, 배선층을 모델화하지 않는 방법도 선택할 수 있다.
단계 S63에서는 애스펙트비의 판정을 행한다. 배선층의 두께로서 기판 설계 정보로부터 상세 구조의 각 층을 합친 두께를 추출한다.
그 후, 해석을 간단히 하기 위하여 기판 설계 정보가 메쉬의 발열원 부근을 1:1:1로 하고, 그렇지 않은 장소에서는 애스펙트비의 설정을 1:1:1로 하고 있지 않은 개소가 있는지를 판정한다. 미리 메모리 등에 기록한 애스펙트비 판정 값 N[X(가로)×Y(세로)×Z(높이)＝체적(N)]과, 기본 설계 정보가 갖는 애스펙트비에 기초하여 산출한 체적을 비교한다.
비교 결과가 A＞N이면 단계 S64로 이행한다. A≤N의 경우는 단계 S65로 이행한다. 예컨대, 애스펙트비 판정 값 N＝1이고, 기본 정보로부터 산출한 애스펙트비가 1(가로)×5(세로)×1(높이)＝5의 체적인 경우는 단계 S64로 이행한다.
여기서, 애스펙트비 판정 값은 1:1:1이 아니어도 좋으며, 이로 한정되는 것은 아니다.
단계 S64에서는 기본 설계 정보로부터 추출한 기판 두께를 변경한다. 예컨대, 두께를 2배, 3배 등으로 증가시켜 열전도율을 등가로 한다.
단계 S65에서는 상기 단계 S61∼S64에서 취득한 결과를 배선 배치 정보로서 기록한다.
단계 S66에서는 비아 간격 추출 처리를 행한다. 비아 간격 추출 처리는 기판 설계 정보로부터 비아의 배치를 나타내는 정보(비아 배치 정보)로부터 취득한다. 비아 배치 정보는 비아가 기판의 어디에 배치되어 있는지를 3차원(X, Y, Z)으로 나타낸다.
단계 S67에서는 상기 비아 배치 정보로부터 각 비아가 미리 설정한 접속 판정 값(M)과, 기판 설계 정보로부터 얻은 비아 배치 정보에 기초하여 비아 사이의 거리(G)를 산출하고, 접속 판정 값(M)과 거리(G)를 비교한다. 그 결과, G≤M이면 단계 S68로 이행한다. G＞M이면 단계 S610으로 이행한다.
동일층의 소정 범위 내(판정 기준 범위)에 비아가 존재하는 경우, 통합 처리를 행하여 비아를 삭감한다. 예컨대, 도 7에 나타내는 통합 전의 도면과 같이 비아와 비아의 거리가 미리 결정된 판정 기준 범위 내이면 비아를 통합한다. 도 7에서는 통합 후 2개의 비아(4)가 비아(71)로 통합되어 있다.
또한, 도 8에 나타내는 통합 전의 도면과 같이 기판의 중심으로부터 반쪽의 층에 존재하는 비아가 소정 범위 내(판정 기준 범위)에 있으면, 통합 처리를 행하여 접속시켜 비아 수를 삭감한다. 도 8에서는 통합 후 2개의 비아(4)가 비아(81)로 통합되어 있다.
판정 기준 범위(예컨대, 0.5 mm, 1.0 mm, 2.0 mm 등을 설정함)를 메모리에 미리 기록하여 통합 가능한 비아를 추출한다. 또한, 주위의 동일층의 소정 범위 내에 비아가 존재하지 않는 경우, 삭제 처리를 행하여 비아 수를 삭감한다.
단계 S68에서는 단계 S67의 결과에 기초하여 비아의 통합 처리를 행하고, 기판 설계 정보의 통합 배치 정보를 변경한다.
단계 S69에서는 열전도율을 재정의한다. 비아가 통합된 경우, 열전달을 동등하게 하기 때문에 등가 열전도율로 변환된다. 즉, 기판 설계 정보의 통합 배치 정보의 열전도율을 변경한다.
단계 S610에서는 변환된 기판 설계 정보를 출력한다.
(실시예 2)
다음에, 발열 밀도를 기초로 한 기판 간략화에 대해서 설명한다.
도 9는 실장 부품의 패키지 면적과 발열량으로부터 산출한 발열 밀도를 기초로 열적으로 엄격한 조건이 되는 발열 밀도를 갖는 실장 부품에 대하여, 비아를 해석 모델화하는 예를 나타낸 도면이다.
분석·변환·처리부(54)에 발열 밀도 판정부를 설치하여, 메모리[라이브러리(53) 등]에 미리 설정한 발열 밀도 판정 값을 기록한다.
발열 밀도 판정부는 실장 부품마다의 발열량으로부터, 기판 상의 부품 주변에 영향을 주는 발열 밀도를 산출한다. 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 발열 밀도 판정 값 이상(발열량이 큼)의 범위에는 도 9에 나타내는 점선 범위 내(판정 기준 범위)에 비아를 배치하도록 기판 설계 정보를 변경한다. 또한, 도 9의 점선 범위 패키지의 발열 밀도가 발열 밀도 판정 값의 범위 밖이면 비아를 출력하지 않는다. 이러한 실시를 컴퓨터(CPU)의 제어 프로그램으로서 작성하고 처리하여도 좋다(발열 밀도 판정 처리).
여기서, 비교하는 경우, 기판 설계 정보에 포함되는 메쉬의 격자마다 발열 밀도를 산출하여 비교하여도 좋다. 또한, 메쉬를 발열 밀도 판정용으로 준비하여 발열 밀도를 산출하여도 좋다.
또한, 발열 밀도 판정부를 반드시 분석·변환·처리부(54)에 설치할 필요는 없다. 또한, 실시예 1의 간략화를 행한 후에 실시예 2를 실행하여도 좋다.
이와 같이 함으로써, 해석 모델의 규모를 축소할 수 있다. 또한, 해석 정밀도를 향상시킴으로써 실제 회로 기판의 열 설계를 최적으로 할 수 있다. 회로 기판 의 설계 효율과 함께 회로 기판의 품질 향상이 가능해진다.
(실시예 3)
실시예 3에서는 도 10에 도시한 바와 같이 기판 설계 정보로부터 해석 모델의 발열 밀도 분포를 트레이스하여, 발열 밀도가 큰 영역이나 발열 밀도차가 극단적인 영역에 비아를 배치하고, 그 이외의 영역에 관해서는 비아를 배치하지 않는다.
실시예 2와 동일하게 발열 밀도를 산출하는 발열 밀도 판정부를 설치한다. 또한, 영역 설정부를 분석·변환·처리부(54) 등에 설치하고, 도 10에 나타내는 바와 같은 영역을 결정한다(영역 설정 처리). 영역은 도 10의 점선으로 나타낸 바와 같이 기판을 분할한다. 본 예에서는 영역의 형상은 정사각형이지만, 이 형상으로 한정되지 않는다. 또한, 영역의 결정은 이용자가 선택하여 결정할 수도 있다.
발열 밀도 판정부에서 산출한 영역 내의 발열 밀도와 발열 밀도 판정 값을 비교하여, 발열 밀도 판정 값 이상(발열 밀도가 높은 영역)이면 영역 내(판정 기준 범위)에 비아를 배치하도록 기판 설계 정보를 변경한다.
또한, 영역 내에서 발열 밀도 판정부에서 산출한 발열 밀도와 영역 내의 발열 밀도 판정 값의 차를 산출하여, 메모리에 미리 설정된 영역 내 발열 밀도차 판정 값 이상이면 비아를 배치하도록 기판 설계 정보를 변경한다. 이러한 처리를 컴퓨터(CPU) 제어 프로그램으로서 작성하여 처리하여도 좋다.
또한, 실시예 1의 간략화를 행한 후에 실시예 3을 실행하여도 좋다.
이와 같이 함으로써, 해석 모델의 규모를 축소할 수 있다. 또한, 해석 정밀 도를 향상시킴으로써 실제 회로 기판의 열 설계를 최적으로 할 수 있다. 회로 기판의 설계 효율과 함께 회로 기판의 품질 향상이 가능해진다.
또한, 발열량이나 패키지 면적이 열적으로 엄격한 조건으로 되는 범위를 초과하는 경우, 비아를 배치하도록 기판 설계 정보를 변경하여도 좋다.
(실시예 4)
도 11에 제조까지의 흐름을 나타낸다.
단계 S111에서는 회로 설계가 행해진다. 예컨대, 장치 사양이 검토되고, 아키텍쳐가 설계되며, 회로 기능을 결정하여 PCB 또는 LSI에 할당한다.
단계 S112에서는 패키지 실장 설계를 행하고, 층 구성, 배선 패턴 등이 결정된다. 논리 설계 외에 타이밍 설계, 파형 해석, 실장 설계, 열 설계, 레이아웃 설계, 소비 전력 해석 등이 행해진다.
단계 S113에서는 상기 설명한 실시예 등에 의해 열 해석을 행한다.
단계 S114에서는 단계 S113의 열 해석 결과에 기초하여 온도 판정을 행하고, 문제가 없으면, 단계 S115로 상세 설계를 행한다.
단계 S116에서는 전자 기기, 자동차, 열 유체, 구조, 전자파 해석, 실장 기판, PKG 기판 해석 모델 작성 장치 등에 이용되는 회로 기판을 제조한다.
또한, 도 12는 열 시뮬레이션 시스템을 나타내는 도면이다. 시스템(121)은 서버(122)와 복수의 단말(123)이 네트워크(124)를 통해 구성되어 있다.
상기 실시예 등에서 설명한 기판 정보 취득 변환(열 해석 모델의 간략화)을 행하는 경우, 각 단말(123)이 독립적으로 기판 정보 취득 변환을 하여도 좋다. 또 한, 단말(123)로부터 서버(122)에 액세스하여 필요한 정보를 취득하도록 하여 기판 정보 취득 변환을 하여도 좋다.
상기 기판 정보 취득 변환을 소프트웨어로, 즉 시스템(121)의 서버(122)나 단말(123) 등의 전자 장치(컴퓨터)로 실행되는 프로그램으로 실현할 수 있다. 또한, 이러한 실시를 하드웨어에 의해 실현하여도 좋다. 나아가서는 전자 장치 등의 컴퓨터에 고정적으로 내장된 소프트웨어인 펌웨어로서도 실현할 수 있다.
또한, 장치 내에 설치되는 컴퓨터(CPU, 정보 처리 장치를 포함함)에 있어서, 외부로부터 PC 등을 이용하여, 상기 실시예에서 설명한 동작이나 단계를 소스로 하는 소정의 프로그램을 메모리(ROM 등)에 보존하고, 기동 시에 컴퓨터에 기록하여, 상기 처리를 실행할 수 있다.
또한, 단체(單體)의 컴퓨터(CPU, FPGA 등의 정보 처리 장치를 포함함) 등을 이용하여, 상기 실시예에 설명한 단계를 소스로 하는 소정의 프로그램을, 메모리(ROM 등)에 보존하고, 기동 시에 상기 컴퓨터에 기록하여, 상기 단계를 실행할 수 있다.
또한, 전술한 바와 같은 흐름도의 처리를 표준 컴퓨터의 CPU에 행하게 하기 위한 제어 프로그램을 작성하여 컴퓨터 판독 가능한 기록 매체에 기록시켜 두고, 그 프로그램을 기록 매체로부터 컴퓨터로 판독하여 CPU로 실행시키도록 하여도 본 발명의 실시는 가능하다.
기록한 제어 프로그램을 컴퓨터 시스템으로 판독하는 것이 가능한 기록 매체의 예를 도 13에 나타낸다. 이러한 기록 매체로서는, 예컨대 컴퓨터 시스템(130) 내장 혹은 외부 부착의 부속 장치로서 구비되는 ROM이나 하드디스크 장치 등의 기억 장치(131), 컴퓨터 시스템(130)에 구비되는 매체 구동 장치(132)에 삽입함으로써 기록된 제어 프로그램을 판독할 수 있는 플렉시블 디스크, MO(광자기 디스크), CD-ROM, DVD-ROM 등의 휴대 가능 기록 매체(133) 등을 이용할 수 있다.
또한, 기록 매체는 통신 회선(134)을 통해 컴퓨터 시스템(130)과 접속되는 프로그램 서버(135)로서 기능하는 컴퓨터 시스템이 구비하고 있는 기억 장치(136)라도 좋다. 이 경우에는 제어 프로그램을 표현하는 데이터 신호로 반송파를 변조하여 얻어지는 전송 신호를 프로그램 서버(135)로부터 전송 매체인 통신 회선(134)을 통해 컴퓨터 시스템(130)에 전송하도록 하고, 컴퓨터 시스템(130)에서는 수신한 전송 신호를 복조하여 제어 프로그램을 재생함으로써 이 제어 프로그램을 컴퓨터 시스템(130)의 CPU로 실행할 수 있게 된다.
또한, 본 발명은 상기 실시 형태로 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러 가지의 개량, 변경이 가능하다.
(부기 1)
회로 기판의 열 전파로 정보를 갖는 기판 설계 정보를 취득하는 기판 설계 정보 취득 처리와,
상기 기판 설계 정보에 기초하여 상기 열 전파로를 통합할 것인지 여부의 통합 판정을 행하는 변환 정보 정의 처리와,
상기 기판 설계 정보와 상기 통합 판정의 결과에 기초하여 상기 열 전파로를 통합하는 동시에, 통합한 상기 열 전파로의 물성 값을 상기 열 전파로의 상기 통합 전의 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 해석 모델 변환 처리를
포함하는 것을 특징으로 하는 기판 정보 취득 변환 방법.
(부기 2)
상기 기판 설계 정보 취득 처리는 상기 회로 기판의 층 구성 정보, 배선 패턴 정보, 비아 정보를 갖는 기판 설계 정보를 취득하고,
상기 변환 정보 정의 처리는 상기 비아 정보로부터 상기 비아 사이의 거리를 산출하고, 미리 메모리에 설정한 접속 판정 값과 비교하여, 상기 비아 사이의 거리가 상기 접속 판정 값의 범위 내일 때, 상기 범위 내의 복수의 상기 비아를 통합할 것인지 여부를 통합 판정하고,
상기 해석 모델 변환 처리는 상기 기판 설계 정보와 상기 통합 판정의 결과에 기초하여 상기 비아를 통합하는 동시에, 통합한 상기 비아의 물성 값을 상기 통합 전의 복수의 비아 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 것을 특징으로 하는 기판 정보 취득 변환 방법.
(부기 3)
상기 변환 정보 정의 처리는 상기 회로 기판의 동일층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하거나 또는 상기 회로 기판의 층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하는 것을 특징으로 하는 기판 정보 취득 변환 방법.
(부기 4)
또한, 상기 기판 설계 정보가 갖는 실장 부품 정보에 있는 실장 부품에 대응 하는 패키지 정보와 발열 정보를 취득하는 기판 설계 정보 분석 처리와,
발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 이상의 범위에 비아를 배치하도록 기판 설계 정보를 변경하며, 발열 밀도 판정 값의 범위 밖이면 비아를 배치하지 않는 발열 밀도 판정 처리를
포함하는 것을 특징으로 하는 기판 정보 취득 변환 방법.
(부기 5)
상기 발열 밀도 판정 처리는 상기 해석 모델 회로 기판에 영역을 설정하고, 발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 범위 내이면 상기 영역 내에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값 범위 밖이면 상기 영역에 비아를 배치하지 않는 것을 특징으로 하는 부기 4에 기재한 기판 정보 취득 변환 방법.
(부기 6)
상기 회로 기판의 층 구성 정보, 배선 패턴 정보, 비아 정보를 포함하는 기판 설계 정보를 취득하는 기판 설계 정보 입력부와,
상기 비아 정보로부터 상기 비아 사이의 거리를 산출하고, 미리 메모리에 설정한 접속 판정 값과 비교하여, 상기 비아 사이의 거리가 상기 접속 판정 값의 범위 내일 때, 상기 범위 내의 복수의 상기 비아를 통합할 것인지 여부의 통합 판정을 행하는 변환 정보 정의부와,
상기 기판 설계 정보와 상기 통합 판정 결과에 기초하여 상기 비아를 통합하는 동시에, 통합한 상기 비아의 물성 값을 상기 통합 전의 복수의 비아의 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 해석 모델 변환부를
구비하는 것을 특징으로 하는 기판 정보 취득 변환 장치.
(부기 7)
상기 변환 정보 정의부는 상기 회로 기판의 동일층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하는 것을 특징으로 하는 부기 6에 기재한 기판 정보 취득 변환 장치.
(부기 8)
상기 변환 정보 정의부는 상기 회로 기판의 층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하는 것을 특징으로 하는 부기 6에 기재한 기판 정보 취득 변환 장치.
(부기 9)
상기 기판 설계 정보가 갖는 실장 부품 정보에 있는 실장 부품에 대응하는 패키지 정보와 발열 정보를 취득하는 기판 설계 정보 분석부와,
발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 이상의 범위에 비아를 배치하도록 기판 설계 정보를 변경하며, 발열 밀도 판정 값의 범위 밖이면 비아를 배치하지 않는 발열 밀도 판정부를
포함하는 것을 특징으로 하는 부기 6에 기재한 기판 정보 취득 변환 장치.
(부기 10)
상기 발열 밀도 판정부는 상기 해석 모델 회로 기판에 영역을 설정하고, 발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 범위 내이면, 상기 영역 내에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값 범위 밖이면 상기 영역에 비아를 배치하지 않는 것을 특징으로 하는 부기 9에 기재한 기판 정보 취득 변환 장치.
(부기 11)
해석 모델 변환 처리의 물성 값은 열전도율인 것을 특징으로 하는 부기 1에 기재한 기판 정보 취득 변환 방법.
(부기 12)
해석 모델 변환 처리는 상기 기판 설계 정보의 상기 층 구성 정보, 상기 배선 패턴 정보로부터 수지와 배선 패턴을 통합하고, 상기 통합 전의 상기 수지와 상기 배선 패턴의 물성 값과 등가로 변환으로 하는 것을 특징으로 하는 부기 1에 기재한 기판 정보 취득 변환 방법.
(부기 13)
해석 모델 변환부의 물성 값은 열전도율인 것을 특징으로 하는 부기 6에 기재한 기판 정보 취득 변환 장치.
(부기 14)
해석 모델 변환부는 상기 기판 설계 정보의 상기 층 구성 정보, 상기 배선 패턴 정보로부터 수지와 배선 패턴을 통합하고, 상기 통합 전의 상기 수지와 상기배선 패턴의 물성 값과 등가로 변환으로 하는 것을 특징으로 하는 부기 6에 기재한 기판 정보 취득 변환 방법.
(부기 15)
상기 회로 기판의 층 구성 정보, 배선 패턴 정보, 비아 정보를 갖는 기판 설계 정보를 취득하여 해석 모델을 생성하는 기판 정보 취득 변환을 실행하는 컴퓨터에,
상기 비아 정보로부터 상기 비아 사이의 거리를 산출하고, 미리 메모리에 설정한 접속 판정 값과 비교하여, 상기 비아 사이의 거리가 상기 접속 판정 값의 범위 내일 때, 상기 범위 내의 복수의 상기 비아를 통합할 것인지 여부의 통합 판정을 행하는 변환 정보 정의 처리와,
상기 기판 설계 정보와 상기 통합 판정의 결과에 기초하여 상기 비아를 통합하는 동시에, 통합한 상기 비아의 물성 값을 상기 통합 전의 복수의 비아의 물성 값과 등가로 변환하고, 열 해석 모델을 생성하는 해석 모델 변환 처리를
컴퓨터에 실행시키는 것을 특징으로 하는 기판 정보 취득 변환 프로그램.
(부기 16)
상기 변환 정보 정의 처리는 상기 회로 기판의 동일층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 컴퓨터에 실행시키는 것을 특징으로 하는 부기 15에 기재한 기판 정보 취득 변환 프로그램.
(부기 17)
상기 변환 정보 정의 처리는 상기 회로 기판의 층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 컴퓨터에 실행시키는 것을 특징으로 하는 부기 15에 기재한 기판 정보 취득 변환 프로그램.
(부기 18)
또한, 상기 기판 설계 정보가 갖는 실장 부품 정보에 있는 실장 부품에 대응하는 패키지 정보와 발열 정보를 취득하는 기판 설계 정보 분석 처리와,
발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 이상의 범위에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값의 범위 밖이면 비아를 배치하지 않는 발열 밀도 판정 처리를 컴퓨터에 실행시키는 것을 특징으로 하는 부기 15에 기재한 기판 정보 취득 변환 프로그램.
(부기 19)
상기 발열 밀도 판정 처리는 상기 해석 모델 회로 기판에 영역을 설정하여, 발열 밀도 판정 값을 미리 설정하고, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하며, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 범위 내이면, 상기 영역 내에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값 범위 밖이면 상기 영역에 비아를 배치하지 않는 것을 컴퓨터에 실행시키는 것을 특징으로 하는 부기 18에 기재한 기판 정보 취득 변환 프로그램.
(부기 20)
해석 모델 변환 처리의 물성 값은 열전도율인 컴퓨터에 실행시키는 것을 특징으로 하는 부기 15에 기재한 기판 정보 취득 변환 프로그램.
(부기 21)
해석 모델 변환 처리는 상기 기판 설계 정보의 상기 층 구성 정보, 상기 배선 패턴 정보로부터 수지와 배선 패턴을 통합하고, 상기 통합 전의 상기 수지와 상기 배선 패턴의 물성 값과 등가로 변환하는 것을 컴퓨터에 실행시키는 것을 특징으로 하는 부기 15에 기재한 기판 정보 취득 변환 프로그램.
(부기 22)
상기 비아가 신호 패턴에 있을 때는 삭제하여 상기 해석 모델을 작성하는 것을 특징으로 하는 부기 1에 기재한 기판 정보 취득 변환 방법.
(부기 23)
상기 비아가 신호 패턴에 있을 때는 삭제하여 상기 해석 모델을 작성하는 것을 특징으로 하는 부기 6에 기재한 기판 정보 취득 변환 장치.
(부기 24)
상기 비아가 신호 패턴에 있을 때는 삭제하여 상기 해석 모델을 작성하는 것을 컴퓨터에 실행시키는 것을 특징으로 하는 부기 15에 기재한 기판 정보 취득 변환 프로그램.
본 발명에 의해, 해석 모델의 규모를 축소할 수 있다. 또한, 해석 정밀도를 향상시킴으로써, 최적 실회로 기판의 열설계를 할 수 있다. 회로 기판 설계의 효율과 함께 회로 기판의 품질 향상이 가능해진다.

Claims (10)

  1. 회로 기판의 열 전파로의 정보를 갖는 기판 설계 정보를 취득하는 기판 설계 정보 취득 처리와,
    상기 기판 설계 정보에 기초하여 상기 열 전파로를 통합할 것인지 여부에 대한 통합 판정(merge determination)을 행하는 변환 정보 정의 처리와,
    상기 기판 설계 정보와 상기 통합 판정의 결과에 기초하여 상기 열 전파로를 통합하는 동시에, 통합한 상기 열 전파로의 물성 값을 상기 열 전파로의 상기 통합 전의 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 해석 모델 변환 처리
    를 포함하는 것을 특징으로 하는 기판 정보 취득 변환 방법.
  2. 제1항에 있어서, 상기 기판 설계 정보 취득 처리는, 상기 회로 기판의 층 구성 정보, 배선 패턴 정보, 비아 정보를 갖는 기판 설계 정보를 취득하고,
    상기 변환 정보 정의 처리는, 상기 비아 정보로부터 상기 비아 사이의 거리를 산출하고, 미리 메모리에 설정한 접속 판정 값과 비교하여, 상기 비아 사이의 거리가 상기 접속 판정 값의 범위 내일 때, 상기 범위 내의 복수의 상기 비아를 통합할 것인지 여부를 통합 판정하고,
    상기 해석 모델 변환 처리는, 상기 기판 설계 정보와 상기 통합 판정의 결과에 기초하여 상기 비아를 통합하는 동시에, 통합한 상기 비아의 물성 값을 상기 통합 전의 복수의 비아의 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 것을 특징으로 하는 기판 정보 취득 변환 방법.
  3. 제2항에 있어서, 상기 변환 정보 정의 처리는, 상기 회로 기판의 동일층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하거나 또는 상기 회로 기판의 층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하는 것을 특징으로 하는 기판 정보 취득 변환 방법.
  4. 제2항에 있어서,
    상기 기판 설계 정보가 갖는 실장 부품 정보에 있는 실장 부품에 대응하는 패키지 정보와 발열 정보를 취득하는 기판 설계 정보 분석 처리와,
    발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도의 판정 값을 비교하여, 상기 발열 밀도 판정 값 이상의 범위에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값의 범위 밖이면 비아를 배치하지 않는 발열 밀도 판정 처리
    를 더 포함하는 것을 특징으로 하는 기판 정보 취득 변환 방법.
  5. 제4항에 있어서, 상기 발열 밀도 판정 처리는, 해석 모델 회로 기판에 영역을 설정하고, 발열 밀도의 판정 값을 미리 설정하여, 상기 실장 부품마다 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도의 판정 값을 비교하여, 상기 발열 밀도 판정 값 범위 내이면 상기 영역 내에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값 범위 밖이면 상기 영역에 비아를 배치하지 않는 것을 특징으로 하는 기판 정보 취득 변환 방법.
  6. 회로 기판의 층 구성 정보, 배선 패턴 정보, 비아 정보를 포함한 기판 설계 정보를 취득하는 기판 설계 정보 입력부와,
    상기 비아 정보로부터 비아 사이의 거리를 산출하고, 미리 메모리에 설정한 접속 판정 값과 비교하여, 상기 비아 사이의 거리가 상기 접속 판정 값의 범위 내일 때, 상기 범위 내의 복수의 비아를 통합할 것인지 여부의 통합 판정을 행하는 변환 정보 정의부와,
    상기 기판 설계 정보와 상기 통합 판정 결과에 기초하여 상기 비아를 통합하는 동시에, 통합한 상기 비아의 물성 값을 상기 통합 전의 복수의 비아의 물성 값과 등가로 변환하여, 열 해석 모델을 생성하는 해석 모델 변환부
    를 구비하는 것을 특징으로 하는 기판 정보 취득 변환 장치.
  7. 제6항에 있어서, 상기 변환 정보 정의부는, 상기 회로 기판의 동일층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하는 것을 특징으로 하는 기판 정보 취득 변환 장치.
  8. 제6항에 있어서, 상기 변환 정보 정의부는 상기 회로 기판의 층마다 상기 접속 판정 값의 범위를 설정하여 상기 통합 판정을 행하는 것을 특징으로 하는 기판 정보 취득 변환 장치.
  9. 제6항에 있어서,
    상기 기판 설계 정보가 갖는 실장 부품 정보에 있는 실장 부품에 대응하는 패키지 정보와 발열 정보를 취득하는 기판 설계 정보 분석부와,
    발열 밀도 판정 값을 미리 설정하여, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 이상의 범위에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값의 범위 밖이면 비아를 배치하지 않는 발열 밀도 판정부
    를 더 포함하는 것을 특징으로 하는 기판 정보 취득 변환 장치.
  10. 제9항에 있어서, 상기 발열 밀도 판정부는, 해석 모델 회로 기판에 영역을 설정하고, 발열 밀도 판정 값을 미리 설정하며, 상기 실장 부품마다의 발열량으로부터 발열 밀도를 산출하고, 산출한 발열 밀도와 발열 밀도 판정 값을 비교하여, 상기 발열 밀도 판정 값 범위 내이면, 상기 영역 내에 비아를 배치하도록 기판 설계 정보를 변경하고, 발열 밀도 판정 값 범위 밖이면 상기 영역에 비아를 배치하지 않는 것을 특징으로 하는 기판 정보 취득 변환 장치.
KR1020070020267A 2006-09-29 2007-02-28 기판 정보 취득 변환 방법 및 기판 정보 취득 변환 장치 KR100832825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00269359 2006-09-29
JP2006269359A JP4980684B2 (ja) 2006-09-29 2006-09-29 基板情報取得変換方法とそのプログラムおよび装置

Publications (2)

Publication Number Publication Date
KR20080029732A true KR20080029732A (ko) 2008-04-03
KR100832825B1 KR100832825B1 (ko) 2008-05-28

Family

ID=38038601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020267A KR100832825B1 (ko) 2006-09-29 2007-02-28 기판 정보 취득 변환 방법 및 기판 정보 취득 변환 장치

Country Status (5)

Country Link
US (1) US7805689B2 (ko)
EP (1) EP1906326A1 (ko)
JP (1) JP4980684B2 (ko)
KR (1) KR100832825B1 (ko)
CN (1) CN101154247B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056570B2 (ja) 2008-05-02 2012-10-24 富士通株式会社 データ処理装置、データ処理方法およびデータ処理プログラム
JP2010073137A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体集積回路設計方法及び設計プログラム
JP5045657B2 (ja) 2008-12-02 2012-10-10 富士通株式会社 プリント基板解析装置、プリント基板解析方法、プリント基板解析プログラム
JP5212296B2 (ja) * 2009-07-22 2013-06-19 富士通株式会社 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム
US20110161628A1 (en) * 2009-12-28 2011-06-30 Kabushiki Kaisha Toshiba Data processing apparatus and method of controlling reconfigurable circuit layer
US20110186267A1 (en) * 2010-02-01 2011-08-04 Suna Display Co. Heat transfer device with anisotropic thermal conducting micro structures
JP5471872B2 (ja) * 2010-06-18 2014-04-16 富士通株式会社 電源回路解析装置，電源回路解析プログラムおよび電源回路解析方法
JP5541032B2 (ja) 2010-09-16 2014-07-09 富士通株式会社 熱解析モデル生成装置、熱解析モデル生成プログラム、熱解析モデル生成方法および熱解析装置
DE102011077206B4 (de) * 2011-06-08 2019-01-31 Zf Friedrichshafen Ag Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
US8484599B2 (en) * 2011-06-10 2013-07-09 Synopsys, Inc. Performing via array merging and parasitic extraction
US9141159B2 (en) 2011-11-03 2015-09-22 International Business Machines Corporation Minimizing aggregate cooling and leakage power with fast convergence
JP2013152535A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 画像ファイル生成装置、画像ファイル解析装置、画像ファイル生成方法、画像ファイル解析方法、画像ファイル生成プログラム、及び画像ファイル解析プログラム
US8464200B1 (en) 2012-02-15 2013-06-11 International Business Machines Corporation Thermal relief optimization
US8566773B2 (en) * 2012-02-15 2013-10-22 International Business Machines Corporation Thermal relief automation
US8914764B2 (en) 2012-06-18 2014-12-16 International Business Machines Corporation Adaptive workload based optimizations coupled with a heterogeneous current-aware baseline design to mitigate current delivery limitations in integrated circuits
US8826203B2 (en) 2012-06-18 2014-09-02 International Business Machines Corporation Automating current-aware integrated circuit and package design and optimization
US8826216B2 (en) 2012-06-18 2014-09-02 International Business Machines Corporation Token-based current control to mitigate current delivery limitations in integrated circuits
US8863068B2 (en) 2012-06-18 2014-10-14 International Business Machines Corporation Current-aware floorplanning to overcome current delivery limitations in integrated circuits
US20160253448A1 (en) * 2012-11-21 2016-09-01 Nec Corporation Circuit board design system, circuit board design method and program recording medium
US9125299B2 (en) * 2012-12-06 2015-09-01 Apple Inc. Cooling for electronic components
US9223167B2 (en) 2013-06-26 2015-12-29 Apple Inc. Liquid crystal switching barrier thermal control
US9477568B2 (en) 2013-09-27 2016-10-25 International Business Machines Corporation Managing interconnect electromigration effects
US9389029B2 (en) 2013-09-30 2016-07-12 Apple Inc. Heat transfer structure
US9197277B2 (en) * 2014-01-13 2015-11-24 Tyco Fire & Security Gmbh Two-way wireless communication enabled intrusion detector assemblies
US9196137B2 (en) 2014-01-13 2015-11-24 Tyco Fire & Security Gmbh Two-way wireless communication enabled intrusion detector assemblies
CN104573284B (zh) * 2015-01-30 2017-08-29 北京遥测技术研究所 一种星载产品结构参数的仿真优化方法
US9674986B2 (en) 2015-08-03 2017-06-06 Apple Inc. Parallel heat spreader
CN108197385A (zh) * 2017-12-30 2018-06-22 华南理工大学 Pcb可靠性的预测方法、装置及计算机设备
US10671792B2 (en) 2018-07-29 2020-06-02 International Business Machines Corporation Identifying and resolving issues with plated through vias in voltage divider regions
CN110113874B (zh) * 2019-05-27 2020-07-07 杭州迪普科技股份有限公司 Pcb元器件及其制作方法
CN114063924A (zh) * 2021-11-18 2022-02-18 惠州华星光电显示有限公司 电源管理芯片数据配置方法、配置架构及显示面板
CN114461030A (zh) * 2021-12-31 2022-05-10 深圳市智仁科技有限公司 一种改善计算机性能的主板布置方法及其主板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385119B2 (ja) 2003-09-08 2009-12-16 国立大学法人九州大学 共通パターン発見装置とプログラム、記憶媒体、及び共通パターン発見方法
JP4223412B2 (ja) * 2004-01-29 2009-02-12 シャープ株式会社 メッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれらメッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板
JP4265978B2 (ja) 2004-01-30 2009-05-20 新電元工業株式会社 多層プリント回路基板の熱設計シミュレーション支援方法及び多層プリント回路基板の熱設計シミュレーション支援プログラム
JP2005346527A (ja) 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 回路シミュレーション方法、デバイスモデル及びシミュレーション回路
JP4481761B2 (ja) * 2004-08-11 2010-06-16 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP4579617B2 (ja) * 2004-08-11 2010-11-10 富士通株式会社 基板変形予測装置、基板変形予測方法および基板変形予測プログラム
JP4154384B2 (ja) 2004-11-08 2008-09-24 松下電器産業株式会社 半導体装置の設計方法
US7269813B2 (en) * 2004-11-19 2007-09-11 Alcatel Off-width pitch for improved circuit card routing
ES2302133T3 (es) 2005-01-26 2008-07-01 Oce-Technologies B.V. Analisis automatico de comportamiento y solucion de fallos.
US20080072182A1 (en) * 2006-09-19 2008-03-20 The Regents Of The University Of California Structured and parameterized model order reduction
US20090030660A1 (en) * 2007-07-24 2009-01-29 Lsi Logic Corporation Method and apparatus for generating fully detailed three-dimensional electronic package and pcb board models

Also Published As

Publication number Publication date
CN101154247B (zh) 2012-09-05
US20080082947A1 (en) 2008-04-03
JP4980684B2 (ja) 2012-07-18
CN101154247A (zh) 2008-04-02
US7805689B2 (en) 2010-09-28
KR100832825B1 (ko) 2008-05-28
JP2008090522A (ja) 2008-04-17
EP1906326A1 (en) 2008-04-02

Similar Documents

Publication Publication Date Title
KR100832825B1 (ko) 기판 정보 취득 변환 방법 및 기판 정보 취득 변환 장치
Stroobandt A priori wire length estimates for digital design
US7823102B2 (en) Thermally aware design modification
US7912692B2 (en) Analysis support system and method, computer readable recording medium storing analysis support program, and analysis support apparatus
CN1815479B (zh) 采用有限元法的结构分析方法
Sandborn et al. Conceptual design of multichip modules and systems
US20090030660A1 (en) Method and apparatus for generating fully detailed three-dimensional electronic package and pcb board models
WO2002069207A1 (fr) Procede et systeme de conception d&#39;une implantation de circuit
RU132297U1 (ru) Автоматизированная система проектирования электронных устройств
Stroobandt et al. Accurate Interconnection Length Estimations for Predictions Early in the Design Cycle.
JP4247686B2 (ja) 情報処理装置
US6711730B2 (en) Synthesizing signal net information from multiple integrated circuit package models
JP2007027152A (ja) プリント基板の設計方法
US20100023299A1 (en) Analysis apparatus
US20010032222A1 (en) System, method and computer accessible storage medium, for creating and editing structured parts list
Li et al. iPD: An Open-source intelligent Physical Design Toolchain
Milojevic et al. Pathfinding: A design methodology for fast exploration and optimisation of 3D-stacked integrated circuits
CN101493853B (zh) 分析支持装置和分析支持方法
JP3961786B2 (ja) ノイズ解析方法及び装置、記憶媒体並びにコンピュータプログラム
Cao et al. Improved a priori interconnect predictions and technology extrapolation in the GTX system
JP2006285860A (ja) シミュレーションモデル生成方法およびその装置
JP2007241802A (ja) 基板設計支援装置、プリント基板、基板設計支援プログラムおよび基板設計支援方法
JPH11251717A (ja) プリント回路基板における部品配置方法
Ringoot et al. A step towards MCM design automation
Maher et al. EDA tools for high-performance MCM

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee