JP2977422B2 - 製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置 - Google Patents

製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置

Info

Publication number
JP2977422B2
JP2977422B2 JP5241585A JP24158593A JP2977422B2 JP 2977422 B2 JP2977422 B2 JP 2977422B2 JP 5241585 A JP5241585 A JP 5241585A JP 24158593 A JP24158593 A JP 24158593A JP 2977422 B2 JP2977422 B2 JP 2977422B2
Authority
JP
Japan
Prior art keywords
logic
elements
logic circuit
logical elements
product specification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5241585A
Other languages
English (en)
Other versions
JPH06203106A (ja
Inventor
昌彦 豊永
道明 村岡
俊郎 秋濃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5241585A priority Critical patent/JP2977422B2/ja
Publication of JPH06203106A publication Critical patent/JPH06203106A/ja
Application granted granted Critical
Publication of JP2977422B2 publication Critical patent/JP2977422B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、短期間に半導体基板又
はプリント基板等の集積回路装置の論理回路を評価する
方法及び装置、上記集積回路装置の製品仕様を推定する
方法及び装置、並びに上記集積回路装置のレイアウト設
計を支援するCAD方法及びCAD装置に関するもので
あり、特に、論理回路を適切に分類するための分類評価
方法及び分類評価装置、製品化された集積回路装置の製
品仕様データベースの作成方法及び作成装置、論理回路
から製品化を図る集積回路装置の製品仕様を推定する製
品仕様推定方法及び製品仕様推定装置並びに集積回路装
置のレイアウト設計を高速化するため論理回路自動階層
生成方法及び論理回路自動階層生成装置に関する。
【0002】
【従来の技術】近年、集積回路装置やプリント基板にお
ける多層配線技術や微細加工等の製造技術の向上によ
り、大規模の集積回路を1チップのLSI又は少数のプ
リント基板で実現することが可能になってきている。こ
のように、LSIチップ又はプリント基板上において実
現する集積回路システムが巨大化するに伴なって、論理
回路からレイアウトを設計する過程を自動化するための
デザインオートメーション(DA)技術が発達してき
た。
【0003】しかしながら、従来の方法や装置では、設
計対象となる論理素子数が膨大になるに伴って、電子計
算機の処理時間が非常に長くなってきていると共に自動
処理した結果の質の劣化が問題となってきている。
【0004】動作仕様の検証は、仮想配線長値(回路規
模に対する配線の長さを統計的に計算した値)を用いる
のが一般的であるが、仮想配線長値が製品の実際の配線
長値と大きく異なることがある。そのために、製品を製
作した後に、論理回路の設計又は論理回路のレイアウト
のやり直しが必要となり、無駄な労力を要するようにな
ってきている。
【0005】この問題を避ける方法として、仮想配線長
値のバラツキを考慮して冗長な配線長により論理回路の
設計を行なう場合がある。しかし、このようにすると、
冗長な配線に信号を出力するため必要となる巨大な信号
出力素子に起因して、LSIのレイアウト面積が大きく
なり、製造コストが増大することになる。
【0006】LSIレイアウトの面積は、素子面積の総
数に定数を乗じることにより得た値に基づき計算するの
が一般的であるが、LSIレイアウトの面積の誤差ひい
てはLSIの製造コストの誤差は2倍以上になることが
多くある。
【0007】さらに、製品の仕様及びコストを満足する
ために、上述のDAによる長時間に亘る設計作業を繰り
返すと、LSI開発期間の増加及び開発コストの増加が
問題になる。
【0008】これらの問題を解決するには、既存の設計
データ、論理回路及び論理回路のレイアウトを製品仕様
に用いることにより、設計時間の短縮を図ったり、推定
の曖昧さを補ったり、レイアウト設計前の段階で高精度
な製品仕様を推定したり、DA処理自体の高速化を図る
方法の確立が望まれる。すなわち、次のような技術の確
立が望まれる。
【0009】(1)既存の論理回路(設計資産)を有効
的に再利用する技術 (2)製造化を図る集積回路装置の製品仕様を精度良く
推定する技術 (3)論理回路の階層化によるDA処理高速化技術 まず、既存の論理回路を有効に利用するためには、既存
の論理回路の分類が必要になる。また、その分類方法に
基づく製品仕様データベースの作成が必要になる。
【0010】従来の技術では、論理回路がどの様な機能
を持つかによって分類することが多く、従って、論理回
路のデータを格納する方法としては、機能毎に製品仕様
データベースを作成する方法がとられていた。
【0011】しかしながら、現実には、同種類の機能を
持つ論理回路ブロックであっても、動作速度、レイアウ
ト面積、消費電力に応じて論理回路の構成は大きく異な
っている。従って、これらの現状を反映させた分類値の
抽出方法及びこのような分類値に基づく製品仕様データ
ベースの作成方法が必要となる。
【0012】また、論理回路素子の階層化の処理速度に
対する効果は、次のようにして見積ることができる。例
えば、ある論理回路分割処理技術における処理時間T
が、素子の数Nに対して二乗の関係で表されるとする。
すなわち、TがN2 に比例するとき、素子を階層化して
NがN/2になったとすると、その様な階層化論理回路
の分割処理時間T’は、(N/2)2 に比例し(1) 式で
示される。つまり、素子数を半分にすれば処理時間は4
分の1になる。
【0013】T’=T/4……(1) しかしながら、通常階層処理をすることにより、処理結
果の質が劣化する。そのことは、Sivanarayana Mallela
and Lov K.Grover 著「Clustering based Simulated A
nnealing for Standard Cell Placement」25-th ACM/IE
EE Design Automation Conference, pp312-317, 1998
年、の文献で階層処理の最適値を実験的、経験的に求め
る中で指摘されている。本文献中においては、クラスタ
ー(一種の階層)生成に際して、クラスターの大きさを
ある定数で制限することによって、処理結果の質の劣化
を回避している。
【0014】ところが、階層化に当たってのクラスター
の最適な大きさは、論理回路の種類や性質によって変化
する。従って、論理回路の特徴を反映させたクラスター
の大きさを決定できる階層化手法の確立が必要になる。
そのためにも、論理回路の特徴を反映した分類値を抽出
する方法が必要となる。
【0015】以上の説明から、上記の技術を確立するに
際して最も重要な技術は、論理回路からの分類値の抽出
方法の確立であることが分かる。
【0016】従来の論理回路分類評価技術としては、論
理回路における機能ブロックと呼ばれる比較的大きな論
理機能を分類値として利用したり、素子数と配線数(以
下、ネット数と称する。)との比率を分類値として利用
していた。
【0017】しかしながら、同数の素子及び配線数を持
つ論理回路が多種多様存在するため、素子数と配線数と
の比率とレイアウトとの相関関係をとると、両者の間の
バラツキが大きすぎる。原理的に、レイアウト設計を推
定するための分類値を論理回路の素子数や配線数から求
めることは困難である。それは、論理回路設計に物理空
間的制約が無いのに対して、レイアウト設計において
は、明らかに2次元という物理空間的制約があるからで
ある。
【0018】従って、論理回路の物理的空間の拡がりの
度合いを分類値として利用すれば、論理回路の設計とレ
イアウト設計との関係を推定する指標となり得ることが
分かる。
【0019】レイアウト面積は論理回路の機能により大
きく異なることを考慮し、論理回路とレイアウトとの関
係を数値化する分類値として論理機能分類を用いる方法
や、レイアウト結果に素子面積や素子数及び配線数やネ
ット数が反映することを考慮し、素子数とネット数との
関係を分類値として用いる方法が知られている。
【0020】
【発明が解決しようとする課題】ところで、論理回路の
分類値として論理機能を利用する場合には、論理回路を
乗算器、加算器及びデータパスなどの論理機能に応じて
分類する。論理機能に基づき合成システムを導入したと
きの設計環境を考えた場合、実現したい論理回路システ
ムの概念設計から、具体的な論理素子や論理素子間の接
続を自動生成する過程において、動作速度の高速化や面
積の最小化などの制御因子の値に応じて、同一の論理的
機能を持つ様々な論理回路が生じることがある。このた
めに、論理回路の分類値として論理機能を用いること
は、個々の論理回路の性質を反映した分類値を抽出でき
ないという問題がある。
【0021】従って、論理回路からの製品仕様の推定が
不可能になり、製品の機能仕様及びコスト仕様を満足す
るために、長時間に亘るDAによる設計作業の繰り返し
が必要となり、LSI開発期間及び開発コストの増加が
避けられない。例えば、同一の4ビットの加算器の論理
回路であっても、キャリールックアヘッド方式とリップ
ルキャリー方式とでは素子数が2倍以上異なることが知
られている。このことから考えても、機能による分類値
を設定しても論理回路の製品仕様を確実に推定すること
は難しい。
【0022】さらに、論理回路の分類値として素子数と
ネット数との比率を用いる方法によると、素子数とネッ
ト数との同一の比率を持つ回路であっても、その論理回
路の配線関係の広がり等の性質が異なる場合がある。こ
の例として図10(a)、(b)及び(c)に示す論理
回路を挙げる。素子数とネット数との比率からすれば、
図10(a)の論理回路と図10(b)の論理回路と
は、共にネット数/素子数=2となり、同一の分類値を
持つことになる。
【0023】一方、論理回路の配線関係をみると、図1
0(b)の論理回路は、1次元的な結合状況を有してお
り、図10(a)の論理回路よりも、ネット数/素子数
=1の分類値を持つ図10(c)の論理回路との類似性
が高いことが分かる。このことから、素子数とネット数
と比率による分類値は、論理回路の特性を正確に反映し
ないことが分かる。
【0024】上述したように、従来から知られている論
理機能による分類値及び素子数とネット数との比率によ
る分類値は、正確な分類指標として用いることができな
いという問題があった。
【0025】上記に鑑み、本発明の第1の目的は、論理
回路の配線関係の特徴を示す分類値を幾何学的な関係か
ら求める方法及び装置を提供することにある。
【0026】また、本発明の第2の目的は、上記の方法
及び装置により導出される分類値によって分類された、
製品化された集積回路装置の製品仕様データベースを作
成する方法及び装置を提供することにある。
【0027】また、本発明の第3の目的は、上記の製品
化された集積回路装置の製品仕様データベースを利用す
ると共に上述した幾何学的な関係から求められた分類値
を用いることにより、製品化を図る集積回路装置の製品
仕様を推定する方法及び装置を提供することにある。
【0028】さらに、本発明の第4の目的は、上述した
幾何学的な関係から求められた分類値を論理回路から抽
出すると共に、同様の分類値を階層処理により作成され
た階層的論理回路から抽出し、両分類値を比較すること
により、CAD処理の質を劣化させない階層処理を行な
う方法及び装置を提供することにある。
【0029】
【0030】
【0031】
【0032】
【課題を解決するための手段】請求項1の発明は、上述
した第3の目的を達成するものであり、具体的には、電
子計算機を用いて製品化を図る集積回路装置の論理回路
に含まれる論理素子及び該論理素子同士を接続する配線
関係から上記論理回路を特徴づける分類値を抽出し、該
分類値に基づき製品化を図る集積回路装置の製品仕様を
推定する製品仕様推定方法を対象とし、製品化を図る集
積回路装置の論理回路に含まれる論理素子及び配線関係
を電子計算機に入力する工程と、入力された論理素子及
び配線関係から上記論理回路に含まれるすべての論理素
子のそれぞれと直接に接続されている1次隣接論理素子
の総数である1次隣接論理素子数を求める工程と、入力
された論理素子及び配線関係から上記1次隣接論理素子
の総数と該1次隣接論理素子のそれぞれと直接に接続さ
れている2次隣接論理素子の総数との合計数である2次
以内隣接論理素子数を求める工程と、上記1次隣接論理
素子数の対数値と上記2次以内隣接論理素子数の対数値
との差を上記論理回路を特徴づける分類値として抽出す
る工程と、請求項3に記載の製品仕様データベース作成
方法により作成された製品化された集積回路装置の製品
仕様データベースから、抽出された製品化を図る集積回
路装置の分類値と同等の分類値を持つ製品化された集積
回路装置の製品仕様を取り出す工程と、取り出された製
品化された集積回路装置の製品仕様に基づき、製品化を
図る集積回路装置の製品仕様を推定する工程と、推定さ
れた製品化を図る集積回路装置の製品仕様を出力する工
程とを備えている構成とするものである。
【0033】
【0034】請求項2の発明は、上述した第1の目的を
達成するものであって、電子計算機を用いて論理回路に
含まれる論理素子及び該論理素子同士を接続する配線関
係から上記論理回路を特徴づける分類値を抽出する論理
回路の分類評価装置を対象とし、論理回路に含まれる論
理素子及び配線関係を電子計算機に入力する手段と、入
力された論理素子及び配線関係から、上記論理回路に含
まれるすべての論理素子のそれぞれと直接に接続されて
いる1次隣接論理素子の総数である1次隣接論理素子数
を求める手段と、入力された論理素子及び配線関係か
ら、上記1次隣接論理素子の総数と該1次隣接論理素子
のそれぞれと直接に接続されている2次隣接論理素子の
総数との合計数である2次以内隣接論理素子数を求める
手段と、上記1次隣接論理素子数の対数値と上記2次以
内隣接論理素子数の対数値との差を上記論理回路を特徴
づける分類値として抽出する手段とを備えている構成と
するものである。
【0035】請求項3の発明は、請求項2の構成に、上
記1次隣接論理素子数を求める手段は、上記論理回路に
含まれる一の論理素子と配線により直接に接続されてい
る論理素子である個別1次隣接論理素子の数を求める手
段と、該工程を上記論理回路に含まれるすべての論理素
子に対して行ない、すべての論理素子の個別1次隣接論
理素子の総数を求める手段とからなり、上記2次以内隣
接論理素子数を求める手段は、一の個別1次隣接論理素
子と配線により直接に接続されている論理素子である個
別2次隣接論理素子の数を求める手段と、該工程を上記
論理回路に含まれるすべての個別1次隣接論理素子に対
して行ない、すべての個別1次隣接論理素子の個別2次
隣接論理素子の総数を求め、すべての論理素子の個別1
次隣接論理素子の総数とすべての個別1次隣接論理素子
の個別2次隣接論理素子の総数との合計数を求める手段
とからなるという構成を付加するものである。
【0036】請求項4の発明は、上述した第2の目的を
達成するものであって、電子計算機を用いて製品化され
た集積回路装置の論理回路に含まれる論理素子及び該論
理素子同士を接続する配線関係から上記論理回路を特徴
づける分類値を抽出し、該分離値に基づき製品化された
集積回路装置の製品仕様のデータベースを作成する製品
仕様データベース作成装置を対象とし、製品化された集
積回路装置の論理回路に含まれる論理素子及び配線関係
を電子計算機に入力する手段と、入力された論理素子及
び配線関係から上記論理回路に含まれるすべての論理素
子のそれぞれと直接に接続されている1次隣接論理素子
の総数である1次隣接論理素子数を求める手段と、入力
された論理素子及び配線関係から、上記1次隣接論理素
子の総数と該1次隣接論理素子のそれぞれと直接に接続
されている2次隣接論理素子の総数との合計数である2
次以内隣接論理素子数を求める手段と、上記1次隣接論
理素子数の対数値と上記2次以内隣接論理素子数の対数
値との差を上記論理回路を特徴づける分類値として抽出
する手段と、抽出された分類値をキーワードとして上記
製品化された集積回路装置の製品仕様が分類された製品
仕様データベースを作成する手段とを備えている構成と
するものである。
【0037】請求項5の発明は、上述した第3の目的を
達成するものであって、電子計算機を用いて製品化を図
る集積回路装置の論理回路に含まれる論理素子及び該論
理素子同士を接続する配線関係から上記論理回路を特徴
づける分類値を抽出し、該分類値に基づき製品化を図る
集積回路装置の製品仕様を推定する製品仕様推定装置を
対象とし、製品化を図る集積回路装置の論理回路に含ま
れる論理素子及び配線関係を電子計算機に入力する手段
と、入力された論理素子及び配線関係から上記論理回路
に含まれるすべての論理素子のそれぞれと直接に接続さ
れている1次隣接論理素子の総数である1次隣接論理素
子数を求める手段と、入力された論理素子及び配線関係
から上記1次隣接論理素子の総数と該1次隣接論理素子
のそれぞれと直接に接続されている2次隣接論理素子の
総数との合計数である2次以内隣接論理素子数を求める
手段と、上記1次隣接論理素子数の対数値と上記2次以
内隣接論理素子数の対数値との差を上記論理回路を特徴
づける分類値として抽出する手段と、請求項4に記載の
製品仕様データベース作成装置により作成された製品化
された集積回路装置の製品仕様データベースから、抽出
された製品化を図る集積回路装置の分類値と同等の分類
値を持つ製品化された集積回路装置の製品仕様を取り出
す手段と、取り出された製品化された集積回路装置の製
品仕様に基づき、製品化を図る集積回路装置の製品仕様
を推定する手段と、推定された製品化を図る集積回路装
置の製品仕様を出力する手段とを備えている構成とする
ものである。
【0038】請求項6の発明は、上述した第4の目的を
達成するものであって、電子計算機を用いて論理回路に
含まれる論理素子及び該論理素子同士を接続する配線関
係から階層論理回路を作成する論理回路自動階層生成装
置を対象とし、論理回路に含まれる論理素子及び配線関
係を電子計算機に入力する手段と、入力された論理素子
及び配線関係から上記論理回路に含まれるすべての論理
素子のそれぞれと直接に接続されている1次隣接論理素
子の総数である1次隣接論理素子数を求める手段と、入
力された論理素子及び配線関係から上記1次隣接論理素
子の総数と該1次隣接論理素子のそれぞれと直接に接続
されている2次隣接論理素子の総数との合計数である2
次以内隣接論理素子数を求める手段と、上記1次隣接論
理素子数の対数値と上記2次以内隣接論理素子数の対数
値との差を上記論理回路を特徴づける第1の分類値とし
て抽出する手段と、上記論理回路を階層処理することに
より上位の階層的論理回路を作成する手段と、上位の階
層的論理回路に含まれる論理素子及び該論理素子同士を
接続する配線関係から上記階層的論理回路に含まれるす
べての論理素子のそれぞれと直接に接続されている1次
隣接論理素子の総数である1次隣接論理素子数を求める
手段と、上記上位の階層的論理回路に含まれる論理素子
及び該論理素子同士を接続する配線関係から上記1次隣
接論理素子の総数と該1次隣接論理素子のそれぞれと直
接に接続されている2次隣接論理素子の総数との合計数
である2次以内隣接論理素子数を求める手段と、上記1
次隣接論理素子数の対数値と上記2次以内隣接論理素子
数の対数値との差を上記階層的論理回路を特徴づける第
2の分類値として抽出する手段と、上記第1の分類値と
上記第2の分類値との差が所定の許容値に達しているか
否かを判断する手段と、上記上位の階層的論理回路を階
層処理することにより上位の階層的論理回路を作成する
手段とを備えている構成とするものである。
【0039】
【作用】請求項1〜請求項6の発明の主要部は、論理回
路に含まれている論理素子と直接に配線によって接続さ
れている1次隣接素子の総数N1の対数値と、該1次隣
接素子の総数と、該1次隣接素子と直接に配線によって
接続されている2次隣接素子数の総数との合計数である
N2の対数値との差λを論理回路の分類値として用いる
ものである。
【0040】以下、上記の分類値λについて詳しく説明
する。
【0041】一般に図形の複雑さの特徴を抽出する方法
として、フラクタル理論に基づき導き出される、図形の
フラクタル次元dと呼ばれる値を用いる方法が知られて
いる。この方法は、例えば、「フラクタル数学入門」
(倍風館)に示されている。この「フラクタル数学入
門」に示されている方法は概略以下の通りである。
【0042】対象となる図形を長さrのセル(例えば直
径rの円や球又は1辺rの正方形)を用いて完全に被覆
することができた場合、つまり対象となる図形をn個の
セルにより覆い尽くすことができた場合、d、r及びn
の間に次の(2) 式の関係が生じる。
【0043】n=N/rd ……(2) ここで、Nは、長さr=1のセルによって図形を被覆し
た場合のセルの総数である。(2) 式を整理すると(3) 式
が得られる。
【0044】 log(n)=log(N/rd ) =log(N)−log(rd ) =log(N)−d・log(r)……(3) (3) 式をdについてまとめ直すと、 d={log(N)−log(n)}/log(r)……(4) となる。
【0045】簡単な試行により、2次元の単純な構造を
持つ図形であればd=2となり、3次元の単純な構造を
持つ図形であればd=3となることが確認できる。
【0046】フラクタル理論では、長さrを様々に変化
させても、dが定数となる性質を持つ図形はフラクタル
であると定義される。そこで、dを未知数とし、長さr
1及び長さr2の2つのセルを用いて任意の図形につい
てフラクタル次元dを計算する場合について考察する。
【0047】長さr1及び長さr2のセルにより被覆し
た場合のセル総数をそれぞれn1及びn2とすると、
(4) 式より次式が得られる。
【0048】 d={log(N)−log(n1)}/log(r1)……(5) d={log(N)−log(n2)}/log(r2)……(6) いま、r1とr2の比が1:2、つまり(7) 式の関係が
成り立つとすれば、(5) 、(6) 及び(7) 式より(8) 、
(9) の式が得られる。
【0049】 r2=2・r1……(7) log(r1)・d={log(N)−log(n1)}……(8) log(2・r1)・d={log(N)−log(n2)} {log(2)+log(r1)}・d ={log(N)−log(n2)}……(9) (9) 式から(8) 式を引き、r1,Nの項を消去すると、
r1及びr2による被覆数n1及びn2によって、dを
決定する(10)式が得られる。
【0050】 log(2)・d=log(n1)−log(n2) d={log(n1)−log(n2)}/log(2)……(10) 本発明は、論理回路における論理素子及び論理素子同士
を接続する配線を、素子及び素子同士の空間位置関係と
見做し、1次隣接素子の総数N1がr=1における位置
関係を表し、2次以内隣接素子の総数N2がr=2にお
ける位置関係を表すものと定義する。つまり、N1をr
=1の長さのセルに含まれる素子の総数と定義し、N2
をr=2の長さのセルに含まれる素子の総数と定義す
る。全素子の数をNAとすると、長さr=1のセルによ
り被覆される素子数の平均値はN1/NAである。従っ
て、長さr=1のセルにより被覆した場合のセル数n1
は、全素子数を長さr=1のセル内の素子数の平均値N
1/NAで割って得られる。すなわち、次の(11)式の関
係が得られる。
【0051】 n1=NA/(N1/NA) =NA2 /N1……(11) 同様に、2次以内隣接素子数N2は、長さr=2のセル
内に入る素子数であるから、長さr=2のセルにより被
覆した場合のセル数n2は、次の(12)式により得られ
る。
【0052】n2=NA2 /N2……(12) (11)式及び(12)式を(10)式に代入すると、次の(13)式が
得られる。
【0053】 d={log(n1)−log(n2)}/log(2) ={log(NA2 /N1)−log(NA2 /N2)}/log(2) ={log(N2)−log(N1)}/log(2)……(13) 一方、本発明における論理回路の分類値λをN1及びN
2を用いて示すと、次の(14)式の通りになる。
【0054】 λ=log(N2)−log(N1)……(14) log(2)が定数であることを考慮すると、本発明に
おける論理回路の分類値λは、図形の性質を分類する値
として信頼できるフラクタル次元と同質の値であること
が分かる。従って、本発明における論理回路の分類値λ
を用いることにより、論理回路の図形的な複雑さをより
本質的に求めることが可能になる。
【0055】また、上記の分類値λを利用した請求項3
及び8の発明に係る製品仕様データベースの作成方法及
び作成装置、上記の分類値λ及び上記の製品仕様データ
ベースを利用した請求項4及び9の発明に係る製品仕様
の推定方法及び推定装置においても、上記の分類値λを
用いる方法が効果的であることが理解できる。
【0056】また、論理回路及び階層処理をした階層的
論理回路を分類評価をすることにより、階層処理に伴う
論理回路の性質の変化を適切に観測することができるた
め、請求項5及び10の発明に係る論理回路自動階層生
成方法及び論理回路自動階層生成装置によると、適切な
論理回路の階層化が可能となる。
【0057】
【実施例】
(第1実施例)以下、本発明の第1実施例である論理回
路の分類方法について説明する。
【0058】まず、図1に示す処理の流れに沿って、図
10(a)〜(c)に示した論理回路について分類値を
抽出する。図10(a)〜(c)においてクロスの斜線
を付した四角形は論理素子101を示し、論理素子10
1同士を結ぶ実線は論理素子101同士を接続する配線
102を示している。
【0059】図1は、本発明に係る論理回路の分類値を
計算する方法におけるデータ処理の流れを説明してい
る。
【0060】まず、入力ステップ10において、論理回
路に含まれる論理素子101の種類及び該論理素子10
1同士を接続する配線102の配線関係(ネットリス
ト)を電子計算機に読み込む。
【0061】図10(a)の回路は2次元セルアレイ構
造を持つ乗算器のような回路に相当し、図10(b)の
回路は1次元セルアレイを有しシフトレジスタ等の回路
に相当し、図10(c)の回路は1次元インバーターチ
ェーンであり、発振回路などで良くみられる回路に相当
する。
【0062】次に、ステップ20において、全論理素子
101の1次隣接素子数N1を求める。ステップ20
は、具体的には、図2に示すステップ21〜23により
実現される。すなわち、ステップ21において1次隣接
素子数N1を0と初期化し、ステップ22において、1
次隣接素子導出処理を行なっていない論理素子について
1次隣接素子を導出する。ここで、基準となる論理素子
と該論理素子の1次隣接論理素子群との関係は、図11
(a)において白色の四角形で示した素子103と斜線
の四角形で示した論理素子群104との関係である。次
にステップ23において、1次隣接素子群の素子数を1
次隣接素子数N1に加える。さらに、この処理を全ての
論理素子について行なうために、繰り返し判定処理とし
てステップ24を行ない、全ての論理素子が処理される
までステップ22及び23の処理を繰り返す。以上のよ
うにして、1次隣接素子数N1を導出するステップ20
が完了する。
【0063】図10(a),(b)及び(c)に示す論
理回路ついての1次隣接素子数N1は、素子数をNとし
て[表1]に示されている。[表1]においては、素子
数Nのほかにネット数も表示している。ここでは、説明
を簡単にするために回路の境界を周期的境界条件にして
いる。
【0064】
【表1】
【0065】次に、ステップ30において、全論理素子
101の2次以内隣接素子数N2を求める。ステップ3
0は、具体的には、図3に示すステップ31〜34によ
り実現される。すなわち、ステップ31において2次以
内隣接素子数N2を0と初期化し、ステップ32におい
て、2次以内隣接素子導出処理を行なっていない論理素
子に対して2次以内隣接素子群を導出する。ここで、基
準となる論理素子と2次以内隣接素子群との関係は、図
11(b)において白色の四角形で示した素子103と
斜線の四角形で示した論理素子群105との関係であ
る。次にステップ33において、2次以内隣接素子群の
素子数をN2に加える。さらに、この処理を全ての論理
素子について行なうために、繰り返し判定処理としてス
テップ34を行ない、全ての論理素子が処理されるまで
ステップ32及び33の処理を繰り返す。以上のように
して、2次以内隣接素子数N2を導出するステップ30
が完了する。
【0066】図10(a),(b)及び(c)に示す論
理回路ついての2次以内隣接素子数N2も、素子数をN
として[表1]に示されている。[表1]において、1
次隣接素子数N1がネット数の2倍の関係になっている
のは、図10(a)及び(b)に示す論理回路における
配線が常に2つの論理素子同士を接続しているためであ
る。一般的には、1次隣接素子数N1とネット数とは一
致しない。
【0067】次に、ステップ40において、2次以内隣
接素子数N2の対数値と1次隣接素子数N1の対数値と
の差を論理回路の分類値λとして導出する。分類値λを
[表1]から実際に求めると、[表2]に示すものとな
る。ここにおいて、論理回路の分類値λは次の(15)式と
して与えられる。
【0068】 λ=log(N2)−log(N1)……(15)
【表2】
【0069】次に、ステップ50において、[表2]の
λを論理回路の分類値として出力し、第1実施例に係る
論理回路の分類評価方法の処理を完了する。
【0070】図4は、以上説明した論理回路の分類評価
方法を、論理回路の分類評価装置として実現する構成を
示している。上述した論理回路の論理素子および配線関
係の入力処理は入力装置91により実行され、1次隣接
論理素子数N1の導出処理、2次以内隣接論理素子数N
2の導出処理及び分類値λの導出処理は中央処理装置9
3により実行され、分類値λの出力は出力装置92によ
り実行され、途中の計算及び一時記憶に必要なデータは
記憶装置94に確保される。
【0071】論理回路のレイアウトを論理回路の2次元
平面への写像と考えると、論理回路の論理素子同士の結
合関係は最もレイアウトに反映する。
【0072】以上のように、第1実施例に係る論理回路
の分類評価方法及び分類評価装置によると、論理回路の
フラクタル的性質に基づいて論理回路に含まれる論理素
子と配線関係との関係を表現しているので、レイアウト
をより精度良く反映した形で論理回路を分類することが
可能となった。
【0073】(第2実施例)以下、図5及び図6
(a),(b)に基づき、本発明の第2実施例に係る製
品仕様データベース作成方法について説明する。図5は
製品仕様データベース作成方法の処理の流れを示し、図
6(a)は製品仕様データベース作成装置の構成を示
し、図6(b)は製品仕様データベース作成装置におけ
る製品仕様データベース55に格納された製品仕様デー
タ56を示している。
【0074】まず、ステップ41において、製品化され
たLSIやプリント基板等の論理回路及び製品仕様51
を論理回路入力手段52に読み込む。製品仕様として
は、例えば図6(b)に示す論理素子面積56a、素子
数56b、配線数56c、レイアウト面積56d及び消
費電力56e等がある。また、ここで言う論理回路と
は、図10(a)〜(c)において示した論理素子10
1及び配線102のことである。
【0075】次に、ステップ42において、分類値抽出
手段53により、上記論理回路の分類値λを求める。こ
の分類値λを求める方法は第1実施例において説明した
のでここでは省略する。この分類値λは、論理回路によ
って異なった値を持つがおよそ0〜4の範囲内に入る。
レイアウトのベンチマークデータとしてよく用いられる
MCNCの回路2種類(Krzysztof Kozminski の論文
“Benchmarks forlayout synthesis-Evanluation and c
urrent status,”Proceedings of 28th Design Automat
ion Conference,pp265-270,June 1991 参照)に対する
分類値λを[表3]に示す。
【0076】
【表3】
【0077】これら以外の論理回路についても分類値λ
を調べたが、調べた範囲内では分類値λが4.0を超え
るものは存在していない。従って、例えば、製品データ
ベースのキーワードとしての分類値λを0.1刻み程度
に設定し、分類値が0.1刻みの範囲内に属する論理回
路を略同一の分類値λを持つ論理回路と呼ぶことにす
る。
【0078】次に、ステップ43において、回路情報格
納手段54により分類値抽出手段53が求めた分類値λ
が、製品仕様データベース55に格納されている製品仕
様データ56のいずれのキーワードと略同一であるか否
かを判断し、例えば、[表2]に示すように、図10
(a)の論理回路の分類値λ=1.0986、図10
(b)及び(c)にの論理回路の分類値λ=0.693
1を各々キーワードλ1,λ2とすると、分類値抽出手
段53が求めた分類値λがキーワードλ1,λ2の何れ
かとほぼ同一であれば、ほぼ同一と判断されたキーワー
ドを有する製品仕様データ56に製品仕様を書き込む。
一方、分類値λがキーワードλ1,λ2の何れともほぼ
同一でなければ、該分類値λを新たなキーワードとし、
このキーワードの下に製品仕様データ56を書き込む。
このようにして、同一のキーワードの下に製品仕様デー
タ56が多重に管理される。製品仕様データ56として
書き込まれるものは、上述したように、論理素子面積5
6a、素子数56b、配線数56c、レイアウト面積5
6d及び消費電力56e等である。このようにして、製
品仕様をより細かく分類した製品仕様データベース55
が作成される。
【0079】これらを装置として実現しているのが、上
述した図4に示す装置である。上述した論理回路および
製品仕様の入力処理は入力装置91により実行され、1
次隣接論理素子数N1の導出処理、2次以内隣接論理素
子数N2の導出処理及び分類値λの導出処理は中央処理
装置93により実行され、分類値λの出力は出力装置9
2により実行され、途中の計算及び一時記憶に必要なデ
ータ並びに製品仕様データ56は記憶装置94に確保さ
れる。
【0080】製品仕様は論理回路のレイアウトの結果を
反映するものである。従って、論理回路のレイアウトを
論理回路の2次元平面への写像と考えると、論理回路の
論理素子間の結合関係は最もレイアウトに反映される。
このため、第2実施例に係る製品仕様データベース作成
方法及び製品仕様データベース作成装置は、論理回路の
フラクタル的性質に基づいて論理回路に含まれる論理素
子と配線関係との関係を分類しているので、論理回路の
レイアウトをより精度良く反映した形で製品仕様データ
を管理することができる。
【0081】(第3実施例)以下、図7及び図8に基づ
き、本発明の第3実施例に係る製品仕様推定方法につい
て説明する。図7は製品仕様推定方法の処理の流れを示
し、図8は製品仕様推定装置の構成を示している。
【0082】まず、ステップ61において、製品化を図
るLSIやプリント基板等の論理回路51を論理回路入
力手段52に読み込む。論理回路51とは、図10
(a)〜(c)において示した論理素子101及び配線
102のことである。
【0083】次に、ステップ62において、分類値抽出
手段53により、上記論理回路51の分類値λを求め
る。この分類値λを求める方法は第1実施例において説
明したのでここでは省略する。
【0084】次に、ステップ63において、分類値比較
手段71は、分類値抽出手段53によって求められた製
品化を図る半導体集積装置の分類値λと第2実施例にお
いて作成した製品仕様データベース55のキーワード
(分類値)との比較を行なう。比較の対象となるキーワ
ードは、図8に示す製品仕様データベース55に登録さ
れている製品仕様データ56を分類しているすべてのキ
ーワードである。
【0085】次に、ステップ64において、製品仕様デ
ータ抽出手段72は、分類値比較手段71により上記分
類値λと製品仕様データベース55のキーワードとを比
較した結果ほぼ一致する製品仕様データ56の中から、
さらに論理回路の素子面積、素子数及び配線数を考慮
し、これらが最も類似する製品仕様データ56を抽出す
る。
【0086】次に、ステップ65において、サイズ仕様
推定手段73は、製品仕様データ抽出手段72により抽
出された製品仕様データ56に基づき、レイアウト面積
56d、消費電力56e等の推定値を求める。
【0087】上述したサイズ仕様推定手段73は、例え
ば、同一の分類値λを持つ既設計の論理回路のデータの
レイアウト面積56dをSO、素子面積56aをEO、
消費電力56eをWOとして、次式に基づき、面積サイ
ズ因子SF、消費電力サイズ因子WFを求める。
【0088】SF=SO/EO WF=WO/EO として求めるものである。
【0089】最後に、ステップ66において、表示装置
74は上記の推定値を出力する。
【0090】これらを装置として実現しているのが、上
述した図4に示す装置である。上述した論理回路の入力
処理は入力装置91により実行され、1次隣接論理素子
数N1の導出処理、2次以内隣接論理素子数N2の導出
処理、分類値λの導出処理、分類値とキーワードとの比
較、製品仕様データの抽出等は中央処理装置93により
実行され、サイズ仕様の推定値の出力は出力装置92に
より実行され、途中の計算及び一時記憶に必要なデータ
並びに製品仕様データ56は記憶装置94に確保され
る。
【0091】製品仕様は論理回路のレイアウトの結果を
反映するものである。従って、論理回路のレイアウトを
論理回路の2次元平面への写像と考えると、論理回路の
論理素子間の結合関係は最もレイアウトに反映する。こ
のため、第3実施例に係る製品仕様推定方法及び製品仕
様推定装置は、論理回路のフラクタル的性質に基づいて
論理回路に含まれる論理素子と配線関係との関係を分類
すると共に、同様に分類された製品仕様データベースか
ら製品仕様データを抽出するので、論理回路をより精度
良く推定することができる。
【0092】(第4実施例)以下、図9に基づき、本発
明の第4実施例に係る論理回路自動階層生成方法につい
て説明する。図9は階層自動階層生成方法の処理の流れ
を示している。
【0093】まず、ステップ81において、LSIやプ
リント基板等の論理回路を読み込む。ここで言う論理回
路とは、図10(a)〜(c)において示した論理素子
101及び配線102のことである。
【0094】次に、ステップ82において、上記論理回
路の第1の分類値λ0を求める。この第1の分類値λ0
を求める方法は第1実施例において説明したので、ここ
では省略する。
【0095】次に、ステップ83において、論理回路に
対して階層処理を行なうことにより階層的論理回路を作
成する。1回目の階層処理の具体的な方法としては、例
えば、任意の配線関係により接続されている隣接する2
つの素子を抽出するような素朴な階層処理が例として挙
げられる。
【0096】次に、ステップ84において、階層化され
た階層的論理回路の第2の分類値λを第1実施例と同様
の方法により求める。
【0097】次に、ステップ85において、第2の分類
値λと第1の分類値λ0との差が論理回路の変化許容率
αよりも大きいか否かを判断する。第2の分類値λと第
1の分類値λ0との差が変化許容率α以上であれば階層
処理を終了し、ステップ86で出力する。
【0098】第2の分類値λと第1の分類値λ0との差
が変化許容率αに達していなければ、ステップ83にも
どり、階層的論理回路に対して階層処理を行なうことに
より上位の階層的論理回路を作成する。
【0099】上記の変化許容率αは、様々な論理回路に
おいて階層処理毎にレイアウト処理を行ない、最適なレ
イアウト処理を実現するλとλ0との関係から実験的に
決定して求める。
【0100】これらを装置として実現しているのが、上
述した図4に示す装置である。上述した論理回路の入力
処理は入力装置91により実行され、1次隣接論理素子
数N1の導出処理、2次以内隣接論理素子数N2の導出
処理、分類値λ0,λの導出処理、階層処理等は中央処
理装置93により実行され、階層的論理回路の出力は出
力装置92により実行され、途中の計算及び一時記憶に
必要なデータは記憶装置94に確保される。
【0101】第4実施例に係る論理回路階層自動階層生
成方法及び論理回路階層自動階層生成装置は、論理回路
のフラクタル的性質を変更することなく、上位の階層的
論理回路を自動生成することができるため、あらゆるC
AD処理において、元の論理回路に見られる性質を反映
する。しかも、階層処理による取扱論理素子数の減少効
果があるため、階層処理の質を劣化させずに処理時間の
短縮が可能となり、巨大な論理回路に対するCADの処
理時間の問題を解決することができる。
【0102】尚、上記各実施例においては、特殊な論理
回路を使用したが、これに代えて、一般の半導体集積回
路装置における論理回路データ、プリント基板における
論理回路データ又は高位論理階層の設計におけるブロッ
ク論理回路データを論理回路として入力しても本発明が
有効であることは言うまでもない。
【0103】また、分類値λとしては、1次隣接素子数
N1及び2次以内隣接素子数N2を用いて計算している
が、更に高次の隣接素子数について上記同様の方法を行
なうことは、本発明の1次的又は2次的な拡張であり、
本発明と本質的に変わらないことは言うまでもない。
【0104】
【発明の効果】本発明に係る論理回路の分類評価方法及
び分類評価装置によると、論理回路の分類値として、図
形の性質を分類する理論として信頼されているフラクタ
ル理論において図形の性質を分類する値として用いられ
るフラクタル次元と同質のものを用いているため、論理
回路の図形的な複雑さをより本質的に求めることが可能
になるので、複雑な論理回路の論理素子及び配線関係を
確実に反映した分類が可能になる。このため、請求項1
の発明によると、同一の論理機能を有する機能ブロック
をその性質により分類することができると共に、同一の
ネット数及び同一の配線数を有する論理回路を適切に分
類することができる。
【0105】本発明に係る製品仕様データベース作成方
法及び製品仕様データベース作成装置によると、上述の
フラクタル次元と同質の分類値を用いて製品仕様データ
を分類するので、一般の論理回路の論理素子及び配線関
係を反映した分類に基づく製品仕様データベースを作成
することができる。
【0106】本発明に係る製品仕様推定方法及び製品仕
様推定装置によると、製品化を図る集積回路装置の論理
回路を上述のフラクタル次元と同質の分類値を用いて分
類すると共に、上記の分類値をキーワードとして分類さ
れている製品仕様データベースから同等の分類値を有す
る製品化された集積回路装置の製品仕様を取り出すた
め、製品化を図る集積回路装置の論理回路の推定が確実
になる。
【0107】本発明に係る論理回路自動階層生成方法及
び論理回路自動階層生成装置によると、論理回路のフラ
クタル的性質を変更することなく、上位の階層的論理回
路を自動生成することができるため、あらゆるCAD処
理において、元の論理回路に見られる性質を反映する。
このため、CAD処理を高速化する階層的論理回路の生
成を質を劣化させずに行なうことができるので、巨大な
論理回路に対するCADの処理に要する時間を短縮する
ことができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る論理回路の分類評価
方法の処理の流れを示す図である。
【図2】上記論理回路の分類評価方法における全論理素
子の1次隣接素子数を求める処理の流れを示す図であ
る。
【図3】上記論理回路の分類評価方法における全論理素
子の2次以内隣接素子数を求める処理の流れを示す図で
ある。
【図4】上記論理回路の分類評価方法を実現する装置の
構成を示す図である。
【図5】本発明の第2実施例に係る製品仕様データベー
ス作成方法の処理の流れを示す図である。
【図6】(a)は本発明の第2実施例に係る製品仕様デ
ータベース作成装置の構成を示す図であり、(b)は上
記製品仕様データベース作成装置における製品仕様デー
タの構成を示す図である。
【図7】本発明の第3実施例に係る製品仕様推定方法の
処理の流れを示す図である。
【図8】本発明の第3実施例に係る製品仕様推定装置の
構成を示す図である。
【図9】本発明の第4実施例に係る論理回路自動階層生
成方法の処理の流れを示す図である。
【図10】(a)、(b)及び(c)はそれぞれ集積回
路装置の論理回路の例を示す図である。
【図11】(a)は1次隣接素子群を示す図であり、
(b)は2次以内隣接素子群を示す図である。
【符号の説明】
52 論理回路入力手段 53 分類値抽出手段置 54 回路情報格納手段 55 製品仕様データベース 56 製品仕様データ 71 分類値比較手段 72 製品仕様データ抽出手段 73 サイズ仕様推定手段 74 表示手段 91 入力手段 92 出力手段 93 中央処理装置 94 記憶装置 101 論理素子 102 配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 17/50 JICSTファイル(JOIS)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子計算機を用いて製品化を図る集積回
    路装置の論理回路に含まれる論理素子及び該論理素子同
    士を接続する配線関係から上記論理回路を特徴づける分
    類値を抽出し、該分類値に基づき製品化を図る集積回路
    装置の製品仕様を推定する製品仕様推定方法であって、 製品化を図る集積回路装置の論理回路に含まれる論理素
    子及び配線関係を電子計算機に入力する工程と、 入力された論理素子及び配線関係から、上記論理回路に
    含まれるすべての論理素子のそれぞれと直接に接続され
    ている1次隣接論理素子の総数である1次隣接論理素子
    数を求める工程と、 入力された論理素子及び配線関係から、上記1次隣接論
    理素子の総数と該1次隣接論理素子のそれぞれと直接に
    接続されている2次隣接論理素子の総数との合計数であ
    る2次以内隣接論理素子数を求める工程と、 上記1次隣接論理素子数の対数値と上記2次以内隣接論
    理素子数の対数値との差を上記論理回路を特徴づける分
    類値として抽出する工程と、 請求項3に記載の製品仕様データベース作成方法により
    作成された製品化された集積回路装置の製品仕様データ
    ベースから、抽出された製品化を図る集積回路装置の分
    類値と同等の分類値を持つ製品化された集積回路装置の
    製品仕様を取り出す工程と、 取り出された製品化された集積回路装置の製品仕様に基
    づき、製品化を図る集積回路装置の製品仕様を推定する
    工程と、 推定された製品化を図る集積回路装置の製品仕様を出力
    する工程とを備えていることを特徴とする製品仕様推定
    方法。
  2. 【請求項2】 電子計算機を用いて論理回路に含まれる
    論理素子及び該論理素子同士を接続する配線関係から上
    記論理回路を特徴づける分類値を抽出する論理回路の分
    類評価装置であって、 論理回路に含まれる論理素子及び配線関係を電子計算機
    に入力する手段と、 入力された論理素子及び配線関係から、上記論理回路に
    含まれるすべての論理素子のそれぞれと直接に接続され
    ている1次隣接論理素子の総数である1次隣接論理素子
    数を求める手段と、 入力された論理素子及び配線関係から、上記1次隣接論
    理素子の総数と該1次隣接論理素子のそれぞれと直接に
    接続されている2次隣接論理素子の総数との合計数であ
    る2次以内隣接論理素子数を求める手段と、 上記1次隣接論理素子数の対数値と上記2次以内隣接論
    理素子数の対数値との差を上記論理回路を特徴づける分
    類値として抽出する手段とを備えていることを特徴とす
    る論理回路分類評価装置。
  3. 【請求項3】 上記1次隣接論理素子数を求める手段
    は、 上記論理回路に含まれる一の論理素子と配線により直接
    に接続されている論理素子である個別1次隣接論理素子
    の数を求める手段と、 該工程を上記論理回路に含まれるすべての論理素子に対
    して行ない、すべての論理素子の個別1次隣接論理素子
    の総数を求める手段とからなり、 上記2次以内隣接論理素子数を求める手段は、 一の個別1次隣接論理素子と配線により直接に接続され
    ている論理素子である個別2次隣接論理素子の数を求め
    る手段と、 該工程を上記論理回路に含まれるすべての個別1次隣接
    論理素子に対して行ない、すべての個別1次隣接論理素
    子の個別2次隣接論理素子の総数を求め、すべての論理
    素子の個別1次隣接論理素子の総数とすべての個別1次
    隣接論理素子の個別2次隣接論理素子の総数との合計数
    を求める手段とからなることを特徴とする請求項2に記
    載の論理回路分類評価装置。
  4. 【請求項4】 電子計算機を用いて製品化された集積回
    路装置の論理回路に含まれる論理素子及び該論理素子同
    士を接続する配線関係から上記論理回路を特徴づける分
    類値を抽出し、該分類値に基づき製品化された集積回路
    装置の製品仕様のデータベースを作成する製品仕様デー
    タベース作成装置であって、 製品化された集積回路装置の論理回路に含まれる論理素
    子及び配線関係を電子計算機に入力する手段と、 入力された論理素子及び配線関係から、上記論理回路に
    含まれるすべての論理素子のそれぞれと直接に接続され
    ている1次隣接論理素子の総数である1次隣接論理素子
    数を求める手段と、 入力された論理素子及び配線関係から、上記1次隣接論
    理素子の総数と該1次隣接論理素子のそれぞれと直接に
    接続されている2次隣接論理素子の総数との合計数であ
    る2次以内隣接論理素子数を求める手段と、 上記1次隣接論理素子数の対数値と上記2次以内隣接論
    理素子数の対数値との差を上記論理回路を特徴づける分
    類値として抽出する手段と、 抽出された分類値をキーワードとして上記製品化された
    集積回路装置の製品仕様が分類された製品仕様データベ
    ースを作成する手段とを備えていることを特徴とする製
    品仕様データベース作成装置。
  5. 【請求項5】 電子計算機を用いて製品化を図る集積回
    路装置の論理回路に含まれる論理素子及び該論理素子同
    士を接続する配線関係から上記論理回路を特徴づける分
    類値を抽出し、該分類値に基づき製品化を図る集積回路
    装置の製品仕様を推定する製品仕様推定装置であって、 製品化を図る集積回路装置の論理回路に含まれる論理素
    子及び配線関係を電子計算機に入力する手段と、 入力された論理素子及び配線関係から、上記論理回路に
    含まれるすべての論理素子のそれぞれと直接に接続され
    ている1次隣接論理素子の総数である1次隣接論理素子
    数を求める手段と、 入力された論理素子及び配線関係から、上記1次隣接論
    理素子の総数と該1次隣接論理素子のそれぞれと直接に
    接続されている2次隣接論理素子の総数との合計数であ
    る2次以内隣接論理素子数を求める手段と、 上記1次隣接論理素子数の対数値と上記2次以内隣接論
    理素子数の対数値との差を上記論理回路を特徴づける分
    類値として抽出する手段と、請求項4 に記載の製品仕様データベース作成装置により
    作成された製品化された集積回路装置の製品仕様データ
    ベースから、抽出された製品化を図る集積回路装置の分
    類値と同等の分類値を持つ製品化された集積回路装置の
    製品仕様を取り出す手段と、 取り出された製品化された集積回路装置の製品仕様に基
    づき、製品化を図る集積回路装置の製品仕様を推定する
    手段と、 推定された製品化を図る集積回路装置の製品仕様を出力
    する手段とを備えていることを特徴とする製品仕様推定
    装置。
  6. 【請求項6】 電子計算機を用いて論理回路に含まれる
    論理素子及び該論理素子同士を接続する配線関係から階
    層論理回路を作成する論理回路自動階層生成装置であっ
    て、 論理回路に含まれる論理素子及び配線関係を電子計算機
    に入力する手段と、 入力された論理素子及び配線関係から、上記論理回路に
    含まれるすべての論理素子のそれぞれと直接に接続され
    ている1次隣接論理素子の総数である1次隣接論理素子
    数を求める手段と、 入力された論理素子及び配線関係から、上記1次隣接論
    理素子の総数と該1次隣接論理素子のそれぞれと直接に
    接続されている2次隣接論理素子の総数との合計数であ
    る2次以内隣接論理素子数を求める手段と、 上記1次隣接論理素子数の対数値と上記2次以内隣接論
    理素子数の対数値との差を上記論理回路を特徴づける第
    1の分類値として抽出する手段と、 上記論理回路を階層処理することにより上位の階層的論
    理回路を作成する手段と、 上位の階層的論理回路に含まれる論理素子及び該論理素
    子同士を接続する配線関係から、上位の階層的論理回路
    に含まれるすべての論理素子のそれぞれと直接に接続さ
    れている1次隣接論理素子の総数である1次隣接論理素
    子数を求める手段と、 上位の階層的論理回路に含まれる論理素子及び該論理素
    子同士を接続する配線関係から、上記1次隣接論理素子
    の総数と該1次隣接論理素子のそれぞれと直接に接続さ
    れている2次隣接論理素子の総数との合計数である2次
    以内隣接論理素子数を求める手段と、 上記1次隣接論理素子数の対数値と上記2次以内隣接論
    理素子数の対数値との差を上位の階層的論理回路を特徴
    づける第2の分類値として抽出する手段と、 上記第1の分類値と上記第2の分類値との差が所定の許
    容値に達しているか否かを判断する手段と、 上記上位の階層的論理回路を階層処理することにより上
    位の階層的論理回路を作成する手段とを備えていること
    を特徴とする論理回路自動階層生成装置。
JP5241585A 1992-10-05 1993-09-28 製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置 Expired - Fee Related JP2977422B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5241585A JP2977422B2 (ja) 1992-10-05 1993-09-28 製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26598392 1992-10-05
JP4-265983 1992-10-05
JP5241585A JP2977422B2 (ja) 1992-10-05 1993-09-28 製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置

Publications (2)

Publication Number Publication Date
JPH06203106A JPH06203106A (ja) 1994-07-22
JP2977422B2 true JP2977422B2 (ja) 1999-11-15

Family

ID=26535341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5241585A Expired - Fee Related JP2977422B2 (ja) 1992-10-05 1993-09-28 製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置

Country Status (1)

Country Link
JP (1) JP2977422B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237220B2 (en) 2004-06-25 2007-06-26 Matsushita Electric Industrial Co., Ltd. High level synthesis method for semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237220B2 (en) 2004-06-25 2007-06-26 Matsushita Electric Industrial Co., Ltd. High level synthesis method for semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH06203106A (ja) 1994-07-22

Similar Documents

Publication Publication Date Title
US6286126B1 (en) Methods, apparatus and computer program products for performing post-layout verification of microelectronic circuits using best and worst case delay models for nets therein
US6536023B1 (en) Method and system for hierarchical metal-end, enclosure and exposure checking
US5696694A (en) Method and apparatus for estimating internal power consumption of an electronic circuit represented as netlist
Allan et al. A yield improvement technique for IC layout using local design rules
KR102416490B1 (ko) 와이어의 공정 변이를 고려한 집적 회로를 설계하기 위한 컴퓨터 구현 방법 및 컴퓨팅 시스템
KR20200001517A (ko) 머신 러닝 기반 스캔 설계 구현 플랫폼
US9471733B1 (en) Solving a circuit network in multicore or distributed computing environment
US6829755B2 (en) Variable detail automatic invocation of transistor level timing for application specific integrated circuit static timing analysis
US7260790B2 (en) Integrated circuit yield enhancement using Voronoi diagrams
US6820048B1 (en) 4 point derating scheme for propagation delay and setup/hold time computation
US6993739B2 (en) Method, structure, and computer program product for implementing high frequency return current paths within electronic packages
US6484297B1 (en) 4K derating scheme for propagation delay and setup/hold time computation
Farooq et al. Exploring and optimizing partitioning of large designs for multi-FPGA based prototyping platforms
US7076754B2 (en) Functional block design method and apparatus
US5490083A (en) Method and apparatus for classifying and evaluating logic circuit
JP2977422B2 (ja) 製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置
Srinivasan et al. Accurate area and delay estimation from RTL descriptions
Maynard et al. Measurement and reduction of critical area using Voronoi diagrams
US20060265673A1 (en) Facilitating High Level Validation of Integrated Circuits in Parallel with Development of Blocks in a Hierarchical Design Approach
LaPotin et al. Early matching of system requirements and package capabilities
US20110072404A1 (en) Parallel Timing Analysis For Place-And-Route Operations
Lepercq et al. Workflow for an electronic configurable prototyping system
Lienig et al. Methodologies for Physical Design: Models, Styles, Tasks, and Flows
US20220114321A1 (en) Systems And Methods For Generating Placements For Circuit Designs Using Pyramidal Flows
JP4778339B2 (ja) 自動配置方法、装置、及びプログラム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990824

LAPS Cancellation because of no payment of annual fees