CN118036542A - Pcb自动设计方法、装置、终端及存储介质 - Google Patents
Pcb自动设计方法、装置、终端及存储介质 Download PDFInfo
- Publication number
- CN118036542A CN118036542A CN202410063500.3A CN202410063500A CN118036542A CN 118036542 A CN118036542 A CN 118036542A CN 202410063500 A CN202410063500 A CN 202410063500A CN 118036542 A CN118036542 A CN 118036542A
- Authority
- CN
- China
- Prior art keywords
- pcb
- design
- components
- diagram
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000003860 storage Methods 0.000 title claims abstract description 13
- 238000010586 diagram Methods 0.000 claims abstract description 161
- 238000004381 surface treatment Methods 0.000 claims abstract description 53
- 238000004806 packaging method and process Methods 0.000 claims abstract description 52
- 238000012795 verification Methods 0.000 claims abstract description 26
- 238000010606 normalization Methods 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims description 14
- 238000007650 screen-printing Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000012790 confirmation Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012938 design process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种PCB自动设计方法、装置、终端及存储介质，其中方法包括：读取PCB设计原理图并确认PCB板的尺寸，依据元器件的类型确定各元器件所对应的封装信息；识别PCB设计原理图中的连接关系，将元器件按照预设的布局规则排布在PCB板上，得到元件布局图；依据预设的第一约束规则对元件布局图上的元器件进行布线，生成PCB布线图，对PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图；对经过表面处理设计的PCB板进行规范性校验，当规范性校验通过后，将元件布局图、PCB布线图以及表面处理设计图转换成目标格式文件并汇总输出。本申请通过自动化的PCB设计，大大提高了PCB板设计的效率和准确性，实现了PCB行业的高效化设计。
Description
技术领域
本申请涉及电路板制造领域，尤其是涉及一种PCB自动设计方法、装置、终端及存储介质。
背景技术
随着电子技术的飞速发展，PCB（印刷电路板）设计在各种电子设备中发挥着越来越重要的作用。
在传统的PCB设计过程当中，通常需要遵循相应的设计规则，比如，允许的元器件线路间的间距，允许的布线的宽度等，这些设计规则通常记载于企业规范中，PCB设计过程依据企业规范进行，传统的PCB设计过程完全依赖于工程师根据企业规范设计规则进行人工设计与校验，导致PCB设计效率很低。并且由于布局和导出目标文件通常需要大量的人工操作，不仅效率低下，而且容易出错。
因此，如何实现PCB板的自动布局和导出目标文件的自动化，是本领域技术人员亟待解决的问题。
发明内容
为了保证设计人员能够快速、准确地设计PCB文件，有效提高工作效率，本申请提供了一种PCB自动设计方法、装置、终端及存储介质。
第一方面，本申请提供了一种PCB自动设计方法，采用如下所述的技术方案：
一种PCB自动设计方法，包括如下步骤：
读取PCB设计原理图并确认PCB板的尺寸，所述PCB设计原理图中包括各元器件以及所述元器件之间的连接关系，依据所述元器件的类型确定各所述元器件所对应的封装信息；
识别所述PCB设计原理图中的所述连接关系，依据所述连接关系和所述封装信息将所述元器件按照预设的布局规则排布在所述PCB板上，得到元件布局图；
依据预设的第一约束规则对所述元件布局图上的所述元器件进行布线，生成PCB布线图，对所述PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图；
对经过所述表面处理设计的所述PCB板进行规范性校验，当所述规范性校验通过后，将所述元件布局图、所述PCB布线图以及所述表面处理设计图转换成目标格式文件并汇总输出。
通过采用上述技术方案，通过自动化的设计流程，大大提高了设计的效率和准确性，减少错误和返工的可能性。
优选地，所述读取PCB设计原理图并确认PCB板的尺寸，所述PCB设计原理图中包括各元器件以及所述元器件之间的连接关系，依据所述元器件的类型确定各所述元器件所对应的封装信息，具体包括如下步骤：
读取PCB设计原理图，确认PCB板的尺寸，所述PCB设计原理图中包括各元器件、元器件类型和各所述元器件之间的连接关系，每种类型的所述元器件均有相对应的所述封装类型，依据所述元器件类型确定各所述元器件所对应的封装类型；
依据所述封装类型从预设的元件库中确定所述元器件的封装信息，所述元件库包括各所述元器件的元器件信息和对应的所述封装信息，所述元器件信息包括元器件类型和元器件名称，依据所述封装信息对所述元器件进行封装设计。
通过采用上述技术方案，得到元器件的封装信息从而进行相应的封装设计，封装设计的准确性对于布局和布线的成功至关重要。
优选地，所述识别所述PCB设计原理图中的所述连接关系，依据所述连接关系和所述封装信息将所述元器件按照预设的布局规则排布在所述PCB板上，得到元件布局图，具体包括如下步骤：
识别所述PCB设计原理图中的所述连接关系，结合所述连接关系确定所述元器件以及连接电路的电气特性，依据所述连接关系、所述电气特性和所述封装信息确定所述元器件的初始位置并生成元件初始位置图；
按照预设的布局规则对所述元件初始位置图中的所述元器件进行调整，结合所述PCB板的尺寸生成所述PCB板的元件布局图，所述元件布局图中包括各所述元器件的位置和大小。
通过采用上述技术方案，确定元器件的封装信息和连接关系使得元器件得以正确放置和连接，增加了布局和布线的可靠性，确保了设计的正确性和可制造性。
优选地，所述按照预设的布局规则对所述元件初始位置图中的所述元器件进行调整，具体包括如下步骤：
依据所述元器件信息获取各所述元器件的功率，当所述元件初始位置图中任意两个相邻的所述元器件的功率均超过预设的功率阈值时，判断相邻的所述元器件之间的间距是否达到预设的元件间距，当未达到所述元件间距时，将相邻的所述元器件之间的间距调整至所述元件间距。
通过采用上述技术方案，为功率大导致散热过大的元器件设置一定的安全距离，避免散热过度影响PCB的性能。
优选地，所述依据预设的第一约束规则对所述元件布局图上的所述元器件进行布线，生成PCB布线图，具体包括如下步骤：
根据所述元件布局图中各所述元器件的位置和所述封装信息，在拥有所述连接关系的任意两个所述元器件之间生成若干条布线路径并选取最短的一条所述布线路径，将所有所述元器件之间最短的所述布线路径进行汇总生成第一布线图；
依据预设的第一约束规则对所述第一布线图中的所述布线路径进行线路调整，生成第二布线图，当所述第二布线图中的所述布线路径发生布线冲突时，依据预设的冲突处理规则对所述第二布线图进行线路调整，生成PCB布线图。
通过采用上述技术方案，利用最短布线和约束规则对PCB板的布线方式进行反复地调整，确保PCB在制造过程中能够顺利完成，并且具有较高的品质。
优选地，所述对所述PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图，具体包括如下步骤：
依据所述元件布局图和所述PCB布线图建立所述PCB板的图模型，通过预设的基于图论的算法对闲置区域进行预测，所述闲置区域用于表示没有被所述元器件和所述布线路径占据的区域，结合预设的第二约束规则对所述闲置区域进行表面处理设计并生成表面处理设计图，所述表面处理设计包括覆铜设计、标签设计以及丝印设计。
通过采用上述技术方案，将电路板表示为一个图模型，利用图论算法快速找到闲置区域的位置和大小，为后续的表面处理设计提供参考。
优选地，所述对经过所述表面处理设计的所述PCB板进行规范性校验，具体包括如下步骤：
从所述PCB设计原理图中提取得到PCB孔层信息，结合所述表面处理设计图中的标签区域和丝印区域进行判断，当所述丝印区域分别与所述标签区域或与所述PCB孔层信息中外层孔层信息中的孔重合时，对所述丝印区域或所述标签区域进行调整，直到所述标签区域和所述外层孔层信息中的孔均不与所述丝印区域重合时，认定所述PCB板通过所述规范性校验。
通过采用上述技术方案，对设计的PCB表面处理进行检查，以确保PCB的性能。
第二方面，本申请提供了一种PCB自动设计装置，采用如下的技术方案：
一种PCB自动设计装置，包括如下模块：
封装信息获取模块，用于读取PCB设计原理图并确认PCB板的尺寸，所述PCB设计原理图中包括各元器件以及所述元器件之间的连接关系，依据所述元器件的类型确定各所述元器件所对应的封装信息；
元器件布局模块，用于识别所述PCB设计原理图中的所述连接关系，依据所述连接关系和所述封装信息将所述元器件按照预设的布局规则排布在所述PCB板上，得到元件布局图；
布线与表面处理模块，用于依据预设的第一约束规则对所述元件布局图上的所述元器件进行布线，生成PCB布线图，对所述PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图；
校验与输出模块，用于对经过所述表面处理设计的所述PCB板进行规范性校验，当所述规范性校验通过后，将所述元件布局图、所述PCB布线图以及所述表面处理设计图转换成目标格式文件并汇总输出。
通过采用上述技术方案，搭建出了一套完整的PCB设计布局与输出体系，为PCB工程师的高效设计提供了必要的软件技术支撑，显著地提升了PCB自动设计技术的智能化、自动化水平，满足了技术进步的要求。
第三方面，本申请提供了一种智能终端，采用如下的技术方案：
一种智能终端，包括存储器和处理器，所述存储器中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由所述处理器加载并执行以实现如前文所述的PCB自动设计方法。
第四方面，本申请提供了一种计算机可读存储介质，采用如下的技术方案：
一种计算机可读存储介质，所述可读存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由处理器加载并执行以实现如前文所述的PCB自动设计方法。
综上所述，本申请至少包含如下有益效果：
1.本申请的方法通过自动化的布局以及规划布线路径，大大减少了人工操作的时间和成本，提高了工程师的设计效率。
2.本申请的方法避免了大量的人工操作，从而降低了因人为错误而导致的错误率，同时使用科学的算法进行设计，使设计过程更加高效和准确。
3.本申请的实现方式灵活多样，可以根据不同的设计需求进行相应的调整，具有很高的灵活性，可广泛应用于各种类型的PCB设计，具有广泛的应用前景。
附图说明
图1是本申请实施例的PCB自动设计方法的流程示意图；
图2是本申请实施例的PCB自动设计方法中S3的流程示意图；
图3是本申请实施例的PCB自动设计装置的架构示意图。
具体实施方式
本申请提供了一种PCB自动设计方法、装置、终端及存储介质，为使本申请的目的、技术方案和优点更加清楚，下面将对本申请实施方式作进一步地详细说明。
以下结合说明书附图对本申请的一种PCB自动设计方法的实施例作进一步详细描述。
本申请的一种PCB自动设计方法，流程如图1所示，包括如下步骤：
S1、读取PCB设计原理图并确认PCB板的尺寸，PCB设计原理图中包括各元器件以及元器件之间的连接关系，依据元器件的类型确定各元器件所对应的封装信息，这一步骤具体包含如下流程。
S11、读取PCB设计原理图，确认PCB板的尺寸，PCB设计原理图中包括各元器件、元器件类型和各元器件之间的连接关系，每种类型的元器件均有相对应的封装类型。
S12、依据元器件类型确定各元器件所对应的封装类型，封装类型决定了元器件的外形和引脚排列，因此对于确定封装信息和布局至关重要。一旦确定了封装类型，就可以根据封装信息进行布局和布线。
S13、依据封装类型从预设的元件库中确定元器件的封装信息，元件库包括各元器件的元器件信息和对应的封装信息，元器件信息包括元器件类型和元器件名称。
封装信息包括各元器件的安装信息、焊接信息以及装配信息，装配信息为元器件尺寸,安装信息为引脚排列和间距,焊接信息为焊盘信息，依据这些信息将元器件放置在PCB板上，并确定元器件之间的相对位置和距离。
S14、依据封装信息对元器件进行封装设计。
S2、识别PCB设计原理图中的连接关系，依据连接关系和封装信息将元器件按照预设的布局规则排布在PCB板上，得到元件布局图，这一步骤具体包含如下流程。
S21、识别PCB设计原理图中的连接关系，结合连接关系确定元器件以及连接电路的电气特性，电气特性主要包括导通电阻、串扰、噪声、信号完整性等多个方面。例如，导通电阻指PCB板导线、连线等传递电流的阻力；串扰指连接电路中相邻信号相互影响，导致信号干扰；噪声指来自周围环境或其他元器件的电信号干扰。
上述步骤通过对电气特性的确定有利于避免如信号干扰、过热等问题，提高PCB的性能和稳定性。
S22、依据连接关系、电气特性和封装信息确定元器件的初始位置并生成元件初始位置图，通过各元器件之间的连接关系，结合上述步骤中电气特性的影响对元器件进行初步的布局，依据封装信息能够得到封装后的元器件的大小。
S23、按照预设的布局规则对元件初始位置图中的元器件进行调整，这一步骤具体包含如下流程。
S231、依据元器件信息获取各元器件的功率，通常来说，元器件的功率影响元器件的散热，功率越大，散热量越大，过度散热会降低PCB的性能，本实施例中依据元器件的散热性能对元器件的布局位置进行调整。
S232、当元件初始位置图中任意两个相邻的元器件的功率超过预设的功率阈值时，判断相邻的元器件之间的间距是否达到预设的元件间距，依据实际的需求设定一个最大的功率阈值和间距，当任意两个功率超过该阈值的相邻元器件之间的距离未达到设定的间距时，说明这两个元器件之间的散热会影响到PCB的性能。
S233、当未达到元件间距时，将相邻的元器件之间的间距调整至元件间距。
此外，在设计 PCB 布局时，还可以考虑哪些元器件的散热量最大，让关键元器件远离高热元器件，然后再考虑添加散热器和散热风扇以降低元器件温度等；如果有多个发热元器件，还可以将这些元器件分布在不同的位置，不要集中在一个区域。
S24、结合PCB板的尺寸生成PCB板的元件布局图，元件布局图中包括各元器件的位置和大小，需要注意的是，在元件初始位置图和元件布局图中的元器件的大小均为对元器件进行封装过后的大小。
在进行元器件布局的同时，需要依据PCB设计原理图得到每个电路层的钻孔信息，钻孔是连接不同电路层的通道，因此在进行元器件布局时还需要考虑焊盘和过孔的位置。
S3、依据预设的第一约束规则对元件布局图上的元器件进行布线，生成PCB布线图，对PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图，这一步骤具体包含如下流程，如图2所示。
S31、按照元件布局图中各元器件的位置，结合封装信息在拥有连接关系的任意两个元器件之间生成若干条布线路径并选取最短的一条布线路径，首先得到任意两个拥有连接关系的元器件之间的最短布线路径，这个最短布线路径可以根据遗传算法得到，此处不进行赘述；依据连接关系遍历得到所有拥有连接关系的元器件之间的最短布线路径。
S32、将所有元器件之间最短的布线路径进行汇总生成第一布线图，此时的第一布线图只是单纯考虑到最短布线路径而生成，布线路径之间的排布没有遵循一定的规则。
S33、依据预设的第一约束规则对第一布线图中的布线路径进行线路调整，生成第二布线图。
第一约束规则在不同的应用需求中可能不同，具体的规则可在实际的工程设计中结合需求进行调整，仅针对本实施例而言，第一约束规则为：S(Line to line)=5mil；S(Line to Pin)=5mil；S(Line to via)=5mil；S(Line to thru pin)=5mil；Line width=5mil。其中，S表示距离、line表示线、via表示孔、pin表示表贴pin或通孔pin、Line width表示线宽。
对第一布线图中的布线路径进行自动调整，使布线满足上述的第一约束规则。这些规则定义了线间距、线宽、线到孔的距离等参数，是基于制造过程的实际需求和限制设定的，目的是确保PCB在制造过程中能够顺利完成，并且具有较高的品质。
S34、当第二布线图中的布线路径发生布线冲突时，依据预设的冲突处理规则对第二布线图进行线路调整，生成PCB布线图。
布线冲突，即在实际的布线过程中，两条或以上的布线路径发生交叉的情况。这时需要根据设计规则和实际情况进行处理，在本实施例中，当发生布线冲突时，依次尝试调整线路的走向和增加过孔的方法对线路进行调整。
S35、依据元件布局图和PCB布线图建立PCB板的图模型。在本实施例中，将元器件和布线路径表示为节点，将它们之间的连接关系表示为边，通过这种方式将PCB板抽象为一个图模型。
S36、通过预设的基于图论的算法对闲置区域进行预测，闲置区域用于表示没有被元器件和布线路径占据的区域，基于图论的常用的算法包括图遍历算法、最小生成树算法、最短路径算法等。本实施例采用图遍历算法遍历图中的所有节点和边，找到PCB板上未被元器件和布线路径占据的区域。
基于图论的算法在预测闲置区域方面具有高效、准确的特点。通过将电路板表示为一个图模型，利用图论中的算法可以快速找到闲置区域的位置和大小，为后续的表面处理操作提供参考依据。
S37、结合预设的第二约束规则对闲置区域进行表面处理设计并生成表面处理设计图，表面处理设计包括覆铜设计、标签设计以及丝印设计。
针对本实施例而言，第二约束规则为：S(Line to shape)=5mil；S(Symbol toSymbol)=28mil；其中shape表示覆铜，Symbol表示器件标签。
覆铜设计是将PCB上闲置的空间作为基准面，然后用固体铜填充的过程；标签设计是在PCB板上表示元器件的图形标记，用于标识元器件的类型和功能，即在PCB上印刷Symbol；丝印是在PCB上印刷元器件标识、序号和图形等信息的工艺过程。上述表面处理工艺均需要在闲置区域进行，而后依据设定的规则参数进行详细的处理，此处不再进行赘述。
S4、对经过表面处理设计的PCB板进行规范性校验，当规范性校验通过后，将元件布局图、PCB布线图以及表面处理设计图转换成目标格式文件并输出，这一步骤具体包含如下流程。
S41、从PCB设计原理图中提取得到PCB孔层信息，结合表面处理设计图中的标签区域和丝印区域进行判断，另外，若S34中在处理布线冲突时增加了过孔，除了PCB设计原理图，还需要结合PCB布线图提取孔层信息。
S42、当丝印区域分别与标签区域或与PCB孔层信息中外层孔层信息中的孔重合时，对丝印区域或标签区域进行调整，由于过孔是导电的，如果将丝印放置在过孔上，可能会导致短路或电气连接问题；同样，将丝印放置在Symbol上也不合适，因为这可能会遮挡或干扰符号的识别。
直到调整至标签区域和外层孔层信息中的孔均不与丝印区域重合时，认定PCB板通过规范性校验。
S43、当规范性校验通过后，将元件布局图、PCB布线图以及表面处理设计图按照目标格式要求进行转换，本实施例中目标格式为Gerber格式，Gerber是一种标准的PCB制造文件格式，用于描述PCB的物理布局和电路设计信息，将生成的Gerber文件进行汇总并输出。
基于上述同一发明构思，本申请实施例还公开了一种PCB自动设计装置，架构如图3所示，装置包括如下模块：
封装信息获取模块，用于读取PCB设计原理图并确认PCB板的尺寸，PCB设计原理图中包括各元器件以及元器件之间的连接关系，依据元器件的类型确定各元器件所对应的封装信息；
元器件布局模块，用于识别PCB设计原理图中的连接关系，依据连接关系和封装信息将元器件按照预设的布局规则排布在PCB板上，得到元件布局图；
布线与表面处理模块，用于依据预设的第一约束规则对元件布局图上的元器件进行布线，生成PCB布线图，对PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图；
校验与输出模块，用于对经过表面处理设计的PCB板进行规范性校验，当规范性校验通过后，将元件布局图、PCB布线图以及表面处理设计图转换成目标格式文件并汇总输出。
在一个具体的可实施方案中，封装信息获取模块，包括如下单元：
第一封装信息获取单元，用于读取PCB设计原理图，确认PCB板的尺寸，PCB设计原理图中包括各元器件、元器件类型和各元器件之间的连接关系，每种类型的元器件均有相对应的封装类型，依据元器件类型确定各元器件所对应的封装类型。
第二封装信息获取单元，用于依据封装类型从预设的元件库中确定元器件的封装信息，元件库包括各元器件的元器件信息和对应的封装信息，元器件信息包括元器件类型和元器件名称，依据封装信息对元器件进行封装设计。
在一个具体的可实施方案中，元器件布局模块，包括如下单元：
第一元器件布局单元，用于识别PCB设计原理图中的连接关系，结合连接关系确定元器件以及连接电路的电气特性，依据连接关系、电气特性和封装信息确定元器件的初始位置并生成元件初始位置图。
第二元器件布局单元，用于按照预设的布局规则对元件初始位置图中的元器件进行调整，结合PCB板的尺寸生成PCB板的元件布局图，元件布局图中包括各元器件的位置和大小。
在一个具体的可实施方案中，第二元器件布局单元，包括如下子单元：
元器件布局子单元，用于依据元器件信息获取各元器件的功率，当元件初始位置图中任意两个相邻的元器件的功率均超过预设的功率阈值时，判断相邻的元器件之间的间距是否达到预设的元件间距，当未达到元件间距时，将相邻的元器件之间的间距调整至元件间距。
在一个具体的可实施方案中，布线与表面处理模块，包括如下单元：
第一布线与表面处理单元，用于根据元件布局图中各元器件的位置和封装信息，在拥有连接关系的任意两个元器件之间生成若干条布线路径并选取最短的一条布线路径，将所有元器件之间最短的布线路径进行汇总生成第一布线图。
第二布线与表面处理单元，用于依据预设的第一约束规则对第一布线图中的布线路径进行线路调整，生成第二布线图，当第二布线图中的布线路径发生布线冲突时，依据预设的冲突处理规则对第二布线图进行线路调整，生成PCB布线图。
第三布线与表面处理单元，用于依据元件布局图和PCB布线图建立PCB板的图模型，通过预设的基于图论的算法对闲置区域进行预测，闲置区域用于表示没有被元器件和布线路径占据的区域，结合预设的第二约束规则对闲置区域进行表面处理设计并生成表面处理设计图，表面处理设计包括覆铜设计、标签设计以及丝印设计。
在一个具体的可实施方案中，校验与输出模块，包括如下单元：
校验与输出单元，用于从PCB设计原理图中提取得到PCB孔层信息，结合表面处理设计图中的标签区域和丝印区域进行判断，当丝印区域分别与标签区域或与PCB孔层信息中外层孔层信息中的孔重合时，对丝印区域或标签区域进行调整，直到标签区域和外层孔层信息中的孔均不与丝印区域重合时，认定PCB板通过规范性校验。
由以上功能介绍可以看出，本申请中的一种PCB自动设计装置，搭建出了一套完整的PCB布局设计体系，提升了PCB制造技术的智能化、自动化水平，提高了PCB设计人员的工作效率，同时提升了PCB设计的准确性，促进了经济社会的持续快速健康发展。
基于上述同一发明构思，本申请实施例还公开一种计算机可读存储介质，该存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，至少一条指令、至少一段程序、代码集或指令集能够由处理器加载并执行以实现上述方法实施例提供的PCB自动设计方法。
同样基于上述同一发明构思，本申请实施例还公开一种计算机可读存储介质，所述可读存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由处理器加载并执行以实现如前文所述的PCB自动设计方法。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于所述计算机可读存储介质中，所述计算机可读存储介质例如包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种PCB自动设计方法，其特征在于，包括如下步骤：
读取PCB设计原理图并确认PCB板的尺寸，所述PCB设计原理图中包括各元器件以及所述元器件之间的连接关系，依据所述元器件的类型确定各所述元器件所对应的封装信息；
识别所述PCB设计原理图中的所述连接关系，依据所述连接关系和所述封装信息将所述元器件按照预设的布局规则排布在所述PCB板上，得到元件布局图；
依据预设的第一约束规则对所述元件布局图上的所述元器件进行布线，生成PCB布线图，对所述PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图；
对经过所述表面处理设计的所述PCB板进行规范性校验，当所述规范性校验通过后，将所述元件布局图、所述PCB布线图以及所述表面处理设计图转换成目标格式文件并汇总输出。
2.根据权利要求1所述的PCB自动设计方法，其特征在于，所述读取PCB设计原理图并确认PCB板的尺寸，所述PCB设计原理图中包括各元器件以及所述元器件之间的连接关系，依据所述元器件的类型确定各所述元器件所对应的封装信息，具体包括如下步骤：
读取PCB设计原理图，确认PCB板的尺寸，所述PCB设计原理图中包括各元器件、元器件类型和各所述元器件之间的连接关系，每种类型的所述元器件均有相对应的所述封装类型，依据所述元器件类型确定各所述元器件所对应的封装类型；
依据所述封装类型从预设的元件库中确定所述元器件的封装信息，所述元件库包括各所述元器件的元器件信息和对应的所述封装信息，所述元器件信息包括元器件类型和元器件名称，依据所述封装信息对所述元器件进行封装设计。
3.根据权利要求1所述的PCB自动设计方法，其特征在于，所述识别所述PCB设计原理图中的所述连接关系，依据所述连接关系和所述封装信息将所述元器件按照预设的布局规则排布在所述PCB板上，得到元件布局图，具体包括如下步骤：
识别所述PCB设计原理图中的所述连接关系，结合所述连接关系确定所述元器件以及连接电路的电气特性，依据所述连接关系、所述电气特性和所述封装信息确定所述元器件的初始位置并生成元件初始位置图；
按照预设的布局规则对所述元件初始位置图中的所述元器件进行调整，结合所述PCB板的尺寸生成所述PCB板的元件布局图，所述元件布局图中包括各所述元器件的位置和大小。
4.根据权利要求3所述的PCB自动设计方法，其特征在于，所述按照预设的布局规则对所述元件初始位置图中的所述元器件进行调整，具体包括如下步骤：
依据所述元器件信息获取各所述元器件的功率，当所述元件初始位置图中任意两个相邻的所述元器件的功率均超过预设的功率阈值时，判断相邻的所述元器件之间的间距是否达到预设的元件间距，当未达到所述元件间距时，将相邻的所述元器件之间的间距调整至所述元件间距。
5.根据权利要求1所述的PCB自动设计方法，其特征在于，所述依据预设的第一约束规则对所述元件布局图上的所述元器件进行布线，生成PCB布线图，具体包括如下步骤：
根据所述元件布局图中各所述元器件的位置和所述封装信息，在拥有所述连接关系的任意两个所述元器件之间生成若干条布线路径并选取最短的一条所述布线路径，将所有所述元器件之间最短的所述布线路径进行汇总生成第一布线图；
依据预设的第一约束规则对所述第一布线图中的所述布线路径进行线路调整，生成第二布线图，当所述第二布线图中的所述布线路径发生布线冲突时，依据预设的冲突处理规则对所述第二布线图进行线路调整，生成PCB布线图。
6.根据权利要求5所述的PCB自动设计方法，其特征在于，所述对所述PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图，具体包括如下步骤：
依据所述元件布局图和所述PCB布线图建立所述PCB板的图模型，通过预设的基于图论的算法对闲置区域进行预测，所述闲置区域用于表示没有被所述元器件和所述布线路径占据的区域，结合预设的第二约束规则对所述闲置区域进行表面处理设计并生成表面处理设计图，所述表面处理设计包括覆铜设计、标签设计以及丝印设计。
7.根据权利要求6所述的PCB自动设计方法，其特征在于，所述对经过所述表面处理设计的所述PCB板进行规范性校验，具体包括如下步骤：
从所述PCB设计原理图中提取得到PCB孔层信息，结合所述表面处理设计图中的标签区域和丝印区域进行判断，当所述丝印区域分别与所述标签区域或与所述PCB孔层信息中外层孔层信息中的孔重合时，对所述丝印区域或所述标签区域进行调整，直到所述标签区域和所述外层孔层信息中的孔均不与所述丝印区域重合时，认定所述PCB板通过所述规范性校验。
8.一种PCB自动设计装置，其特征在于，包括如下模块：
封装信息获取模块，用于读取PCB设计原理图并确认PCB板的尺寸，所述PCB设计原理图中包括各元器件以及所述元器件之间的连接关系，依据所述元器件的类型确定各所述元器件所对应的封装信息；
元器件布局模块，用于识别所述PCB设计原理图中的所述连接关系，依据所述连接关系和所述封装信息将所述元器件按照预设的布局规则排布在所述PCB板上，得到元件布局图；
布线与表面处理模块，用于依据预设的第一约束规则对所述元件布局图上的所述元器件进行布线，生成PCB布线图，对所述PCB布线图中的闲置区域进行表面处理设计并生成表面处理设计图；
校验与输出模块，用于对经过所述表面处理设计的所述PCB板进行规范性校验，当所述规范性校验通过后，将所述元件布局图、所述PCB布线图以及所述表面处理设计图转换成目标格式文件并汇总输出。
9.一种智能终端，其特征在于，包括存储器和处理器，所述存储器中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由所述处理器加载并执行以实现如权利要求1至7任一所述的PCB自动设计方法。
10.一种计算机可读存储介质，其特征在于，所述可读存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由处理器加载并执行以实现如权利要求1至7任一所述的PCB自动设计方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410063500.3A CN118036542B (zh) | 2024-01-16 | 2024-01-16 | Pcb自动设计方法、装置、终端及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410063500.3A CN118036542B (zh) | 2024-01-16 | 2024-01-16 | Pcb自动设计方法、装置、终端及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118036542A true CN118036542A (zh) | 2024-05-14 |
| CN118036542B CN118036542B (zh) | 2024-10-01 |
Family
ID=90983416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410063500.3A Active CN118036542B (zh) | 2024-01-16 | 2024-01-16 | Pcb自动设计方法、装置、终端及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118036542B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118468796A (zh) * | 2024-07-09 | 2024-08-09 | 广东美创希科技有限公司 | 设计图纸同步方法、装置、电子设备、存储介质及产品 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644500A (en) * | 1994-03-18 | 1997-07-01 | Fujitsu Limited | Routing program generating method and apparatus therefor, placement program generating method and apparatus therefor, and automatic routing method and apparatus therefor |
| CN107391853A (zh) * | 2017-07-25 | 2017-11-24 | 奇酷互联网络科技（深圳）有限公司 | Pcb封装设计方法和装置 |
| CN109862768A (zh) * | 2019-01-07 | 2019-06-07 | 遵义市水世界科技有限公司 | 屏蔽罩的选取方法、装置、计算机设备及存储介质 |
| CN113919279A (zh) * | 2021-12-09 | 2022-01-11 | 深圳佑驾创新科技有限公司 | 高效pcb布局方法、装置、设备及计算机可读存储介质 |
| CN115794245A (zh) * | 2022-10-26 | 2023-03-14 | 珠海芯聚科技有限公司 | 数据加载方法及装置、电子设备、存储介质 |
| CN117172184A (zh) * | 2022-05-25 | 2023-12-05 | 华为技术有限公司 | 生成印制电路板布局的方法、装置、设备、存储介质和程序产品 |
| CN117321601A (zh) * | 2021-06-23 | 2023-12-29 | 华为技术有限公司 | 一种集成电路的版图生成方法及装置 |
-
2024
- 2024-01-16 CN CN202410063500.3A patent/CN118036542B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644500A (en) * | 1994-03-18 | 1997-07-01 | Fujitsu Limited | Routing program generating method and apparatus therefor, placement program generating method and apparatus therefor, and automatic routing method and apparatus therefor |
| CN107391853A (zh) * | 2017-07-25 | 2017-11-24 | 奇酷互联网络科技（深圳）有限公司 | Pcb封装设计方法和装置 |
| CN109862768A (zh) * | 2019-01-07 | 2019-06-07 | 遵义市水世界科技有限公司 | 屏蔽罩的选取方法、装置、计算机设备及存储介质 |
| CN117321601A (zh) * | 2021-06-23 | 2023-12-29 | 华为技术有限公司 | 一种集成电路的版图生成方法及装置 |
| CN113919279A (zh) * | 2021-12-09 | 2022-01-11 | 深圳佑驾创新科技有限公司 | 高效pcb布局方法、装置、设备及计算机可读存储介质 |
| CN117172184A (zh) * | 2022-05-25 | 2023-12-05 | 华为技术有限公司 | 生成印制电路板布局的方法、装置、设备、存储介质和程序产品 |
| CN115794245A (zh) * | 2022-10-26 | 2023-03-14 | 珠海芯聚科技有限公司 | 数据加载方法及装置、电子设备、存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 张悦秋, 许超, 童家榕: "印制电路板自动设计系统算法分析", 微电子学与计算机, no. 03, 1 June 1993 (1993-06-01) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118468796A (zh) * | 2024-07-09 | 2024-08-09 | 广东美创希科技有限公司 | 设计图纸同步方法、装置、电子设备、存储介质及产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118036542B (zh) | 2024-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN118036542B (zh) | Pcb自动设计方法、装置、终端及存储介质 | |
| CN101154247B (zh) | 电路板信息获取和转换方法及其装置 | |
| US7430729B2 (en) | Design rule report utility | |
| JP4644586B2 (ja) | セラミック集積回路パッケージにおいて電力分配システムを機能強化するための方法及びプログラム | |
| US7421672B2 (en) | Checks for signal lines | |
| US20080082944A1 (en) | Method and apparatus for creating wiring model, computer product, and method of manufacturing device | |
| US7257792B2 (en) | Wiring board design aiding apparatus, design aiding method, storage medium, and computer program | |
| US10652998B2 (en) | Multilayer ceramic electronic package with modulated mesh topology | |
| US7219318B2 (en) | System and method for verifying a layout of circuit traces on a motherboard | |
| CN114585159A (zh) | 电子组件及电子组件设置供电电路的方法 | |
| CN112163392B (zh) | 一种封装基板加工文件的自动生成方法、介质及设备 | |
| CN113627121A (zh) | 芯片设计数据的处理方法、电子设备和计算机可读介质 | |
| US20090243121A1 (en) | Semiconductor integrated circuit and layout method for the same | |
| CN111950228A (zh) | 布线方法、装置、设备及存储介质 | |
| US20200100356A1 (en) | Multilayer ceramic electronic package with modulated mesh topology and alternating rods | |
| Silvestre Bergés et al. | Printed Circuit Board (PCB) design process and fabrication | |
| JP2000207438A (ja) | プリント配線板設計支援装置 | |
| CN114867213B (zh) | 高速压接器件的过孔优化方法、系统、终端及存储介质 | |
| CN118265228B (zh) | 背板pcb设计方法、装置、背板pcb、设备及介质 | |
| CN114357924A (zh) | 一种元器件封装的创建方法及装置 | |
| JP3140869B2 (ja) | プリント配線板設計支援システム | |
| CN117787184A (zh) | 一种降低电流密度的过孔排布方法 | |
| CN116415538A (zh) | 布局方法与相关非暂态计算机可读介质 | |
| JP3040665B2 (ja) | プリント板設計装置 | |
| JPH11251717A (ja) | プリント回路基板における部品配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |