CN114867213B - 高速压接器件的过孔优化方法、系统、终端及存储介质 - Google Patents
高速压接器件的过孔优化方法、系统、终端及存储介质 Download PDFInfo
- Publication number
- CN114867213B CN114867213B CN202210607707.3A CN202210607707A CN114867213B CN 114867213 B CN114867213 B CN 114867213B CN 202210607707 A CN202210607707 A CN 202210607707A CN 114867213 B CN114867213 B CN 114867213B
- Authority
- CN
- China
- Prior art keywords
- pad
- differential via
- coordinates
- layer
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 45
- 238000002788 crimping Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000003860 storage Methods 0.000 title claims abstract description 13
- 238000013461 design Methods 0.000 claims abstract description 47
- 238000005553 drilling Methods 0.000 claims abstract description 31
- 238000003475 lamination Methods 0.000 claims abstract description 14
- 238000012216 screening Methods 0.000 claims abstract description 14
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及PCB设计技术领域,具体提供一种高速压接器件的过孔优化方法、系统、终端及存储介质,包括:从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标;基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层;基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘。本发明能够对高速压接器件所对应的差分过孔的背钻进行明确标注,避免人工标记导致的错误,并且可以对差分过孔的反焊盘进行自动优化,大大提升了差分过孔的信号质量。
Description
技术领域
本发明属于PCB设计技术领域,具体涉及一种高速压接器件的过孔优化方法、系统、终端及存储介质。
背景技术
在PCB设计中,一般会选用压接方式的连接器,压接件一般都具有安全深度,压接连接器一般都是高速信号连接的场景,高速信号需要添加背钻,背钻后留下的深度不能小于压接件的安全深度,而且压接件处阻抗容性比较大,阻抗偏低,需要对背钻之后遗留下的层数进行反焊盘优化,如何检查背钻深度及优化反焊盘成为压接件设计的难点与关键。
发明内容
针对现有技术存在的高速压接器件所对应的差分过孔在设计时要素过多容易出错的问题,本发明提供一种高速压接器件的过孔优化方法、系统、终端及存储介质,以解决上述技术问题。
第一方面,本发明提供一种高速压接器件的过孔优化方法,包括:
从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标;
基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层;
基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘。
进一步的,基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层,包括:
从PCB设计数据中采集高速压接器件的安全深度和PCB叠层厚度;
将安全深度范围外的PCB层标记为背钻层,并将所述差分过孔坐标标记为所述背钻层的背钻孔坐标;
将安全深度范围内的PCB层标记为反焊盘优化层。
进一步的,基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘,包括:
将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘。
进一步的,将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘,包括:
从PCB设计数据中采集差分过孔的圆心坐标分别为(x1,y1)和(x2,y2);
从PCB设计数据中采集反焊盘的半径R;
生成矩形反焊盘的四个顶点坐标分别为(x21,y21)=(x1-R,y1-R),(x22,y21)=(x2+R,y1-R),(x21,y22)=(x1-R,y2+R),(x22,y22)=(x2+R,y2+R)。
第二方面,本发明提供一种高速压接器件的过孔优化系统,包括:
目标筛选单元,用于从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标;
目标确定单元,用于基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层;
区域优化单元,用于基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘。
进一步的,所述目标确定单元包括:
尺寸采集模块,用于从PCB设计数据中采集高速压接器件的安全深度和PCB叠层厚度;
背钻标记模块,用于将安全深度范围外的PCB层标记为背钻层,并将所述差分过孔坐标标记为所述背钻层的背钻孔坐标;
优化标记模块,用于将安全深度范围内的PCB层标记为反焊盘优化层。
进一步的,所述区域优化单元包括:
区域合并模块,用于将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘。
进一步的,所述区域合并模块包括:
坐标采集子模块,用于从PCB设计数据中采集差分过孔的圆心坐标分别为(x1,y1)和(x2,y2);
半径采集子模块,用于从PCB设计数据中采集反焊盘的半径R;
坐标生成子模块,用于生成矩形反焊盘的四个顶点坐标分别为(x21,y21)=(x1-R,y1-R),(x22,y21)=(x2+R,y1-R),(x21,y22)=(x1-R,y2+R),(x22,y22)=(x2+R,y2+R)。
第三方面,提供一种终端,包括:
处理器、存储器,其中,
该存储器用于存储计算机程序,
该处理器用于从存储器中调用并运行该计算机程序,使得终端执行上述的终端的方法。
第四方面,提供了一种计算机存储介质,所述计算机可读存储介质中存储有指令,当其在计算机上运行时,使得计算机执行上述各方面所述的方法。
本发明的有益效果在于,本发明提供的高速压接器件的过孔优化方法、系统、终端及存储介质,能够对高速压接器件所对应的差分过孔的背钻进行明确标注,避免人工标记导致的错误,并且可以对差分过孔的反焊盘进行自动优化,大大提升了差分过孔的信号质量。
此外,本发明设计原理可靠,结构简单,具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的系统的示意性框图。
图3为本发明实施例提供的一种终端的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
下面对本发明中出现的关键术语进行解释。
PCB(Printed Circuit Board),中文名称为印制电路板,又称印刷线路板,是重要的电子部件,是电子元器件的支撑体,是电子元器件电气相互连接的载体。由于它是采用电子印刷术制作的,故被称为“印刷”电路板。印制电路板的设计是以电路原理图为根据,实现电路设计者所需要的功能。印刷电路板的设计主要指版图设计,需要考虑外部连接的布局。内部电子元件的优化布局、金属连线和通孔的优化布局、电磁保护、热耗散等各种因素。优秀的版图设计可以节约生产成本,达到良好的电路性能和散热性能。简单的版图设计可以用手工实现,复杂的版图设计需要借助计算机辅助设计(CAD)实现。
图1是本发明一个实施例的方法的示意性流程图。其中,图1执行主体可以为一种高速压接器件的过孔优化系统。
如图1所示,该方法包括:
步骤110,从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标;
步骤120,基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层;
步骤130,基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘。
为了便于对本发明的理解,下面以本发明高速压接器件的过孔优化方法的原理,结合实施例中对高速压接器件的过孔进行优化的过程,对本发明提供的高速压接器件的过孔优化方法做进一步的描述。
具体的,编译skill工具,由skill工具执行以下所述的高速压接器件的过孔优化方法,方法包括:
S1、从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标。
在筛选目标时可以先从PCB设计数据中筛选出所有差分过孔坐标,再从所有差分过孔坐标中筛选出设计有高速压接器件的差分过孔坐标。
此外,也可以由用户框选对应高速压接器件的差分过孔坐标。
S2、基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层。
从PCB设计数据中采集高速压接器件的安全深度和PCB叠层厚度;将安全深度范围外的PCB层标记为背钻层,并将所述差分过孔坐标标记为所述背钻层的背钻孔坐标;将安全深度范围内的PCB层标记为反焊盘优化层。
具体的,假设一个高速压接器件的安全深度为h,PCB设计的叠层厚度为H,共计六层板。一般情况下板厚H是会大于安全深度h。那么H-h剩下的部分要做背钻钻掉。安全深度h所包含的每一层高速过孔则要对反焊盘进行优化,从而增加阻抗,使阻抗连续。假设判断之后确定出L1\L3层需要进行高速差分过孔的反焊盘优化。
通过对各PCB层进行明确标记,能够有效避免人工设计标错背钻层,导致背钻深度超过了高速压接器件的安全深度的问题。
S3、基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘。
将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘。具体的,假设从PCB设计数据中采集差分过孔的圆心坐标分别为(x1,y1)和(x2,y2);从PCB设计数据中采集反焊盘的半径R;则可以生成矩形反焊盘的四个顶点坐标分别为(x21,y21)=(x1-R,y1-R),(x22,y21)=(x2+R,y1-R),(x21,y22)=(x1-R,y2+R),(x22,y22)=(x2+R,y2+R))。该矩形反焊盘即为差分过孔的共享反焊盘。抓取PCB电路板上所有压接高速差分对的过孔的反焊盘中心坐标,假设判断的需要合并反焊盘的层数为L1和L3层,统一将这两层的反焊盘按上述合并方法进行合并。
如图2所示,该系统200包括:
目标筛选单元210,用于从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标;
目标确定单元220,用于基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层;
区域优化单元230,用于基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘。
可选地,作为本发明一个实施例,所述目标确定单元包括:
尺寸采集模块,用于从PCB设计数据中采集高速压接器件的安全深度和PCB叠层厚度;
背钻标记模块,用于将安全深度范围外的PCB层标记为背钻层,并将所述差分过孔坐标标记为所述背钻层的背钻孔坐标;
优化标记模块,用于将安全深度范围内的PCB层标记为反焊盘优化层。
可选地,作为本发明一个实施例,所述区域优化单元包括:
区域合并模块,用于将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘。
可选地,作为本发明一个实施例,所述区域合并模块包括:
坐标采集子模块,用于从PCB设计数据中采集差分过孔的圆心坐标分别为(x1,y1)和(x2,y2);
半径采集子模块,用于从PCB设计数据中采集反焊盘的半径R;
坐标生成子模块,用于生成矩形反焊盘的四个顶点坐标分别为(x21,y21)=(x1-R,y1-R),(x22,y21)=(x2+R,y1-R),(x21,y22)=(x1-R,y2+R),(x22,y22)=(x2+R,y2+R)。
图3为本发明实施例提供的一种终端300的结构示意图,该终端300可以用于执行本发明实施例提供的高速压接器件的过孔优化方法。
其中,该终端300可以包括:处理器310、存储器320及通信单元330。这些组件通过一条或多条总线进行通信,本领域技术人员可以理解,图中示出的服务器的结构并不构成对本发明的限定,它既可以是总线形结构,也可以是星型结构,还可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
其中,该存储器320可以用于存储处理器310的执行指令,存储器320可以由任何类型的易失性或非易失性存储终端或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。当存储器320中的执行指令由处理器310执行时,使得终端300能够执行以下上述方法实施例中的部分或全部步骤。
处理器310为存储终端的控制中心,利用各种接口和线路连接整个电子终端的各个部分,通过运行或执行存储在存储器320内的软件程序和/或模块,以及调用存储在存储器内的数据,以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit,简称IC)组成,例如可以由单颗封装的IC所组成,也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说,处理器310可以仅包括中央处理器(Central Processing Unit,简称CPU)。在本发明实施方式中,CPU可以是单运算核心,也可以包括多运算核心。
通信单元330,用于建立通信信道,从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质,其中,该计算机存储介质可存储有程序,该程序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文:read-only memory,简称:ROM)或随机存储记忆体(英文:random access memory,简称:RAM)等。
因此,本发明能够对高速压接器件所对应的差分过孔的背钻进行明确标注,避免人工标记导致的错误,并且可以对差分过孔的反焊盘进行自动优化,大大提升了差分过孔的信号质量,本实施例所能达到的技术效果可以参见上文中的描述,此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质,包括若干指令用以使得一台计算机终端(可以是个人计算机,服务器,或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其,对于终端实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中,应该理解到,所揭露的系统和方法,可以通过其它的方式实现。例如,以上所描述的系统实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,系统或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述,但本发明并不限于此。在不脱离本发明的精神和实质的前提下,本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换,而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种高速压接器件的过孔优化方法,其特征在于,包括:
从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标;
基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层;
基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘;
基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层,包括:
从PCB设计数据中采集高速压接器件的安全深度和PCB叠层厚度;
将安全深度范围外的PCB层标记为背钻层,并将所述差分过孔坐标标记为所述背钻层的背钻孔坐标;
将安全深度范围内的PCB层标记为反焊盘优化层;
基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘,包括:
将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘;
将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘,包括:
从PCB设计数据中采集差分过孔的圆心坐标分别为(x1,y1)和(x2,y2);
从PCB设计数据中采集反焊盘的半径R;
生成矩形反焊盘的四个顶点坐标分别为(x21,y21)=(x1-R,y1-R),(x22,y21)=(x2+R,y1-R),(x21,y22)=(x1-R,y2+R),(x22,y22)=(x2+R,y2+R)。
2.根据权利要求1所述的方法,其特征在于,从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标,包括:
在筛选目标时先从PCB设计数据中筛选出所有差分过孔坐标,再从所有差分过孔坐标中筛选出设计有高速压接器件的差分过孔坐标。
3.根据权利要求1所述的方法,其特征在于,从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标,包括:
由用户框选对应高速压接器件的差分过孔坐标。
4.根据权利要求1所述的方法,其特征在于,将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘,包括:
抓取PCB电路板上所有压接高速差分对的过孔的反焊盘中心坐标,若判断的需要合并反焊盘的层数为L1和L3层,统一将这两层的反焊盘进行合并。
5.一种高速压接器件的过孔优化系统,其特征在于,包括:
目标筛选单元,用于从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标;
目标确定单元,用于基于高速压接器件的安全深度和PCB叠层厚度确定背钻层和反焊盘优化层;
区域优化单元,用于基于差分过孔坐标和反焊盘尺寸生成差分过孔反焊盘合并区域,并将所述合并区域作为反焊盘优化层的差分过孔的共享反焊盘;
所述目标确定单元包括:
尺寸采集模块,用于从PCB设计数据中采集高速压接器件的安全深度和PCB叠层厚度;
背钻标记模块,用于将安全深度范围外的PCB层标记为背钻层,并将所述差分过孔坐标标记为所述背钻层的背钻孔坐标;
优化标记模块,用于将安全深度范围内的PCB层标记为反焊盘优化层;
所述区域优化单元包括:
区域合并模块,用于将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘;
所述区域合并模块包括:
坐标采集子模块,用于从PCB设计数据中采集差分过孔的圆心坐标分别为(x1,y1)和(x2,y2);
半径采集子模块,用于从PCB设计数据中采集反焊盘的半径R;
坐标生成子模块,用于生成矩形反焊盘的四个顶点坐标分别为(x21,y21)=(x1-R,y1-R),(x22,y21)=(x2+R,y1-R),(x21,y22)=(x1-R,y2+R),(x22,y22)=(x2+R,y2+R)。
6.根据权利要求5所述的系统,其特征在于,从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标,包括:
在筛选目标时先从PCB设计数据中筛选出所有差分过孔坐标,再从所有差分过孔坐标中筛选出设计有高速压接器件的差分过孔坐标。
7.根据权利要求5所述的系统,其特征在于,从PCB设计数据中筛选出所有对应高速压接器件的差分过孔坐标,包括:
由用户框选对应高速压接器件的差分过孔坐标。
8.根据权利要求5所述的系统,其特征在于,将反焊盘优化层的差分过孔对应的两个圆形反焊盘合并为一个矩形反焊盘,包括:
抓取PCB电路板上所有压接高速差分对的过孔的反焊盘中心坐标,若判断的需要合并反焊盘的层数为L1和L3层,统一将这两层的反焊盘进行合并。
9.一种终端,其特征在于,包括:
处理器;
用于存储处理器的执行指令的存储器;
其中,所述处理器被配置为执行权利要求1-4任一项所述的方法。
10.一种存储有计算机程序的计算机可读存储介质,其特征在于,该程序被处理器执行时实现如权利要求1-4任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210607707.3A CN114867213B (zh) | 2022-05-31 | 2022-05-31 | 高速压接器件的过孔优化方法、系统、终端及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210607707.3A CN114867213B (zh) | 2022-05-31 | 2022-05-31 | 高速压接器件的过孔优化方法、系统、终端及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114867213A CN114867213A (zh) | 2022-08-05 |
CN114867213B true CN114867213B (zh) | 2023-06-16 |
Family
ID=82641668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210607707.3A Active CN114867213B (zh) | 2022-05-31 | 2022-05-31 | 高速压接器件的过孔优化方法、系统、终端及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114867213B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108124390A (zh) * | 2016-11-30 | 2018-06-05 | 中兴通讯股份有限公司 | 过孔反焊盘的布设方法、装置、pcb及过孔反焊盘制造装置 |
CN109460601A (zh) * | 2018-11-01 | 2019-03-12 | 郑州云海信息技术有限公司 | 一种图形处理的方法、装置、设备及存储介质 |
CN111737945A (zh) * | 2020-05-28 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 一种pcb板的背钻设计方法、系统、终端及存储介质 |
CN113597100A (zh) * | 2021-06-23 | 2021-11-02 | 浪潮电子信息产业股份有限公司 | 一种优化差分过孔阻抗的方法、电路板、设备和存储介质 |
CN113613388A (zh) * | 2021-06-11 | 2021-11-05 | 浪潮电子信息产业股份有限公司 | 优化过孔反焊盘走线的方法、电路板、设备和存储介质 |
-
2022
- 2022-05-31 CN CN202210607707.3A patent/CN114867213B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108124390A (zh) * | 2016-11-30 | 2018-06-05 | 中兴通讯股份有限公司 | 过孔反焊盘的布设方法、装置、pcb及过孔反焊盘制造装置 |
CN109460601A (zh) * | 2018-11-01 | 2019-03-12 | 郑州云海信息技术有限公司 | 一种图形处理的方法、装置、设备及存储介质 |
CN111737945A (zh) * | 2020-05-28 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 一种pcb板的背钻设计方法、系统、终端及存储介质 |
CN113613388A (zh) * | 2021-06-11 | 2021-11-05 | 浪潮电子信息产业股份有限公司 | 优化过孔反焊盘走线的方法、电路板、设备和存储介质 |
CN113597100A (zh) * | 2021-06-23 | 2021-11-02 | 浪潮电子信息产业股份有限公司 | 一种优化差分过孔阻抗的方法、电路板、设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN114867213A (zh) | 2022-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9846756B2 (en) | Layout method for printed circuit board | |
WO2020103385A1 (zh) | Pcb设计版图的开短路检查方法、检测系统及电子设备 | |
JP4644586B2 (ja) | セラミック集積回路パッケージにおいて電力分配システムを機能強化するための方法及びプログラム | |
CN109145051A (zh) | 分布式数据库的数据汇总方法及装置和电子设备 | |
CN109766631A (zh) | 一种pcb信号线信息获取方法及相关装置 | |
CN111737945A (zh) | 一种pcb板的背钻设计方法、系统、终端及存储介质 | |
CN100382085C (zh) | 一种印制电路板中集成设计元件的版图设计方法和装置 | |
CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
WO2023087718A1 (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
US20020178429A1 (en) | Wiring board design aiding apparatus, design aiding method, storage medium, and computer program | |
CN114867213B (zh) | 高速压接器件的过孔优化方法、系统、终端及存储介质 | |
CN116432569B (zh) | Uvm验证平台的自动配置生成方法及相关设备 | |
CN101908082A (zh) | 印刷电路板的阻抗设计方法及阻抗设计装置 | |
CN107729277B (zh) | 一种多功能复用高速信号co-lay走线结构及走线方法 | |
CN116842896A (zh) | 一种芯片控制标准单元放置优化拥塞的方法 | |
US20050283746A1 (en) | System and method for calculating trace lengths of a PCB layout | |
US7516544B1 (en) | Spacers for reducing crosstalk and maintaining clearances | |
US20170124246A1 (en) | System and method for designing a printed circuit board | |
US7076759B2 (en) | Methodology for generating a modified view of a circuit layout | |
CN114330199B (zh) | 一种设计文件生成方法、电路板的制作方法和相关设备 | |
CN112528587B (zh) | 一种pcb背钻孔塞孔需求判断方法、系统、终端及存储介质 | |
CN117473939B (zh) | Pcb模块化布局器件匹配方法、装置、电子设备及介质 | |
CN107172816B (zh) | 一种创建dip型零件封装的方法及系统 | |
CN117762855A (zh) | Ai服务器及损耗仿真方法 | |
CN114357924A (zh) | 一种元器件封装的创建方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |