CN113597100A - 一种优化差分过孔阻抗的方法、电路板、设备和存储介质 - Google Patents

一种优化差分过孔阻抗的方法、电路板、设备和存储介质 Download PDF

Info

Publication number
CN113597100A
CN113597100A CN202110700868.2A CN202110700868A CN113597100A CN 113597100 A CN113597100 A CN 113597100A CN 202110700868 A CN202110700868 A CN 202110700868A CN 113597100 A CN113597100 A CN 113597100A
Authority
CN
China
Prior art keywords
hole
signal
impedance
circuit board
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110700868.2A
Other languages
English (en)
Inventor
荣世立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN202110700868.2A priority Critical patent/CN113597100A/zh
Publication of CN113597100A publication Critical patent/CN113597100A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提出了一种优化差分过孔阻抗的方法、电路板、设备和存储介质，该方法包括根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据过孔残桩的厚度确定信号孔背钻的深度；根据信号孔背钻的深度确定地孔背钻的深度对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。基于该方法还提出了一种电路板，设备和存储介质。本发明在高速链路设计时需要关注过孔处的阻抗特性，针对有背钻的超高速信号孔，除了通过优化反焊盘尺寸以外，还可以对参考地孔进行背钻设计，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。

Description

一种优化差分过孔阻抗的方法、电路板、设备和存储介质
技术领域
本发明属于印刷电路板设计技术领域，特别涉及一种优化差分过孔阻抗的方法、电路板、设备和存储介质。
背景技术
随着微电子技术的快速发展,信号的上升沿越来越快,高速电路产生的传输线效应日趋严重。对于目前主流的高速电路,PCB工程师必须采用基于传输线理论的高速PCB设计技术才能确保电路正常工作。特性阻抗设计和控制是解决高速电路传输线效应的核心和基础,受到越来越多的PCB工程师和制造商的重视。要获得最终的高精度特性阻抗电路板产品,需要从PCB设计、加工和阻抗测试等多个方面进行控制。1高精度特性阻抗设计的必要性特性阻抗设计的目的是让同一信号在其传输路径上具有相同的阻抗值,即阻抗匹配。在高速PCB中,当信号链路上阻抗不匹配时,会引起信号畸变、电磁辐射发射加重以及反射等问题。在传统数字系统设计中，高速互联现象常常可以忽略不计，因为它们对系统的性能影响很微弱。然而，随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。因此在高速链路设计中，要尽量优化各个模块，借助仿真工具提前评估设计可行性及风险点，并依据仿真结果优化设计，提高系统设计成功率，缩短研发周期。在服务器系统高速信号链路设计过程中，链路阻抗的优化设计尤其重要，若链路阻抗连续性较差，会引起信号反射、增加链路损耗，进而影响信号传输质量，甚至导致设计失败。在链路设计中，过孔是影响链路阻抗连续性的重要原因，高频情况下过孔会附带表现出寄生容性和寄生感性，这就使得过孔处成为阻抗不连续点，因此在过孔处进行阻抗优化显得尤为重要。
在高速链路设计中，针对过孔处的阻抗不连续的问题，往往是仅对信号孔进行优化设计，有一种方式是通过改变反焊盘的大小去改变过孔处的阻抗特性，反焊盘大小不同会使过孔与参考平面间的容性不同，进而优化阻抗特性，减小阻抗不连续。针对较高速率的信号如PCIe Gen4，往往需要对信号孔进行背钻，去除多余的过孔孔壁，减小via stub(过孔残桩)从而提高链路阻抗一致性。虽然这种设计方法能够改变过孔处的阻抗，减小阻抗不连续性，但由于不同过孔的长度、残桩长度不同，需要反焊盘的大小也不同，这使得板卡制作工艺复杂，增加成本。另一方面，针对有背钻的超高速过孔，仅仅通过反焊盘优化仍然可能达不到设计要求，这使得上述方法变得局限。
发明内容
为了解决上述技术问题，本发明提出了一种优化差分过孔阻抗的方法、电路板、设备和存储介质。针对高速链路中过孔处的阻抗不连续特性，对反焊盘尺寸进行遍历优化，同时对参考地孔的进行背钻设计，降低过孔处阻抗变化，有效提高信号传输质量。
一种优化差分过孔阻抗的方法，包括以下步骤：
对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。
进一步的，所述对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻之前还包括：
根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；
根据所述过孔残桩的厚度确定信号孔背钻的深度；根据所述信号孔背钻的深度确定地孔背钻的深度；
进一步的，所述根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度的方法为：所述过孔残桩的厚度＝印刷电路板的厚度-(L1至LN的厚度)；
其中所述L1为信号线第一层；所述LN为信号层的第N层。
进一步的，所述根据所述过孔残桩的厚度确定信号孔背钻的深度的方法为：所述信号孔背钻的深度＝所述过孔残桩的厚度-10mil。
进一步的，所述根据所述信号孔背钻的深度确定地孔背钻的深度的方法为：所述地孔背钻的深度＝所述信号孔背钻的深度-10mil；且所述地孔的参考层与所述信号孔的参考层相连。
进一步的，所述对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻还包括：当信号线的信号速率小于速率阈值时，所述信号线的信号孔不背钻。
进一步的，其特征在于，所述方法还包括：以反焊盘直径的第一长度为初始值，第二长度为步长进行遍历，得到最小差分过孔阻抗对应反焊盘直径。
本发明还提出了一种印刷电路板，所述印刷电路板采用一种优化差分过孔阻抗的方法加工而成；所述印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。
本发明还提出了一种印刷电路板的差分过孔阻抗优化设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现一种优化差分过孔阻抗的方法步骤。
本发明还提出了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现一种优化差分过孔阻抗的方法步骤。
为实现上述目的，本发明采用以下技术方案：
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出了一种优化差分过孔阻抗的方法、电路板、设备和存储介质，该方法包括根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据过孔残桩的厚度确定信号孔背钻的深度；根据信号孔背钻的深度确定地孔背钻的深度对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。本发明针对高速过孔的阻抗进行优化，首先遍历不同反焊盘对阻抗的影响，通过对比参考地孔背钻和不背钻对过孔处阻抗特性的影响，为过孔处阻抗设计提供新的优化方法，指导链路设计。本发明不仅仅对信号孔本身进行优化，同时针对需要背钻的超高速链路过孔的回流地孔进行背钻，从改善信号回流的角度优化整体链路阻抗。在高速链路设计时需要关注过孔处的阻抗特性，针对有背钻的超高速信号孔，除了通过优化反焊盘尺寸以外，还可以对参考地孔进行背钻设计，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
基于本发明实施例1提出的一种优化差分过孔阻抗的方法，还提出了一种电路板、设备和存储介质。同样具有上述方法的作用，在此不做赘述。
附图说明
如图1为本发明实施例1某PCIe Gen4链路的过孔排布设计示意图；
如图2为本发明实施例1某PCIe Gen4链路的过孔设计设计三维图；
如图3为本发明实施例1某PCIe Gen4链路针对信号孔进行背钻的示意图；
如图4为本发明实施例1某PCIe Gen4过孔反焊盘设计示意图；
如图5为本发明实施例1某PCIe Gen4针对信号孔背钻的TDR阻抗仿真曲线图；
如图6为本发明实施例1某PCIe Gen4链路针对信号孔和地孔均进行背钻的示意图；
如图7为本发明实施例1某PCIe Gen4针对信号孔和地孔均背钻的TDR阻抗仿真曲线图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
为进一步说明本发明的设计方法，以某特定过孔为例进行详细说明，如图1给出了某PCIe Gen4链路的过孔设计，其中信号孔完成孔半径4mil，via pad(过孔焊盘)半径10mil。该过孔上信号走线为L1层换层到L5层。如图2给出了中某PCIe Gen4链路的过孔设计三维图。过孔的目标控制阻抗为85ohm±2ohm。
由于信号速率较高，该过孔有51mil的via stub(过孔残桩)，因此该信号孔进行背钻设计，背钻深度41mil，如图3给出了过孔的背钻情况，只针对信号孔进行背钻。如图4为本发明实施例1某PCIe Gen4过孔反焊盘设计示意图。图4上图是L2层的反焊盘设计，固定直径30mil，图4下图是其它层的反焊盘设计,反焊盘直径为设置为变量，以26mil为初始值，以4mil为步长进行遍历，最大为46mil。
如图5为针对上述过孔进行阻抗仿真，不对参考地孔背钻对应的TDR波形。曲线信息中：
N1 TDR差分信号阻抗：设置信息，反焊盘半径13mil,信号孔背钻厚度1.9mil；
N2 TDR差分信号阻抗：设置信息：反焊盘半径15mil,信号孔背钻厚度1.9mil；
N3 TDR差分信号阻抗：设置信息：反焊盘半径17mil,信号孔背钻厚度1.9mil；
N4 TDR差分信号阻抗：设置信息：反焊盘半径19mil,信号孔背钻厚度1.9mil；
N5 TDR差分信号阻抗：设置信息：反焊盘半径21mil,信号孔背钻厚度1.9mil；
N6 TDR差分信号阻抗：设置信息：反焊盘半径23mil,信号孔背钻厚度1.9mil。
首先找到最优的反焊盘尺寸，即过孔处阻抗变化最小对应的反焊盘，此时对应N5TDR差分信号阻抗，反焊盘半径21mil，直径为42mil。这种情况下过孔处阻抗变化区间为[83.57，87.23]，超出了85o±2ohm的设计要求。其中，最优反焊盘尺寸是通过对比链路的阻抗，当链路阻抗变化最小即阻抗连续性最好时，对应的参数为最优值所以采用仅对信号过孔进行背钻，不对参考地孔进行背钻的设计，不能满足阻抗的设计要求。
本发明实施例1提出了一种优化差分过孔阻抗的方法，对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。
在执行背钻之前，根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据所述过孔残桩的厚度确定信号孔背钻的深度；根据所述信号孔背钻的深度确定地孔背钻的深度；
根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度的方法为：过孔残桩的厚度＝印刷电路板的厚度-(L1至LN的厚度)；
其中L1为信号线第一层；LN为信号层的第N层。
考虑板厂加功能力需留有一定公差(通常为10mil),根据过孔残桩的厚度确定信号孔背钻的深度的方法为：信号孔背钻的深度＝所述过孔残桩的厚度-10mil。
根据信号孔背钻的深度确定地孔背钻的深度的方法为：地孔背钻的深度＝信号孔背钻的深度-10mil；且地孔的参考层与信号孔的参考层相连。
对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻还包括：当信号线的信号速率小于速率阈值时，信号线的信号孔不背钻。
如图6为本发明实施例1某PCIe Gen4链路针对信号孔和地孔均进行背钻的示意图；对参考地孔进行背钻，背钻深度不大于信号孔背钻深度，本例为39mil。如图7为本发明实施例1某PCIe Gen4针对信号孔和地孔均背钻的TDR阻抗仿真曲线图；
N1 TDR差分信号阻抗：设置信息，反焊盘半径13mil,信号孔背钻厚度1.9mil；
N2 TDR差分信号阻抗：设置信息：反焊盘半径15mil,信号孔背钻厚度1.9mil；
N3 TDR差分信号阻抗：设置信息：反焊盘半径17mil,信号孔背钻厚度1.9mil；
N4 TDR差分信号阻抗：设置信息：反焊盘半径19mil,信号孔背钻厚度1.9mil；
N5 TDR差分信号阻抗：设置信息：反焊盘半径21mil,信号孔背钻厚度1.9mil；
N6 TDR差分信号阻抗：设置信息：反焊盘半径23mil,信号孔背钻厚度1.9mil。
首先找到最优的反焊盘尺寸，即过孔处阻抗变化最小对应的反焊盘，此时对应N5TDR差分信号阻抗，反焊盘半径21mil，直径为42mil。对参考地孔进行背钻的设计，过孔处阻抗变化区间为[83.48，86.65]，满足设计要求。
本发明在进行过孔处阻抗优化时，以反焊盘直径的第一长度为初始值，第二长度为步长进行遍历，得到最小差分过孔阻抗对应反焊盘直径。即过孔处阻抗变化最小对应的反焊盘。
本发明针对高速过孔的阻抗进行优化，首先遍历不同反焊盘对阻抗的影响，通过对比参考地孔背钻和不背钻对过孔处阻抗特性的影响，为过孔处阻抗设计提供新的优化方法，指导链路设计。本发明不仅仅对信号孔本身进行优化，同时针对需要背钻的超高速链路过孔的回流地孔进行背钻，从改善信号回流的角度优化整体链路阻抗。在高速链路设计时需要关注过孔处的阻抗特性，针对有背钻的超高速信号孔，除了通过优化反焊盘尺寸以外，还可以对参考地孔进行背钻设计，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
实施例2
基于本发明实施例1提出的一种优化差分过孔阻抗的方法，本发明实施例2还提出了一种印刷电路板，印刷电路板采用一种优化差分过孔阻抗的方法加工而成；印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。
在执行背钻之前，根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据所述过孔残桩的厚度确定信号孔背钻的深度；根据所述信号孔背钻的深度确定地孔背钻的深度；
根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度的方法为：过孔残桩的厚度＝印刷电路板的厚度-(L1至LN的厚度)；
其中L1为信号线第一层；LN为信号层的第N层。
考虑板厂加功能力需留有一定公差(通常为10mil),根据过孔残桩的厚度确定信号孔背钻的深度的方法为：信号孔背钻的深度＝所述过孔残桩的厚度-10mil。
根据信号孔背钻的深度确定地孔背钻的深度的方法为：地孔背钻的深度＝信号孔背钻的深度-10mil；且地孔的参考层与信号孔的参考层相连。
对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻还包括：当信号线的信号速率小于速率阈值时，信号线的信号孔不背钻。
本发明在进行过孔处阻抗优化时，以反焊盘直径的第一长度为初始值，第二长度为步长进行遍历，得到最小差分过孔阻抗对应反焊盘直径。即过孔处阻抗变化最小对应的反焊盘。
本发明实施例2公开的一种印刷电路板，针对高速过孔的阻抗进行优化，首先遍历不同反焊盘对阻抗的影响，通过对比参考地孔背钻和不背钻对过孔处阻抗特性的影响，为过孔处阻抗设计提供新的优化方法，指导链路设计。本发明不仅仅对信号孔本身进行优化，同时针对需要背钻的超高速链路过孔的回流地孔进行背钻，从改善信号回流的角度优化整体链路阻抗。在高速链路设计时需要关注过孔处的阻抗特性，针对有背钻的超高速信号孔，除了通过优化反焊盘尺寸以外，还可以对参考地孔进行背钻设计，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
实施例3
基于本发明实施例1提出的一种优化差分过孔阻抗的方法，本发明实施例3还提出了一种印刷电路板的差分过孔阻抗优化设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现一种优化差分过孔阻抗的方法步骤。
印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。
在执行背钻之前，根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据所述过孔残桩的厚度确定信号孔背钻的深度；根据所述信号孔背钻的深度确定地孔背钻的深度；
根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度的方法为：过孔残桩的厚度＝印刷电路板的厚度-(L1至LN的厚度)；
其中L1为信号线第一层；LN为信号层的第N层。
考虑板厂加功能力需留有一定公差(通常为10mil),根据过孔残桩的厚度确定信号孔背钻的深度的方法为：信号孔背钻的深度＝所述过孔残桩的厚度-10mil。
根据信号孔背钻的深度确定地孔背钻的深度的方法为：地孔背钻的深度＝信号孔背钻的深度-10mil；且地孔的参考层与信号孔的参考层相连。
对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻还包括：当信号线的信号速率小于速率阈值时，信号线的信号孔不背钻。
本发明在进行过孔处阻抗优化时，以反焊盘直径的第一长度为初始值，第二长度为步长进行遍历，得到最小差分过孔阻抗对应反焊盘直径。即过孔处阻抗变化最小对应的反焊盘。
本发明实施例3提出的一种印刷电路板的差分过孔阻抗优化设备，针对高速过孔的阻抗进行优化，首先遍历不同反焊盘对阻抗的影响，通过对比参考地孔背钻和不背钻对过孔处阻抗特性的影响，为过孔处阻抗设计提供新的优化方法，指导链路设计。本发明不仅仅对信号孔本身进行优化，同时针对需要背钻的超高速链路过孔的回流地孔进行背钻，从改善信号回流的角度优化整体链路阻抗。在高速链路设计时需要关注过孔处的阻抗特性，针对有背钻的超高速信号孔，除了通过优化反焊盘尺寸以外，还可以对参考地孔进行背钻设计，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
需要说明：本发明技术方案还提供了一种电子设备，包括：通信接口，能够与其它设备比如网络设备等进行信息交互；处理器，与通信接口连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的一种优化差分过孔阻抗的方法，而所述计算机程序存储在存储器上。当然，实际应用时，电子设备中的各个组件通过总线系统耦合在一起。可理解，总线系统用于实现这些组件之间的连接通信。总线系统除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图4中将各种总线都标为总线系统。本申请实施例中的存储器用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。可以理解，存储器可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic random access memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random AccessMemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM，DynamicRandom Access Memory)、同步动态随机存取存储器(SDRAM，SynchronousDynamic RandomAccess Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data RateSynchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced Synchronous Dynamic Random Access Memory)、同步连接动态随机存取存储器(SLDRAM，SyncLink Dynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本申请实施例描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。上述本申请实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、DSP(Digital Signal Processing，即指能够实现数字信号处理技术的芯片)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器，处理器读取存储器中的程序，结合其硬件完成前述方法的步骤。处理器执行所述程序时实现本申请实施例的各个方法中的相应流程，为了简洁，在此不再赘述。
实施例4
基于本发明实施例1提出的一种优化差分过孔阻抗的方法，本发明实施例4还提出了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现所述的一种优化差分过孔阻抗的方法步骤。
印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。
在执行背钻之前，根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据所述过孔残桩的厚度确定信号孔背钻的深度；根据所述信号孔背钻的深度确定地孔背钻的深度；
根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度的方法为：过孔残桩的厚度＝印刷电路板的厚度-(L1至LN的厚度)；
其中L1为信号线第一层；LN为信号层的第N层。
考虑板厂加功能力需留有一定公差(通常为10mil),根据过孔残桩的厚度确定信号孔背钻的深度的方法为：信号孔背钻的深度＝所述过孔残桩的厚度-10mil。
根据信号孔背钻的深度确定地孔背钻的深度的方法为：地孔背钻的深度＝信号孔背钻的深度-10mil；且地孔的参考层与信号孔的参考层相连。
对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻还包括：当信号线的信号速率小于速率阈值时，信号线的信号孔不背钻。
本发明在进行过孔处阻抗优化时，以反焊盘直径的第一长度为初始值，第二长度为步长进行遍历，得到最小差分过孔阻抗对应反焊盘直径。即过孔处阻抗变化最小对应的反焊盘。
本发明实施例4提出的一种存储介质，针对高速过孔的阻抗进行优化，首先遍历不同反焊盘对阻抗的影响，通过对比参考地孔背钻和不背钻对过孔处阻抗特性的影响，为过孔处阻抗设计提供新的优化方法，指导链路设计。本发明不仅仅对信号孔本身进行优化，同时针对需要背钻的超高速链路过孔的回流地孔进行背钻，从改善信号回流的角度优化整体链路阻抗。在高速链路设计时需要关注过孔处的阻抗特性，针对有背钻的超高速信号孔，除了通过优化反焊盘尺寸以外，还可以对参考地孔进行背钻设计，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
本申请实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器，上述计算机程序可由处理器执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例提供的一种印刷电路板的差分过孔阻抗优化设备和存储介质中相关部分的说明可以参见本申请实施例1提供的一种优化差分过孔阻抗的方法中对应部分的详细说明，在此不再赘述。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种优化差分过孔阻抗的方法，其特征在于，包括以下步骤：
对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。
2.根据权利要求1所述的一种优化差分过孔阻抗的方法，其特征在于，所述对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻之前还包括：
根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；
根据所述过孔残桩的厚度确定信号孔背钻的深度；根据所述信号孔背钻的深度确定地孔背钻的深度。
3.根据权利要求2所述的一种优化差分过孔阻抗的方法，其特征在于，所述根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度的方法为：所述过孔残桩的厚度＝印刷电路板的厚度-(L1至LN的厚度)；
其中所述L1为信号线第一层；所述LN为信号层的第N层。
4.根据权利要求2所述的一种优化差分过孔阻抗的方法，其特征在于，所述根据所述过孔残桩的厚度确定信号孔背钻的深度的方法为：所述信号孔背钻的深度＝所述过孔残桩的厚度-10mil。
5.根据权利要求2所述的一种优化差分过孔阻抗的方法，其特征在于，所述根据所述信号孔背钻的深度确定地孔背钻的深度的方法为：所述地孔背钻的深度＝所述信号孔背钻的深度-10mil；且所述地孔的参考层与所述信号孔的参考层相连。
6.根据权利要求1所述的一种优化差分过孔阻抗的方法，其特征在于，所述对待需要优化差分过孔阻抗的印刷电路板的信号孔和地孔均背钻还包括：当信号线的信号速率小于速率阈值时，所述信号线的信号孔不背钻。
7.根据权利要求1至6任意一项所述的一种优化差分过孔阻抗的方法，其特征在于，所述方法还包括：以反焊盘直径的第一长度为初始值，第二长度为步长进行遍历，得到最小差分过孔阻抗对应反焊盘直径。
8.一种印刷电路板，其特征在于，所述印刷电路板采用权利要求1至7任意一项所述的一种优化差分过孔阻抗的方法加工而成；所述印刷电路板的信号孔和地孔均背钻；且地孔背钻的深度不大于信号孔背钻的深度。
9.一种印刷电路板的差分过孔阻抗优化设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述的一种优化差分过孔阻抗的方法步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的一种优化差分过孔阻抗的方法步骤。
CN202110700868.2A 2021-06-23 2021-06-23 一种优化差分过孔阻抗的方法、电路板、设备和存储介质 Pending CN113597100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110700868.2A CN113597100A (zh) 2021-06-23 2021-06-23 一种优化差分过孔阻抗的方法、电路板、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110700868.2A CN113597100A (zh) 2021-06-23 2021-06-23 一种优化差分过孔阻抗的方法、电路板、设备和存储介质

Publications (1)

Publication Number Publication Date
CN113597100A true CN113597100A (zh) 2021-11-02

Family

ID=78244493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110700868.2A Pending CN113597100A (zh) 2021-06-23 2021-06-23 一种优化差分过孔阻抗的方法、电路板、设备和存储介质

Country Status (1)

Country Link
CN (1) CN113597100A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114698233A (zh) * 2022-04-27 2022-07-01 苏州浪潮智能科技有限公司 Pcb信号过孔结构及其确定方法、确定装置、确定设备
CN114867213A (zh) * 2022-05-31 2022-08-05 苏州浪潮智能科技有限公司 高速压接器件的过孔优化方法、系统、终端及存储介质
CN115775791A (zh) * 2022-11-25 2023-03-10 北京斯年智驾科技有限公司 高速电路的芯片互联结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392160B1 (en) * 1998-11-25 2002-05-21 Lucent Technologies Inc. Backplane for radio frequency signals
US20030036349A1 (en) * 2001-08-17 2003-02-20 Shih-Chang Wu Multilayer radio frequency interconnect system
CN101151945A (zh) * 2005-05-02 2008-03-26 思科技术公司 使用接地和信号pth反钻进行信号整形的孔
US20080227311A1 (en) * 2007-03-14 2008-09-18 Jason Edward Chan Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
CN104041200A (zh) * 2011-11-09 2014-09-10 桑米纳公司 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板
JP2017069415A (ja) * 2015-09-30 2017-04-06 日本電気株式会社 回路基板および回路基板のインピーダンス測定方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392160B1 (en) * 1998-11-25 2002-05-21 Lucent Technologies Inc. Backplane for radio frequency signals
US20030036349A1 (en) * 2001-08-17 2003-02-20 Shih-Chang Wu Multilayer radio frequency interconnect system
CN101151945A (zh) * 2005-05-02 2008-03-26 思科技术公司 使用接地和信号pth反钻进行信号整形的孔
US20080227311A1 (en) * 2007-03-14 2008-09-18 Jason Edward Chan Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
CN104041200A (zh) * 2011-11-09 2014-09-10 桑米纳公司 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板
JP2017069415A (ja) * 2015-09-30 2017-04-06 日本電気株式会社 回路基板および回路基板のインピーダンス測定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
芦娜编著: "《有限元仿真及在电连接技术中的应用》", 北京：机械工业出版社, pages: 24 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114698233A (zh) * 2022-04-27 2022-07-01 苏州浪潮智能科技有限公司 Pcb信号过孔结构及其确定方法、确定装置、确定设备
CN114698233B (zh) * 2022-04-27 2023-08-22 苏州浪潮智能科技有限公司 Pcb信号过孔结构及其确定方法、确定装置、确定设备
CN114867213A (zh) * 2022-05-31 2022-08-05 苏州浪潮智能科技有限公司 高速压接器件的过孔优化方法、系统、终端及存储介质
CN114867213B (zh) * 2022-05-31 2023-06-16 苏州浪潮智能科技有限公司 高速压接器件的过孔优化方法、系统、终端及存储介质
CN115775791A (zh) * 2022-11-25 2023-03-10 北京斯年智驾科技有限公司 高速电路的芯片互联结构
CN115775791B (zh) * 2022-11-25 2023-08-11 北京斯年智驾科技有限公司 高速电路的芯片互联结构

Similar Documents

Publication Publication Date Title
CN113613388B (zh) 优化过孔反焊盘走线的方法、电路板、设备和存储介质
CN113597100A (zh) 一种优化差分过孔阻抗的方法、电路板、设备和存储介质
US7501586B2 (en) Apparatus and method for improving printed circuit board signal layer transitions
US8560296B2 (en) Printed circuit board via model design for high frequency performance
JP6031198B2 (ja) 信号伝送回路及びプリント基板
US7542305B2 (en) Memory module having on-package or on-module termination
CN109379835B (zh) 一种pcb板高速信号过孔设计方法、过孔结构和一种pcb板
Kim et al. Modeling and signal integrity analysis of mounting pad with layer-cutting to reduce impedance mismatch for dual-in-line memory module (DIMM)
KR102078065B1 (ko) 메모리 모듈 전기 커플링에서 전자 대역 갭(ebg) 구조들을 제공하는 회로들 및 방법들
US7106610B2 (en) High speed memory interface
CN218634401U (zh) 一种印制电路板过孔结构和电子装置
CN108366486B (zh) 一种减小clk高速信号串扰的布局和布线方法
JP2023017299A (ja) プリント配線板及び情報処理装置
CN109526144B (zh) 一种不同过孔孔径对电流量影响的分析方法与系统
WO2024045975A1 (zh) 印刷电路板、电子设备及印刷电路板制备方法
CN115515306A (zh) 一种pcb过孔结构及优化pcb过孔阻抗波动的方法
CN115426775A (zh) 一种高频数字电路的pcb设计方法
US20240006786A1 (en) Composite printed circuit boards and devices
Rajeswari et al. Chapter-6 Mitigation Techniques to Reduce Crosstalk in SATA Interconnects
Mingfei et al. Application of HyperLynx in the Development of High Speed Signal Processing Circuits
Tsai et al. Mitigate Package Level Crosstalk Using Tabbed Design
US20200302978A1 (en) Electrically coupled trace routing configuration in multiple layers
CN112888157A (zh) 一种过孔容性突变的补偿电路、补偿方法及系统
Olney Introduction to Board Level Simulation and the PCB Design Process
CN116451638A (zh) 确定高速链路是否需要信号中继器的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination