CN112888157A - 一种过孔容性突变的补偿电路、补偿方法及系统 - Google Patents

一种过孔容性突变的补偿电路、补偿方法及系统 Download PDF

Info

Publication number
CN112888157A
CN112888157A CN202110087061.6A CN202110087061A CN112888157A CN 112888157 A CN112888157 A CN 112888157A CN 202110087061 A CN202110087061 A CN 202110087061A CN 112888157 A CN112888157 A CN 112888157A
Authority
CN
China
Prior art keywords
capacitance
pcb
compensation
inductance
per unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110087061.6A
Other languages
English (en)
Inventor
秦玉倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110087061.6A priority Critical patent/CN112888157A/zh
Publication of CN112888157A publication Critical patent/CN112888157A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及技术领域，提供一种过孔容性突变的补偿电路、补偿方法及系统，该过孔容性突变的补偿电路包括贴近PCB板过孔入口处的补偿电感，避免对过孔区域的参考层面进行挖空处理，同时也不需要使用背钻等高成本的去桩线技术，操作简单，省时省力，而且补偿效果好，可以有效降低设计成本，提高产品竞争力。

Description

一种过孔容性突变的补偿电路、补偿方法及系统
技术领域
本发明属于PCB技术领域，尤其涉及一种过孔容性突变的补偿电路、补偿方法及系统。
背景技术
在PCB板布局中，因为复杂的链路结构，信号经常需要切换路径所在层面，过孔就是连接不同层面信号的纽带，所谓过孔引起阻抗突变，通常是指过孔处的等效阻抗跟与之相连的传输线瞬时阻抗出现了不一致，且因造成阻抗突变的原因是额外的容性负载，也将过孔处的阻抗突变称为容性突变，具体表现为过孔处的阻抗低于与之相连的传输线特性阻抗。
为了减小过孔带来的容性突变，避免信号反射，目前常用的过孔优化手段有：过孔区域参考层面挖洞处理，以及背钻等去除过孔桩线的技术。当过孔不存在过孔桩线或者桩线较短时，只对过孔区域参考层面进行挖洞处理，就可以有效减小过孔容性突变，但这一过程需要结合大量过孔仿真确定最优的挖洞面积，否则挖洞太小会不足以消除过孔容性属性，挖洞太大又会导致过孔呈感性，阻抗高于传输线瞬时阻抗，同样会带来阻抗不连续问题；当过孔的桩线校长时，桩线带来的容性增量很大，需要再使用背钻等去除过孔桩线的技术才能消除其影响，但这些技术通常成本较高，且不能做到100％去除，残留的过孔桩线依旧会导致一定的容性突变。
但是，上述减小过孔带来的容性突变的方式存在如下问题：
(1)耗时长。对过孔区域参考层面挖洞处理时，需要结合仿真实验确定最优挖洞面积，在层数较多的PCB板中，为了确定每一参考层面的最优挖洞面积，需要进行多次组合仿真验证，这一过程需要耗费大量的时间，不利于工作效率的提高；
(2)成本高。当过孔的桩线较长时，必须采取背钻等去除桩线的技术才能消除其影响，这些技术通常有高精度要求，制作成本都很高，不利于产品降本；
(3)优化能力有限。就目前技术来看，即使采用精度最高的背钻技术，过孔桩线也不能100％去除，残留的桩线依旧会带来容性突变，引起信号反射问题
发明内容
针对现有技术中的缺陷，本发明提供了一种过孔容性突变的补偿电路，旨在解决现有技术中减小过孔带来的容性突变的方式存在耗时长、成本高以及优化能力有限的问题。
本发明所提供的技术方案是：一种过孔容性突变的补偿电路，包括贴近PCB板过孔入口处的补偿电感，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 2×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗。
作为一种改进的方案，所述传输线的瞬时阻抗Z0的计算式为：
Figure BDA0002911267080000021
作为一种改进的方案，所述单位长度电容CL的计算式为：
Figure BDA0002911267080000022
所述单位长度电感LL的计算式为：
Figure BDA0002911267080000023
其中，εr是信号路径与返回路径之间介质的介电常数。
本发明的另一目的在于提供一种基于过孔容性突变的补偿电路的过孔容性突变的补偿方法，所述方法包括下述步骤：
根据PCB板的叠层信息，对PCB上的过孔进行仿真，获取由所述过孔的阻抗突变得到的电容增量CVIA，其中，所述叠层信息包括PCB层数、每一层厚度、介质的介电常数、输入、输出过孔的信号路径所在层面以及线宽线距信息；
根据计算得到的所述电容增量CVIA，计算补偿电感的电感值LCOMP，其中，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 2×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗；
将符合所述电感值LCOMP的补偿电感配置在所述PCB板贴近过孔的位置。
作为一种改进的方案，所述根据PCB板的叠层信息，对PCB上的过孔进行仿真，获取由所述过孔的阻抗突变得到的电容增量CVIA的步骤之前还包括下述步骤：
确定所述PCB板的叠层信息。
作为一种改进的方案，所述传输线的瞬时阻抗Z0的计算式为：
Figure BDA0002911267080000031
所述单位长度电容CL的计算式为：
Figure BDA0002911267080000032
所述单位长度电感LL的计算式为：
Figure BDA0002911267080000033
其中，εr是信号路径与返回路径之间介质的介电常数。
本发明的另一目的在于提供一种基于权利要求4所述的过孔容性突变的补偿方法的过孔容性突变的补偿系统，所述系统包括：
电容增量获取模块，用于根据PCB板的叠层信息，对PCB上的过孔进行仿真，获取由所述过孔的阻抗突变得到的电容增量CVIA，其中，所述叠层信息包括PCB层数、每一层厚度、介质的介电常数、输入、输出过孔的信号路径所在层面以及线宽线距信息；
电感值计算模块，用于根据计算得到的所述电容增量CVIA，计算补偿电感的电感值LCOMP，其中，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 2×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗；
补偿电感配置模块，用于将符合所述电感值LCOMP的补偿电感配置在所述PCB板贴近过孔的位置。
作为一种改进的方案，所述系统还包括：
叠层信息确定模块，用于确定所述PCB板的叠层信息。
作为一种改进的方案，所述传输线的瞬时阻抗Z0的计算式为：
Figure BDA0002911267080000041
所述单位长度电容CL的计算式为：
Figure BDA0002911267080000042
所述单位长度电感LL的计算式为：
Figure BDA0002911267080000043
其中，εr是信号路径与返回路径之间介质的介电常数。
在本发明实施例中，过孔容性突变的补偿电路包括贴近PCB板过孔入口处的补偿电感，避免对过孔区域的参考层面进行挖空处理，同时也不需要使用背钻等高成本的去桩线技术，操作简单，省时省力，而且补偿效果好，可以有效降低设计成本，提高产品竞争力。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1是本发明提供的过孔容性突变的补偿电路对应的一阶模型示意图；
图2是本发明提供的理想传输线的一阶模型示意图；
图3是本发明提供的带过孔的等效模型图；
图4是本发明提供的过孔容性突变的补偿方法的实现流程图；
图5是本发明提供的过孔容性突变的补偿系统的结构框图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的、技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
图1是本发明提供的过孔容性突变的补偿电路对应的一阶模型示意图，为了便于说明，图中仅给出了与本发明实施例相关的部分。
过孔容性突变的补偿电路包括贴近PCB板过孔入口处的补偿电感，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 2×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗。
其中，为了分析过孔带来的阻抗突变影响，首先要明确传输线的瞬时阻抗定义，如图2所示为理想传输线的一阶模型，其把单位长度的信号路径和返回路径描述成一个单位长度回路电感LL，信号路径和返回路径之间相互作用，则用单位长度电容CL等效，此模型下，传输线的瞬时阻抗Z0可以表示为：
Figure BDA0002911267080000051
如果信号在如图2所示的信号路径传输过程中遇到过孔，过孔筒状孔壁与板中不同平面层之间将会产生额外的电容量，尤其是在过孔存在较长桩线情况下，残余桩线将会等效成一个很大的集总容性负载，从而引起传输路径阻抗突变，具体的等效模型如图3所示，CVIA代表由过孔引入的额外等效电容，即电容增量，此时，过孔处的瞬时阻抗ZVIA可表示为：
Figure BDA0002911267080000061
为了补偿这一额外的电容增量CVIA，在贴近过孔入口处放置一个补偿电感LCOMP的方法，添加电感以后的一阶模型如图1所示，期望添加此电感后，过孔处的等效阻抗可以与传输线阻抗相匹配，即：
Figure BDA0002911267080000062
基于该计算式可以计算补偿电感的感值:LCOMP＝Z0 2×(CL+CVIA)-LL。
在本发明实施例中，εr是信号路径与返回路径之间介质的介电常数，可由PCB叠层信息确认。
在该实施例中，所述单位长度电容CL的计算式为：
Figure BDA0002911267080000063
所述单位长度电感LL的计算式为：
Figure BDA0002911267080000064
其中，εr是信号路径与返回路径之间介质的介电常数。
本发明实施例具有如下技术效果：
(1)避免了大量仿真实验确定过孔区域参考层挖洞面积的复杂步骤，可以在一定程度上节省设计时间，提高设计效率；
(2)无论桩线长短，都不需要使用背钻等技术来去除过孔桩线，可以有效降低研发成本，提高产品竞争力；
(3)相较于使用背钻等技术以后仍旧有残留桩线的问题，本方案可以更有效地消除过孔的容性突变。
图4示出了本发明提供的过孔容性突变的补偿方法的实现流程图，其具体包括下述步骤：
在步骤S101中，根据PCB板的叠层信息，对PCB上的过孔进行仿真，获取由所述过孔的阻抗突变得到的电容增量CVIA，其中，所述叠层信息包括PCB层数、每一层厚度、介质的介电常数、输入、输出过孔的信号路径所在层面以及线宽线距信息；
在步骤S102中，根据计算得到的所述电容增量CVIA，计算补偿电感的电感值LCOMP，其中，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 2×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗；
在步骤S103中，将符合所述电感值LCOMP的补偿电感配置在所述PCB板贴近过孔的位置。
在执行上述步骤S101之前还需要执行下述步骤：
确定所述PCB板的叠层信息。
在本发明实施例中，所述传输线的瞬时阻抗Z0的计算式为：
Figure BDA0002911267080000071
所述单位长度电容CL的计算式为：
Figure BDA0002911267080000072
所述单位长度电感LL的计算式为：
Figure BDA0002911267080000073
其中，εr是信号路径与返回路径之间介质的介电常数。
图5示出了本发明提供的过孔容性突变的补偿系统的结构框图，为了便于说明，图中仅给出与本发明实施例相关的部分。
过孔容性突变的补偿系统包括：
电容增量获取模块11，用于根据PCB板的叠层信息，对PCB上的过孔进行仿真，获取由所述过孔的阻抗突变得到的电容增量CVIA，其中，所述叠层信息包括PCB层数、每一层厚度、介质的介电常数、输入、输出过孔的信号路径所在层面以及线宽线距信息；
电感值计算模块12，用于根据计算得到的所述电容增量CVIA，计算补偿电感的电感值LCOMP，其中，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 2×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗；
补偿电感配置模块13，用于将符合所述电感值LCOMP的补偿电感配置在所述PCB板贴近过孔的位置。
在该实施例中，所述系统还包括：
叠层信息确定模块14，用于确定所述PCB板的叠层信息。
在本发明实施例中，所述传输线的瞬时阻抗Z0的计算式为：
Figure BDA0002911267080000081
所述单位长度电容CL的计算式为：
Figure BDA0002911267080000082
所述单位长度电感LL的计算式为：
Figure BDA0002911267080000083
其中，εr是信号路径与返回路径之间介质的介电常数。
在本发明实施例中，过孔容性突变的补偿电路包括贴近PCB板过孔入口处的补偿电感，避免对过孔区域的参考层面进行挖空处理，同时也不需要使用背钻等高成本的去桩线技术，操作简单，省时省力，而且补偿效果好，可以有效降低设计成本，提高产品竞争力。
以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (9)

1.一种过孔容性突变的补偿电路，其特征在于，包括贴近PCB板过孔入口处的补偿电感，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 2×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗。
2.根据权利要求1所述的过孔容性突变的补偿电路，其特征在于，所述传输线的瞬时阻抗Z0的计算式为：
Figure FDA0002911267070000011
3.根据权利要求1所述的过孔容性突变的补偿电路，其特征在于，所述单位长度电容CL的计算式为：
Figure FDA0002911267070000012
所述单位长度电感LL的计算式为：
Figure FDA0002911267070000013
其中，εr是信号路径与返回路径之间介质的介电常数。
4.一种基于权利要求1所述的过孔容性突变的补偿电路的过孔容性突变的补偿方法，其特征在于，所述方法包括下述步骤：
根据PCB板的叠层信息，对PCB上的过孔进行仿真，获取由所述过孔的阻抗突变得到的电容增量CVIA，其中，所述叠层信息包括PCB层数、每一层厚度、介质的介电常数、输入、输出过孔的信号路径所在层面以及线宽线距信息；
根据计算得到的所述电容增量CVIA，计算补偿电感的电感值LCOMP，其中，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 3×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗；
将符合所述电感值LCOMP的补偿电感配置在所述PCB板贴近过孔的位置。
5.根据权利要求4所述的过孔容性突变的补偿方法，其特征在于，所述根据PCB板的叠层信息，对PCB上的过孔进行仿真，获取由所述过孔的阻抗突变得到的电容增量CVIA的步骤之前还包括下述步骤：
确定所述PCB板的叠层信息。
6.根据权利要求4所述的过孔容性突变的补偿方法，其特征在于，所述传输线的瞬时阻抗Z0的计算式为：
Figure FDA0002911267070000021
所述单位长度电容CL的计算式为：
Figure FDA0002911267070000022
所述单位长度电感LL的计算式为：
Figure FDA0002911267070000023
其中，εr是信号路径与返回路径之间介质的介电常数。
7.一种基于权利要求4所述的过孔容性突变的补偿方法的过孔容性突变的补偿系统，其特征在于，所述系统包括：
电容增量获取模块，用于根据PCB板的叠层信息，对PCB上的过孔进行仿真，获取由所述过孔的阻抗突变得到的电容增量CVIA，其中，所述叠层信息包括PCB层数、每一层厚度、介质的介电常数、输入、输出过孔的信号路径所在层面以及线宽线距信息；
电感值计算模块，用于根据计算得到的所述电容增量CVIA，计算补偿电感的电感值LCOMP，其中，所述补偿电感的电感值LCOMP的计算式为：
LCOMP＝Z0 3×(CL+CVIA)-LL，其中，CVIA为过孔引入的电容增量，且由仿真获取，CL为单位长度电容，LL为单位长度电感，Z0为传输线的瞬时阻抗；
补偿电感配置模块，用于将符合所述电感值LCOMP的补偿电感配置在所述PCB板贴近过孔的位置。
8.根据权利要求7所述的过孔容性突变的补偿系统，其特征在于，所述系统还包括：
叠层信息确定模块，用于确定所述PCB板的叠层信息。
9.根据权利要求7所述的过孔容性突变的补偿系统，其特征在于，所述传输线的瞬时阻抗Z0的计算式为：
Figure FDA0002911267070000031
所述单位长度电容CL的计算式为：
Figure FDA0002911267070000032
所述单位长度电感LL的计算式为：
Figure FDA0002911267070000033
其中，εr是信号路径与返回路径之间介质的介电常数。
CN202110087061.6A 2021-01-22 2021-01-22 一种过孔容性突变的补偿电路、补偿方法及系统 Withdrawn CN112888157A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110087061.6A CN112888157A (zh) 2021-01-22 2021-01-22 一种过孔容性突变的补偿电路、补偿方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110087061.6A CN112888157A (zh) 2021-01-22 2021-01-22 一种过孔容性突变的补偿电路、补偿方法及系统

Publications (1)

Publication Number Publication Date
CN112888157A true CN112888157A (zh) 2021-06-01

Family

ID=76050013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110087061.6A Withdrawn CN112888157A (zh) 2021-01-22 2021-01-22 一种过孔容性突变的补偿电路、补偿方法及系统

Country Status (1)

Country Link
CN (1) CN112888157A (zh)

Similar Documents

Publication Publication Date Title
JP4668277B2 (ja) プリント回路基板の信号層遷移を改善するための装置及び方法
CN107590338B (zh) 一种拟合传输线阻抗上漂的数学模型的方法
CN113613388B (zh) 优化过孔反焊盘走线的方法、电路板、设备和存储介质
CN115329712B (zh) 一种pcb走线生成方法、装置、设备及服务器板卡
CN201269918Y (zh) 测试电路板的装置及数据处理系统
CN1901366A (zh) 差分过孔阻抗与差分导线阻抗匹配的方法
CN211240263U (zh) 一种软硬结合板及包括其的电子设备
KR100913711B1 (ko) 인쇄 회로 보드
CN113597100A (zh) 一种优化差分过孔阻抗的方法、电路板、设备和存储介质
CN111737945A (zh) 一种pcb板的背钻设计方法、系统、终端及存储介质
KR20090109812A (ko) 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치
CN101389183A (zh) 一种差分信号线的贯孔区域设计系统及方法
CN115544953A (zh) 一种pcb阻抗仿测优化的方法、装置、设备及可读介质
CN111050493B (zh) 过孔反焊盘形状的确定方法及印刷电路板
CN112888157A (zh) 一种过孔容性突变的补偿电路、补偿方法及系统
CN212628549U (zh) 一种具有PCB fanout设计架构的连接器
CN108829937B (zh) 一种优化pcb高速信号过孔的方法
CN111400990A (zh) 基于siwave软件的arm pdn优化设计方法
CN113939091B (zh) 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板
CN218634401U (zh) 一种印制电路板过孔结构和电子装置
CN113128170B (zh) 一种有效补偿容性突变的过孔结构实现方法及装置
CN115361787B (zh) Pcb走线设计方法、pcb走线设计加工方法及pcb
CN101221597B (zh) 一种提高pcb中图形匹配精度的方法和装置
Joshi A Comprehensive Study of Printed Circuit Board (PCB) Design Techniques for High-Speed Digital Signal Transmission
CN115515306A (zh) 一种pcb过孔结构及优化pcb过孔阻抗波动的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210601