CN108366486B - 一种减小clk高速信号串扰的布局和布线方法 - Google Patents

一种减小clk高速信号串扰的布局和布线方法 Download PDF

Info

Publication number
CN108366486B
CN108366486B CN201810077700.9A CN201810077700A CN108366486B CN 108366486 B CN108366486 B CN 108366486B CN 201810077700 A CN201810077700 A CN 201810077700A CN 108366486 B CN108366486 B CN 108366486B
Authority
CN
China
Prior art keywords
clk
layout
crosstalk
density pcb
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810077700.9A
Other languages
English (en)
Other versions
CN108366486A (zh
Inventor
李梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201810077700.9A priority Critical patent/CN108366486B/zh
Publication of CN108366486A publication Critical patent/CN108366486A/zh
Application granted granted Critical
Publication of CN108366486B publication Critical patent/CN108366486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种减小clk高速信号串扰的布局和布线方法，涉及PCB技术领域。针对当前高密PCB的clk电阻的布局方式拉大了自身高速信号DP和DN的间距，导致相邻clk高速信号间距变小，从而增大clk高速信号之间串扰的问题，采用的技术方案为：通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。改变clk电阻的布局的具体操作为：将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。做GND屏蔽的具体操作为：将clk电阻的接地pin布置于clk高速信号中间。本发明可有效降低串扰，保证信号的完整性。

Description

一种减小clk高速信号串扰的布局和布线方法
技术领域
本发明涉及高密PCB，具体地说是一种减小clk高速信号串扰的布局和布线方法。
背景技术
在现在的服务器设计中，信号速率越来越高，为提高信号完整性，高速信号优化设计越来越成为趋势。影响高速链路的主要因素有阻抗匹配、损耗和串扰。其中，串扰主要会引起损耗、码间干扰、眼图的jitter变大，当高速信号串扰过大时，会导致数据传输的丢失和传输错误。避免串扰最有效的方法是：通过增大高速差分线走线间距，间距越大，串扰越小。但是，对于高密PCB来说，由于空间受限，此方法是行不通的。当前clk电阻的布局方式拉大了自身高速信号DP和DN的间距，导致相邻clk高速信号间距变小，从而增大了clk高速信号之间的串扰，影响了信号的传输质量。因此，研发工程师致力于通过多种方法优化设计来降低高速信号之间的串扰。
为解决上述该问题，本发明提出一种减小clk高速信号串扰的布局和布线方法，在高密PCB的现有空间内增大clk高速信号之间的间距，有效降低串扰。
发明内容
本发明的技术任务是解决现有技术的不足，提供一种减小clk高速信号串扰的布局和布线方法。
本发明的技术方案是按以下方式实现的：
一种减小clk高速信号串扰的布局和布线方法，通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。
所涉及方法改变clk电阻的布局的具体操作为：
将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。
所涉及方法将做GND屏蔽的具体操作为：
将clk电阻的接地pin布置于clk高速信号中间。
所涉及高密PCB是双层板。
所涉及高密PCB是多层板。
本发明的一种减小clk高速信号串扰的布局和布线方法与现有技术相比所产生的有益效果是：
本发明充分利用高密PCB的空间，通过改变clk电阻的布局而改变clk的布线，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，可有效降低串扰，保证信号的完整性。
附图说明
附图1是本发明与现有技术的仿真串扰示意图。
具体实施方式
为了更好的说明本发明，现结合具体实施例对技术方案做进一步的说明。虽然实施例中记载了这些具体的实施方式，然其并非用以限定本发明，任何所述技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动和润饰，故本发明的保护范围当视权利要求书所界定者为准。
参考附图1，上边一条线表示高密PCB为现有布局时发生串扰的仿真曲线，下边一条线表示本发明高密PCB改进布局后发生串扰的仿真曲线。
实施例一：
本发明的一种减小clk高速信号串扰的布局和布线方法，通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。
所涉及方法改变clk电阻的布局的具体操作为：
将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。这样clk自身DP和DN的间距就可以缩小，从而增大了clk高速信号之间的距离，来有效降低串扰。
所涉及方法将做GND屏蔽的具体操作为：
将clk电阻的接地pin布置于clk高速信号中间，此布局是基于clk电阻在高密PCB的布局而进一步设计的，在起到GND屏蔽作用的同时，有效的降低串扰，保证信号质量。
所涉及高密PCB选用双层板。
本实施例的技术方案可有效降低串扰，保证信号的完整性。
实施例二：
本发明的一种减小clk高速信号串扰的布局和布线方法，通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。
所涉及方法改变clk电阻的布局的具体操作为：
将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。这样clk自身DP和DN的间距就可以缩小，从而增大了clk高速信号之间的距离，来有效降低串扰。
所涉及方法将做GND屏蔽的具体操作为：
将clk电阻的接地pin布置于clk高速信号中间，此布局是基于clk电阻在高密PCB的布局而进一步设计的，在起到GND屏蔽作用的同时，有效的降低串扰，保证信号质量。
所涉及高密PCB选用多层板。
本实施例的技术方案可有效降低串扰，保证信号的完整性。
尽管根据有限数量的实施例描述了本发明，但是，受益于上面的描述，本技术领域的技术人员应该明白，在由此描述的本发明的范围内，可以设想其他实施例。
此外，应当注意，本说明书中使用的语言主要是为了可读性和教导的目的而选择的，而不是为了解释或者限定本发明的主题而选择的。因此，在不偏离所附权利要求书的范围和精神的情况下，对于本技术领域的普通技术人员来说，许多修改和变更都是显而易见的。对于本发明的范围，本发明所做的公开是说明性的而非限制性的，本发明的范围由所附权利要求书限定。

Claims (3)

1.一种减小clk高速信号串扰的布局和布线方法，其特征在于，所述方法将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，将clk电阻的接地pin布置于clk高速信号中间，有效降低串扰。
2.根据权利要求1所述的一种减小clk高速信号串扰的布局和布线方法，其特征在于，所述高密PCB是双层板。
3.根据权利要求1所述的一种减小clk高速信号串扰的布局和布线方法，其特征在于，所述高密PCB是多层板。
CN201810077700.9A 2018-01-26 2018-01-26 一种减小clk高速信号串扰的布局和布线方法 Active CN108366486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810077700.9A CN108366486B (zh) 2018-01-26 2018-01-26 一种减小clk高速信号串扰的布局和布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810077700.9A CN108366486B (zh) 2018-01-26 2018-01-26 一种减小clk高速信号串扰的布局和布线方法

Publications (2)

Publication Number Publication Date
CN108366486A CN108366486A (zh) 2018-08-03
CN108366486B true CN108366486B (zh) 2020-08-25

Family

ID=63007310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810077700.9A Active CN108366486B (zh) 2018-01-26 2018-01-26 一种减小clk高速信号串扰的布局和布线方法

Country Status (1)

Country Link
CN (1) CN108366486B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114615797B (zh) * 2022-05-11 2022-07-29 成都英思嘉半导体技术有限公司 一种多通道高速柔板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109261A (ja) * 2003-09-30 2005-04-21 Toshiba Corp プリント配線基板
WO2014025606A1 (en) * 2012-08-08 2014-02-13 Excelitas Technologies Singapore, Pte. Ltd. Emi filtering detector and method for same
CN105472867A (zh) * 2010-12-03 2016-04-06 株式会社村田制作所 高频信号线路
CN107041073A (zh) * 2017-05-27 2017-08-11 郑州云海信息技术有限公司 一种减小高速信号串扰的布线方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109261A (ja) * 2003-09-30 2005-04-21 Toshiba Corp プリント配線基板
CN105472867A (zh) * 2010-12-03 2016-04-06 株式会社村田制作所 高频信号线路
WO2014025606A1 (en) * 2012-08-08 2014-02-13 Excelitas Technologies Singapore, Pte. Ltd. Emi filtering detector and method for same
CN107041073A (zh) * 2017-05-27 2017-08-11 郑州云海信息技术有限公司 一种减小高速信号串扰的布线方法

Also Published As

Publication number Publication date
CN108366486A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
CN101341806B (zh) 改进印刷电路板信号层过渡的设备和方法
US8560296B2 (en) Printed circuit board via model design for high frequency performance
US6234807B1 (en) Circuit board connector edge with straddle pattern tab design for impedance-controlled connections
CN101594729A (zh) 电路板
CN108366486B (zh) 一种减小clk高速信号串扰的布局和布线方法
CN113613388B (zh) 优化过孔反焊盘走线的方法、电路板、设备和存储介质
CN104378912A (zh) 一种pcb阻抗可控的通孔设计方法
CN105323966A (zh) 一种优化电容与差分过孔互连时的阻抗连续性设计方法
WO2011067053A1 (en) High-speed ceramic modules with hybrid referencing scheme
Vardapetyan et al. Via design optimization for high speed differential interconnects on circuit boards
WO2018218907A1 (zh) 一种优化pcie连接器区域信号质量的设计方法
CN110728108A (zh) 一种超高速SerDes电路系统参数配置方法
CN107734828B (zh) 一种pcb板差分信号线布线结构及布线方法
US8933761B2 (en) Parallel synchronous bus with non-uniform spaced conductive traces for providing equalized crosstalk
Ye et al. Via pattern design and optimization for differential signaling 25Gbps and above
US9686053B2 (en) Frequency-domain high-speed bus signal integrity compliance model
CN105357866A (zh) 一种减少高速信号串扰的布线方法
WO2023019864A1 (zh) 印刷电路板和印刷电路板布线方法
US9733305B2 (en) Frequency-domain high-speed bus signal integrity compliance model
CN108966497B (zh) 一种板卡金手指处layout的设计方法及服务器板卡
US8407644B2 (en) Reducing crosstalk in the design of module nets
CN104797078A (zh) 一种返回路径不连续情况下降低阻抗失配程度的方法
JP6633243B2 (ja) メモリモジュールの電気的結合において電子バンドギャップ（ｅｂｇ）構造を提供する回路および方法
CN110996499A (zh) 一种印制电路板（pcb）高速信号的过孔走线结构
Pitner et al. BGA Routing Impact on High-Speed Signals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200728

Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

Address before: 450000 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601

Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant