CN108366486A - 一种减小clk高速信号串扰的布局和布线方法 - Google Patents
一种减小clk高速信号串扰的布局和布线方法 Download PDFInfo
- Publication number
- CN108366486A CN108366486A CN201810077700.9A CN201810077700A CN108366486A CN 108366486 A CN108366486 A CN 108366486A CN 201810077700 A CN201810077700 A CN 201810077700A CN 108366486 A CN108366486 A CN 108366486A
- Authority
- CN
- China
- Prior art keywords
- clk
- high speed
- resistance
- pcb
- highly dense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000008859 change Effects 0.000 abstract description 4
- 238000013461 design Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种减小clk高速信号串扰的布局和布线方法，涉及PCB技术领域。针对当前高密PCB的clk电阻的布局方式拉大了自身高速信号DP和DN的间距，导致相邻clk高速信号间距变小，从而增大clk高速信号之间串扰的问题，采用的技术方案为：通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。改变clk电阻的布局的具体操作为：将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。做GND屏蔽的具体操作为：将clk电阻的接地pin布置于clk高速信号中间。本发明可有效降低串扰，保证信号的完整性。
Description
技术领域
本发明涉及高密PCB，具体地说是一种减小clk高速信号串扰的布局和布线方法。
背景技术
在现在的服务器设计中，信号速率越来越高，为提高信号完整性，高速信号优化设计越来越成为趋势。影响高速链路的主要因素有阻抗匹配、损耗和串扰。其中，串扰主要会引起损耗、码间干扰、眼图的jitter变大，当高速信号串扰过大时，会导致数据传输的丢失和传输错误。避免串扰最有效的方法是：通过增大高速差分线走线间距，间距越大，串扰越小。但是，对于高密PCB来说，由于空间受限，此方法是行不通的。当前clk电阻的布局方式拉大了自身高速信号DP和DN的间距，导致相邻clk高速信号间距变小，从而增大了clk高速信号之间的串扰，影响了信号的传输质量。因此，研发工程师致力于通过多种方法优化设计来降低高速信号之间的串扰。
为解决上述该问题，本发明提出一种减小clk高速信号串扰的布局和布线方法，在高密PCB的现有空间内增大clk高速信号之间的间距，有效降低串扰。
发明内容
本发明的技术任务是解决现有技术的不足，提供一种减小clk高速信号串扰的布局和布线方法。
本发明的技术方案是按以下方式实现的：
一种减小clk高速信号串扰的布局和布线方法，通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。
所涉及方法改变clk电阻的布局的具体操作为：
将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。
所涉及方法将做GND屏蔽的具体操作为：
将clk电阻的接地pin布置于clk高速信号中间。
所涉及高密PCB是双层板。
所涉及高密PCB是多层板。
本发明的一种减小clk高速信号串扰的布局和布线方法与现有技术相比所产生的有益效果是：
本发明充分利用高密PCB的空间，通过改变clk电阻的布局而改变clk的布线，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，可有效降低串扰，保证信号的完整性。
附图说明
附图1是本发明与现有技术的仿真串扰示意图。
具体实施方式
为了更好的说明本发明，现结合具体实施例对技术方案做进一步的说明。虽然实施例中记载了这些具体的实施方式，然其并非用以限定本发明，任何所述技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动和润饰，故本发明的保护范围当视权利要求书所界定者为准。
参考附图1，上边一条线表示高密PCB为现有布局时发生串扰的仿真曲线，下边一条线表示本发明高密PCB改进布局后发生串扰的仿真曲线。
实施例一：
本发明的一种减小clk高速信号串扰的布局和布线方法，通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。
所涉及方法改变clk电阻的布局的具体操作为：
将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。这样clk自身DP和DN的间距就可以缩小，从而增大了clk高速信号之间的距离，来有效降低串扰。
所涉及方法将做GND屏蔽的具体操作为：
将clk电阻的接地pin布置于clk高速信号中间，此布局是基于clk电阻在高密PCB的布局而进一步设计的，在起到GND屏蔽作用的同时，有效的降低串扰，保证信号质量。
所涉及高密PCB选用双层板。
本实施例的技术方案可有效降低串扰，保证信号的完整性。
实施例二：
本发明的一种减小clk高速信号串扰的布局和布线方法，通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。
所涉及方法改变clk电阻的布局的具体操作为：
将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。这样clk自身DP和DN的间距就可以缩小，从而增大了clk高速信号之间的距离，来有效降低串扰。
所涉及方法将做GND屏蔽的具体操作为：
将clk电阻的接地pin布置于clk高速信号中间，此布局是基于clk电阻在高密PCB的布局而进一步设计的，在起到GND屏蔽作用的同时，有效的降低串扰，保证信号质量。
所涉及高密PCB选用多层板。
本实施例的技术方案可有效降低串扰，保证信号的完整性。
尽管根据有限数量的实施例描述了本发明，但是，受益于上面的描述，本技术领域的技术人员应该明白，在由此描述的本发明的范围内，可以设想其他实施例。
此外，应当注意，本说明书中使用的语言主要是为了可读性和教导的目的而选择的，而不是为了解释或者限定本发明的主题而选择的。因此，在不偏离所附权利要求书的范围和精神的情况下，对于本技术领域的普通技术人员来说，许多修改和变更都是显而易见的。对于本发明的范围，本发明所做的公开是说明性的而非限制性的，本发明的范围由所附权利要求书限定。
Claims (5)
1.一种减小clk高速信号串扰的布局和布线方法，其特征在于，所述方法通过改变高密PCB上clk电阻的布局而改变clk的布线，在高密PCB的现有空间内增大clk高速信号之间的间距，并且利用电阻本身的GND给clk高速信号之间做GND屏蔽，有效降低串扰。
2.根据权利要求1所述的一种减小clk高速信号串扰的布局和布线方法，其特征在于，所述方法改变clk电阻的布局的具体操作为：
将clk电阻摆放在高密PCB的背面，且clk电阻在高密PCB的摆放位置正对高密PCB正面第一排的电阻布置位置。
3.根据权利要求2所述的一种减小clk高速信号串扰的布局和布线方法，其特征在于，所述方法将做GND屏蔽的具体操作为：
将clk电阻的接地pin布置于clk高速信号中间。
4.根据权利要求1所述的一种减小clk高速信号串扰的布局和布线方法，其特征在于，所述高密PCB是双层板。
5.根据权利要求1所述的一种减小clk高速信号串扰的布局和布线方法，其特征在于，所述高密PCB是多层板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810077700.9A CN108366486B (zh) | 2018-01-26 | 2018-01-26 | 一种减小clk高速信号串扰的布局和布线方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810077700.9A CN108366486B (zh) | 2018-01-26 | 2018-01-26 | 一种减小clk高速信号串扰的布局和布线方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108366486A true CN108366486A (zh) | 2018-08-03 |
| CN108366486B CN108366486B (zh) | 2020-08-25 |
Family
ID=63007310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810077700.9A Active CN108366486B (zh) | 2018-01-26 | 2018-01-26 | 一种减小clk高速信号串扰的布局和布线方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108366486B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114615797A (zh) * | 2022-05-11 | 2022-06-10 | 成都英思嘉半导体技术有限公司 | 一种多通道高速柔板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109261A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | プリント配線基板 |
| US20080142258A1 (en) * | 2006-06-19 | 2008-06-19 | Endicott Interconnect Technologies, Inc. | High speed interposer |
| WO2014025606A1 (en) * | 2012-08-08 | 2014-02-13 | Excelitas Technologies Singapore, Pte. Ltd. | Emi filtering detector and method for same |
| CN105472867A (zh) * | 2010-12-03 | 2016-04-06 | 株式会社村田制作所 | 高频信号线路 |
| CN107041073A (zh) * | 2017-05-27 | 2017-08-11 | 郑州云海信息技术有限公司 | 一种减小高速信号串扰的布线方法 |
-
2018
- 2018-01-26 CN CN201810077700.9A patent/CN108366486B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109261A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | プリント配線基板 |
| US20080142258A1 (en) * | 2006-06-19 | 2008-06-19 | Endicott Interconnect Technologies, Inc. | High speed interposer |
| CN105472867A (zh) * | 2010-12-03 | 2016-04-06 | 株式会社村田制作所 | 高频信号线路 |
| WO2014025606A1 (en) * | 2012-08-08 | 2014-02-13 | Excelitas Technologies Singapore, Pte. Ltd. | Emi filtering detector and method for same |
| CN107041073A (zh) * | 2017-05-27 | 2017-08-11 | 郑州云海信息技术有限公司 | 一种减小高速信号串扰的布线方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114615797A (zh) * | 2022-05-11 | 2022-06-10 | 成都英思嘉半导体技术有限公司 | 一种多通道高速柔板 |
| CN114615797B (zh) * | 2022-05-11 | 2022-07-29 | 成都英思嘉半导体技术有限公司 | 一种多通道高速柔板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108366486B (zh) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207166845U (zh) | 一种电路板及电路板组件 | |
| US9293798B2 (en) | Crosstalk cancellation and/or reduction | |
| JP2014138015A (ja) | プリント基板及びプリント基板の製造方法 | |
| US9515031B2 (en) | Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects | |
| CN107357376A (zh) | 一种硬盘背板、制作及其实现方法 | |
| US8339803B2 (en) | High-speed ceramic modules with hybrid referencing scheme for improved performance and reduced cost | |
| CN109379835A (zh) | 一种pcb板高速信号过孔设计方法、过孔结构和一种pcb板 | |
| CN108366486A (zh) | 一种减小clk高速信号串扰的布局和布线方法 | |
| CN102509964A (zh) | 一种六类网络信息接口电路结构 | |
| CN105338732A (zh) | 一种提高高速差分信号的绕线方法 | |
| US20160179733A1 (en) | Two-part electrical connector | |
| Vasa et al. | Pcie gen-5 design challenges of high-speed servers | |
| CN205961559U (zh) | 具有差分信号线的印制电路板、印制装配板及电子设备 | |
| CN109190269A (zh) | 一种优化PCIE PTH Connector处串扰影响的方法 | |
| CN204180381U (zh) | 一种关于过孔反焊盘的pcb板结构 | |
| US9936570B2 (en) | Interconnect topology with staggered vias for interconnecting differential signal traces on different layers of a substrate | |
| CN104409926B (zh) | 一种改善SAS连接器串扰的方法及Mini SAS连接器 | |
| CN105873362A (zh) | 一种换层走线方法、装置和集成电路系统 | |
| Sun et al. | Modeling and analysis of heterogeneously integrated chiplet-to-chiplet communication link in 2.5 d advanced packaging | |
| CN206061272U (zh) | 一种高速高频印制板跨分割走线结构 | |
| CN103491458B (zh) | 支持OpenVPX标准的无配线通信模块 | |
| CN105357866A (zh) | 一种减少高速信号串扰的布线方法 | |
| US8407644B2 (en) | Reducing crosstalk in the design of module nets | |
| CN107194095A (zh) | 一种芯片降扰结构及其制作方法 | |
| CN103730779B (zh) | 一种配线架超六类网络信息接口电路改进结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200728 Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd. Address before: 450000 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601 Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |