CN105873362A - 一种换层走线方法、装置和集成电路系统 - Google Patents

一种换层走线方法、装置和集成电路系统 Download PDF

Info

Publication number
CN105873362A
CN105873362A CN201610246547.9A CN201610246547A CN105873362A CN 105873362 A CN105873362 A CN 105873362A CN 201610246547 A CN201610246547 A CN 201610246547A CN 105873362 A CN105873362 A CN 105873362A
Authority
CN
China
Prior art keywords
pin
via hole
gnd
layer
centering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610246547.9A
Other languages
English (en)
Other versions
CN105873362B (zh
Inventor
孙龙
张春丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201610246547.9A priority Critical patent/CN105873362B/zh
Publication of CN105873362A publication Critical patent/CN105873362A/zh
Application granted granted Critical
Publication of CN105873362B publication Critical patent/CN105873362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种换层走线方法、装置和集成电路系统，该方法通过在PCB板上，确定BGA芯片中各个PIN脚的位置，设置换层阈值，在换层阈值范围内，在PCB板上，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻；确定PIN脚对，为PIN脚对对应的VIA孔对设置对称的GND VIA；为PIN脚对中每一个PIN脚引出对应的信号线；将每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线。本发明提供的方案有效地提高了VIA孔处线路信号的阻抗连续性。

Description

一种换层走线方法、装置和集成电路系统
技术领域
本发明涉及通信技术领域，特别涉及一种换层走线方法、装置和集成电路系统。
背景技术
随着电子产品小型化趋势，PCB板尺寸越来越小，PCB板上的BGA组件往往需要通过换层走线来实现通信。
目前，换层走线的方式主要是，在BGA组件封装之前的PIN脚上打VIA孔，并挖空VIA孔外沿，将线路通过VIA孔实现换层。按照现有的这种换层走线方式进行模拟仿真时发现，由于BGA组件的PIN脚密度较大，而在PIN脚上打VIA孔，使得VIA孔密度也较大，线路间干扰较大，造成VIA孔处线路信号的阻抗连续性较差。
发明内容
本发明实施例提供了一种换层走线方法、装置和集成电路系统，有效地提高了VIA孔处线路信号的阻抗连续性。
一种换层走线方法，在PCB板上，确定BGA芯片中各个PIN脚的位置，设置换层阈值，还包括：
在所述换层阈值范围内，在PCB板上，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻；
确定PIN脚对，为所述PIN脚对对应的VIA孔对设置对称的GND VIA；
为所述PIN脚对中每一个PIN脚引出对应的信号线；
将所述每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线。
优选地，上述方法进一步包括：设置空间阈值；
所述为所述PIN脚对中每一个PIN脚引出对应的信号线，包括：为所述PIN脚对中每一个PIN脚引出对应的第一线宽的breakout线，组成第一差分线对；当所述第一差分线对与相邻的差分线对间的距离大于所述空间阈值时，将所述第一差分线对中每一条第一线宽的breakout线接入对应的第二线宽的normal线；
所述将所述每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线，包括：将所述每一个PIN脚对应的第二线宽的normal线通过对应的VIA孔换层走线。
优选地，所述为所述PIN脚对对应的VIA孔对设置对称的GND VIA，包括：
在距离所述VIA孔对中第一VIA孔为20mil处设置第一GND VIA；
在距离所述VIA孔对中第二VIA孔为20mil处设置第二GND VIA；
确定相对于所述VIA孔对，所述第一GND VIA和第二GND VIA对称。
优选地，所述确定空间阈值，包括：
根据下述公式，计算空间阈值；
L＝4d
其中，所述L表征空间阈值；所述d表征第二线宽的normal线的线宽。
优选地，所述换层阈值，包括：500mil。
一种换层走线装置，包括：
确定单元，用于在PCB板上，确定BGA芯片中各个PIN脚的位置；
构建VIA孔单元，用于设置换层阈值，在所述换层阈值范围内，在PCB板上，根据所述确定单元确定的各个PIN脚的位置，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻，并将所述各个PIN脚和对应的VIA孔通过给所述构建GND VIA单元；
构建GND VIA单元，用于为所述构建VIA孔单元提供的各个PIN脚确定PIN脚对，为所述PIN脚对对应的VIA孔对设置对称的GND VIA；
构建走线单元，为所述构建GND VIA单元确定的PIN脚对中每一个PIN脚引出对应的信号线；并将所述每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线。
优选地，所述构建走线单元，用于设置空间阈值；为所述构建GND VIA单元确定的PIN脚对中每一个PIN脚引出对应的第一线宽的breakout线，组成第一差分线对；当所述第一差分线对与相邻的差分线对间的距离大于所述空间阈值时，将所述第一差分线对中每一条第一线宽的breakout线接入对应的第二线宽的normal线；将所述每一个PIN脚对应的第二线宽的normal线通过对应的VIA孔换层走线。
优选地，所述构建GND VIA单元，用于在距离所述VIA孔对中第一VIA孔为20mil处设置第一GND VIA；在距离所述VIA孔对中第二VIA孔为20mil处设置第二GND VIA；确定相对于所述VIA孔对，所述第一GND VIA和第二GND VIA对称。
优选地，所述构建走线单元，用于：
根据下述公式，计算空间阈值；
L＝4d
其中，所述L表征空间阈值；所述d表征第二线宽的normal线的线宽。
一种利用上述任一所述的换层走线方法实现的集成电路系统，包括：PCB板、至少一个BGA芯片、各个VIA孔以及各个GND VIA，其中，
在所述PCB板上，设置所述至少一个BGA芯片、各个VIA孔以及各个GND VIA；
所述至少一个BGA芯片中，每一个BGA芯片，包含各个引脚；
各个VIA孔中，每个VIA孔与所述引脚具有对应关系，每个VIA孔与对应的引脚之间的距离小于换层阈值，每两个相邻引脚组成引脚对，与引脚对对应的VIA孔组成VIA孔对；
各个GND VIA中，每两个GND VIA对称设置于一个VIA孔对两侧。
优选地，所述换层阈值，包括：500mil。
优选地，对称设置于一个VIA孔对两侧的两个GND VIA中，每个GNDVIA距离对应的所述VIA孔对中最近的VIA孔的距离为20mil。
本发明实施例提供了一种换层走线方法、装置和集成电路系统，该方法通过在PCB板上，确定BGA芯片中各个PIN脚的位置，设置换层阈值，在换层阈值范围内，在PCB板上，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻，另外，通过确定PIN脚对，为PIN脚对对应的VIA孔对设置对称的GND VIA，为PIN脚对中每一个PIN脚引出对应的信号线；并将每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线，这一过程使得PIN脚对应的VIA孔之间的距离增大，从而使得相邻的PIN脚到VIA孔线路之间的干扰减小，从而有效地提高了VIA孔处线路信号的阻抗连续性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种换层走线方法的流程图；
图2是本发明另一个实施例提供的一种换层走线方法的流程图；
图3是本发明实施例提供的PIN脚/VIA孔/GND VIA分布的结构示意图；
图4是本发明一个实施例提供的仿真结果对比示意图；
图5是本发明一个实施例提供的一种换层走线装置的结构示意图；
图6是本发明一个实施例提供的一种集成电路系统的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种换层走线方法，该方法可以包括以下步骤：
步骤101：在PCB板上，确定BGA芯片中各个PIN脚的位置，设置换层阈值；
步骤102：在换层阈值范围内，在PCB板上，设置各个PIN脚对应的VIA孔，且相邻的PIN脚对应的VIA孔相邻；
步骤103：确定PIN脚对，为PIN脚对对应的VIA孔对设置对称的GNDVIA；
步骤104：为PIN脚对中每一个PIN脚引出对应的信号线；
步骤105：将每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线。
在图1所示的实施例中，通过在PCB板上，确定BGA芯片中各个PIN脚的位置，设置换层阈值，在换层阈值范围内，在PCB板上，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻，另外，通过确定PIN脚对，为PIN脚对对应的VIA孔对设置对称的GND VIA，为PIN脚对中每一个PIN脚引出对应的信号线；并将每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线，这一过程使得PIN脚对应的VIA孔之间的距离增大，从而使得相邻的PIN脚到VIA孔线路之间的干扰减小，从而有效地提高了VIA孔处线路信号的阻抗连续性。
在本发明一个实施例中，为了进一步降低信号线路之间的干扰，上述方法进一步包括：设置空间阈值；步骤104的具体实施方式，包括：为PIN脚对中每一个PIN脚引出对应的第一线宽的breakout线，组成第一差分线对；当第一差分线对与相邻的差分线对间的距离大于所述空间阈值时，将第一差分线对中每一条第一线宽的breakout线接入对应的第二线宽的normal线；步骤105的具体实施方式，包括：将每一个PIN脚对应的第二线宽的normal线通过对应的VIA孔换层走线。
在本发明一个实施例中，为了能够提供信号返回路径，同时隔离线路间的串扰，步骤103的具体实施方式，包括：在距离VIA孔对中第一VIA孔为20mil处设置第一GND VIA；在距离VIA孔对中第二VIA孔为20mil处设置第二GND VIA；确定相对于VIA孔对，第一GND VIA和第二GND VIA对称。
在本发明一个实施例中，为了保证第一线宽的breakout线接入对应的第二线宽的normal线的准确性，确定空间阈值的具体实施方式，包括：根据下述公式，计算空间阈值；
L＝4d
其中，L表征空间阈值；d表征第二线宽的normal线的线宽。
在本发明一个实施例中，为了保证线路布局比较合理，换层阈值，包括：500mil。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图及具体实施例对本发明作进一步地详细描述。
如图2所示，本发明实施例提供了一种换层走线方法，该方法可以包括以下步骤：
步骤201：在PCB板上，确定BGA芯片中各个PIN脚的位置，设置换层阈值和空间阈值；
在该步骤中，为了能够使PCB板上走线布置合理，换层阈值设置为500mil。而空间阈值主要与线宽有关，根据下述公式，计算空间阈值；
L＝4d
其中，L表征空间阈值；d表征第二线宽的normal线的线宽。
步骤202：在换层阈值范围内，在PCB板上，设置各个PIN脚对应的VIA孔，且相邻的PIN脚对应的VIA孔相邻；
步骤203：确定PIN脚对，为PIN脚对对应的VIA孔对设置对称的GNDVIA；
根据步骤202和步骤203在PCB板上设置的VIA孔和GND VIA如图3所示，在图3中，标号1至8为各个PIN脚，9至16为VIA孔，17至24为GND VIA，其中，PIN脚对分别为1和2、3和4、5和6、7和8；1和2组成的PIN脚对对应的VIA孔对为9和10，3和4组成的PIN脚对对应的VIA孔对为11和12，5和6组成的PIN脚对对应的VIA孔对为13和14，7和8组成的PIN脚对对应的VIA孔对为15和16；同时，9和10组成的VIA孔对对应的对称GND VIA为17和18，11和12组成的VIA孔对对应的对称GND VIA为19和20，13和14组成的VIA孔对对应的对称GND VIA为21和22，15和16组成的VIA孔对对应的对称GND VIA为23和24。而对称的GND VIA的设置过程：在距离VIA孔对中第一VIA孔为20mil处设置第一GND VIA；在距离VIA孔对中第二VIA孔为20mil处设置第二GND VIA；确定相对于VIA孔对，第一GND VIA和第二GND VIA对称。
步骤204：为PIN脚对中每一个PIN脚引出对应的第一线宽的breakout线，组成第一差分线对；
步骤205：当第一差分线对与相邻的差分线对间的距离大于空间阈值时，将第一差分线对中每一条第一线宽的breakout线接入对应的第二线宽的normal线；
在步骤204和步骤205中，如图3所示，各个PIN脚对引出的第一线宽的breakout线为线段I(如图3所示)，该线段I的线宽一般可以为1～2mil，从而增大线间的空间距离，减少线之间的串扰或干扰，当相邻的差分线对间的距离大于空间阈值，即相邻的差分线对间空间距离足够大时，为了提高信号传输效率，将线段I接入到第二线宽的normal线，该第二线宽的normal线为线段II(如图3所示)，在图3中仅对当前层标注的PIN脚对应的线段I和部分线段II进行了标注。值得说明的是，当走线过程中，空间变小时，仍可将第二线宽的normal线切换为第一线宽的breakout线，从而有效地避免了线路信号之间的干扰。
步骤206：将每一个PIN脚对应的第二线宽的normal线通过对应的VIA孔换层走线。
通过对本发明实施例提供的换层走线方法与现有技术的换层走线方法进行仿真，仿真结果如图4-1和图4-2所示。在仿真时，源端信号幅值为0.2V，UI为50ps，图4-1为现有技术的换层走线方法仿真结果，从图中可知其眼高为0.17V、眼宽为34.6ps；图4-2为本发明实施例提供的换层走线仿真结果，从图中可知其眼高为0.19V、眼宽为40.4ps，表明本发明实施例提供的换层走线方法能够明显的改善信号质量。
如图5所示，本发明实施例提供一种换层走线装置，该装置包括：
确定单元501，用于在PCB板上，确定BGA芯片中各个PIN脚的位置；
构建VIA孔单元502，用于设置换层阈值，在换层阈值范围内，在PCB板上，根据确定单元501确定的各个PIN脚的位置，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻，并将各个PIN脚和对应的VIA孔通过给构建GND VIA单元503；
构建GND VIA单元503，用于为构建VIA孔单元502提供的各个PIN脚确定PIN脚对，为PIN脚对对应的VIA孔对设置对称的GND VIA；
构建走线单元504，为构建GND VIA单元503确定的PIN脚对中每一个PIN脚引出对应的信号线；并将每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线。
在本发明一个实施例中，构建走线单元504，用于设置空间阈值；为构建GND VIA单元503确定的PIN脚对中每一个PIN脚引出对应的第一线宽的breakout线，组成第一差分线对；当第一差分线对与相邻的差分线对间的距离大于空间阈值时，将第一差分线对中每一条第一线宽的breakout线接入对应的第二线宽的normal线；将每一个PIN脚对应的第二线宽的normal线通过对应的VIA孔换层走线。
在本发明又一实施例中，构建GND VIA单元503，用于在距离VIA孔对中第一VIA孔为20mil处设置第一GND VIA；在距离VIA孔对中第二VIA孔为20mil处设置第二GND VIA；确定相对于VIA孔对，第一GND VIA和第二GND VIA对称。
在本发明另一实施例中，构建走线单元504，用于根据下述公式，计算空间阈值；
L＝4d
其中，L表征空间阈值；d表征第二线宽的normal线的线宽。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
如图6所示，本发明一个实施例提供一种利用上述任意一种换层走线方法实现的集成电路系统，包括：PCB板601、至少一个BGA芯片602、各个VIA孔603以及各个GND VIA604，其中，
在PCB板601上，设置至少一个BGA芯片602、各个VIA孔603以及各个GND VIA604；
至少一个BGA芯片中，每一个BGA芯片602，包含各个引脚6021；
各个VIA孔603中，每个VIA孔603与引脚6021具有对应关系，每个VIA孔603与对应的引脚6021之间的距离小于换层阈值，每两个相邻引脚6021组成引脚对，与引脚对对应的VIA孔603组成VIA孔对；
各个GND VIA604中，每两个GND VIA604对称设置于一个VIA孔对两侧。
在本发明另一实施例中，换层阈值，包括：500mil。
在本发明另一实施例中，对称设置于一个VIA孔对两侧的两个GNDVIA604中，每个GND VIA604距离对应的VIA孔对中最近的VIA孔603的距离为20mil。
根据上述方案，本发明的各实施例，至少具有如下有益效果：
1.通过在PCB板上，确定BGA芯片中各个PIN脚的位置，设置换层阈值，在换层阈值范围内，在PCB板上，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻，另外，通过确定PIN脚对，为PIN脚对对应的VIA孔对设置对称的GND VIA，为PIN脚对中每一个PIN脚引出对应的信号线；并将每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线，这一过程使得PIN脚对应的VIA孔之间的距离增大，从而使得相邻的PIN脚到VIA孔线路之间的干扰减小，从而有效地提高了VIA孔处线路信号的阻抗连续性。
2.由于本发明实施例通过增加VIA孔之间的间距，提高VIA孔处线路信号的阻抗连续性，另外，通过设置对称的GND VIA隔离了信号线间的串扰，从而有效地提高了传输信号的完整性，有效地改善了信号质量。
3.本发明实施例提供的换层走线方法，通过改变VIA孔的位置来提高VIA孔处线路信号的阻抗连续性，并未增加任何设备等，不会带来成本的增加，另外，本发明实施例提供的换层走线方法适用于多种BGA芯片，使得本方法应用范围比较广泛。
4.通过为PIN脚对中每一个PIN脚引出对应的第一线宽的breakout线，组成第一差分线对；当第一差分线对与相邻的差分线对间的距离大于空间阈值时，将第一差分线对中每一条第一线宽的breakout线接入对应的第二线宽的normal线；将每一个PIN脚对应的第二线宽的normal线通过对应的VIA孔换层走线，进一步减小了线路间的干扰，从而进一步提高了传输信号的完整性。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种换层走线方法，其特征在于，在PCB板上，确定BGA芯片中各个PIN脚的位置，设置换层阈值，还包括：
在所述换层阈值范围内，在PCB板上，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻；
确定PIN脚对，为所述PIN脚对对应的VIA孔对设置对称的GND VIA；
为所述PIN脚对中每一个PIN脚引出对应的信号线；
将所述每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线。
2.根据权利要求1所述的方法，其特征在于，进一步包括：设置空间阈值；
所述为所述PIN脚对中每一个PIN脚引出对应的信号线，包括：为所述PIN脚对中每一个PIN脚引出对应的第一线宽的breakout线，组成第一差分线对；当所述第一差分线对与相邻的差分线对间的距离大于所述空间阈值时，将所述第一差分线对中每一条第一线宽的breakout线接入对应的第二线宽的normal线；
所述将所述每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线，包括：将所述每一个PIN脚对应的第二线宽的normal线通过对应的VIA孔换层走线。
3.根据权利要求1所述的方法，其特征在于，所述为所述PIN脚对对应的VIA孔对设置对称的GND VIA，包括：
在距离所述VIA孔对中第一VIA孔为20mil处设置第一GND VIA；
在距离所述VIA孔对中第二VIA孔为20mil处设置第二GND VIA；
确定相对于所述VIA孔对，所述第一GND VIA和第二GND VIA对称。
4.根据权利要求2所述的方法，其特征在于，所述确定空间阈值，包括：
根据下述公式，计算空间阈值；
L＝4d
其中，所述L表征空间阈值；所述d表征第二线宽的normal线的线宽。
5.根据权利要求1至4任一所述的方法，其特征在于，所述换层阈值，包括：500mil。
6.一种换层走线装置，其特征在于，包括：
确定单元，用于在PCB板上，确定BGA芯片中各个PIN脚的位置；
构建VIA孔单元，用于设置换层阈值，在所述换层阈值范围内，在PCB板上，根据所述确定单元确定的各个PIN脚的位置，设置各个PIN脚对应的VIA孔，且PIN脚对应的VIA孔相邻，并将所述各个PIN脚和对应的VIA孔通过给所述构建GND VIA单元；
构建GND VIA单元，用于为所述构建VIA孔单元提供的各个PIN脚确定PIN脚对，为所述PIN脚对对应的VIA孔对设置对称的GND VIA；
构建走线单元，为所述构建GND VIA单元确定的PIN脚对中每一个PIN脚引出对应的信号线；并将所述每一个PIN脚对应的信号线通过对应的VIA孔对中的VIA孔换层走线。
7.根据权利要求6所述的装置，其特征在于，
所述构建走线单元，用于设置空间阈值；为所述构建GND VIA单元确定的PIN脚对中每一个PIN脚引出对应的第一线宽的breakout线，组成第一差分线对；当所述第一差分线对与相邻的差分线对间的距离大于所述空间阈值时，将所述第一差分线对中每一条第一线宽的breakout线接入对应的第二线宽的normal线；将所述每一个PIN脚对应的第二线宽的normal线通过对应的VIA孔换层走线；
和/或，
所述构建GND VIA单元，用于在距离所述VIA孔对中第一VIA孔为20mil处设置第一GND VIA；在距离所述VIA孔对中第二VIA孔为20mil处设置第二GND VIA；确定相对于所述VIA孔对，所述第一GND VIA和第二GND VIA对称。
8.根据权利要求7所述的装置，其特征在于，所述构建走线单元，用于：
根据下述公式，计算空间阈值；
L＝4d
其中，所述L表征空间阈值；所述d表征第二线宽的normal线的线宽。
9.一种利用权利要求1至5任一所述的换层走线方法实现的集成电路系统，其特征在于，包括：PCB板、至少一个BGA芯片、各个VIA孔以及各个GND VIA，其中，
在所述PCB板上，设置所述至少一个BGA芯片、各个VIA孔以及各个GND VIA；
所述至少一个BGA芯片中，每一个BGA芯片，包含各个引脚；
各个VIA孔中，每个VIA孔与所述引脚具有对应关系，每个VIA孔与对应的引脚之间的距离小于换层阈值，每两个相邻引脚组成引脚对，与引脚对对应的VIA孔组成VIA孔对；
各个GND VIA中，每两个GND VIA对称设置于一个VIA孔对两侧。
10.根据权利要求9所述的集成电路系统，其特征在于，
所述换层阈值，包括：500mil；
和/或，
对称设置于一个VIA孔对两侧的两个GND VIA中，每个GND VIA距离对应的所述VIA孔对中最近的VIA孔的距离为20mil。
CN201610246547.9A 2016-04-19 2016-04-19 一种换层走线方法、装置和集成电路系统 Active CN105873362B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610246547.9A CN105873362B (zh) 2016-04-19 2016-04-19 一种换层走线方法、装置和集成电路系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610246547.9A CN105873362B (zh) 2016-04-19 2016-04-19 一种换层走线方法、装置和集成电路系统

Publications (2)

Publication Number Publication Date
CN105873362A true CN105873362A (zh) 2016-08-17
CN105873362B CN105873362B (zh) 2019-01-11

Family

ID=56632455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610246547.9A Active CN105873362B (zh) 2016-04-19 2016-04-19 一种换层走线方法、装置和集成电路系统

Country Status (1)

Country Link
CN (1) CN105873362B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106446479A (zh) * 2016-11-29 2017-02-22 郑州云海信息技术有限公司 一种兼顾生产工艺能力与信号质量的布线方法
CN109271666A (zh) * 2018-08-07 2019-01-25 郑州云海信息技术有限公司 一种计算信号线breakout区域长度的方法和系统
WO2022095874A1 (zh) * 2020-11-03 2022-05-12 南京中兴新软件有限责任公司 电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132616A (ja) * 1992-10-14 1994-05-13 Canon Inc 配線板
CN101128086A (zh) * 2006-08-16 2008-02-20 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN104202905A (zh) * 2014-09-28 2014-12-10 浪潮(北京)电子信息产业有限公司 一种pcb及其布线方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132616A (ja) * 1992-10-14 1994-05-13 Canon Inc 配線板
CN101128086A (zh) * 2006-08-16 2008-02-20 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN104202905A (zh) * 2014-09-28 2014-12-10 浪潮(北京)电子信息产业有限公司 一种pcb及其布线方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106446479A (zh) * 2016-11-29 2017-02-22 郑州云海信息技术有限公司 一种兼顾生产工艺能力与信号质量的布线方法
CN109271666A (zh) * 2018-08-07 2019-01-25 郑州云海信息技术有限公司 一种计算信号线breakout区域长度的方法和系统
CN109271666B (zh) * 2018-08-07 2022-02-18 郑州云海信息技术有限公司 一种计算信号线breakout区域长度的方法和系统
WO2022095874A1 (zh) * 2020-11-03 2022-05-12 南京中兴新软件有限责任公司 电路板

Also Published As

Publication number Publication date
CN105873362B (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
CN105319787B (zh) 液晶显示模组
US8645889B2 (en) Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
US8510698B2 (en) CAD apparatus and check support apparatus
CN105873362A (zh) 一种换层走线方法、装置和集成电路系统
CN106951613A (zh) 一种切换显示pcb图层的方法及装置
JP2014138015A (ja) プリント基板及びプリント基板の製造方法
CN106535470A (zh) 一种基于sma接口的pcb布线方法、线宽确定装置及pcb
CN102364478A (zh) 一种高速信号通道过孔的仿真方法、装置及系统
Chen et al. Differential crosstalk mitigation in the pin field area of serdes channel with trace routing guidance
US8683413B2 (en) Method for making high-speed ceramic modules with hybrid referencing scheme for improved performance and reduced cost
CN101782931B (zh) 电路板布线的约束区域处理方法及系统
CN109462436A (zh) 测试板、信号传输方法及测试系统
JP6044538B2 (ja) プリント基板設計システム、及びプリント基板設計方法
CN100382085C (zh) 一种印制电路板中集成设计元件的版图设计方法和装置
CN108701684A (zh) 被导引通过封装器件的水平数据信号传输线路的接地平面竖直隔离、接地线路同轴隔离以及阻抗调谐
CN114357932B (zh) 信号线的布线方法、装置、设备及可读存储介质
CN106507580A (zh) 一种pcb及信号传输系统
CN109598067A (zh) 印刷电路板的布线方法、布线系统、存储介质及电子设备
CN106416434A (zh) 模块化印刷电路板
Ye et al. Via pattern design and optimization for differential signaling 25Gbps and above
US10643018B1 (en) System and method for determining return path quality in an electrical circuit
CN106990343B (zh) 电子元器件的测试方法及系统
Qian et al. Electrical analysis of EMIB packages
CN106371957A (zh) 一种PCIe总线的确定方法、验证板及验证系统
JPH06203102A (ja) プリント配線基板の設計方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant