CN106446479A - 一种兼顾生产工艺能力与信号质量的布线方法 - Google Patents
一种兼顾生产工艺能力与信号质量的布线方法 Download PDFInfo
- Publication number
- CN106446479A CN106446479A CN201611072697.9A CN201611072697A CN106446479A CN 106446479 A CN106446479 A CN 106446479A CN 201611072697 A CN201611072697 A CN 201611072697A CN 106446479 A CN106446479 A CN 106446479A
- Authority
- CN
- China
- Prior art keywords
- region
- breakout
- spacing
- live width
- signal quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开一种兼顾生产工艺能力与信号质量的布线方法,涉及PCB板布线技术,将PCB板卡同一传输路径上布线区域分为breakout区域、normal区域,以及用于衔接breakout区域、normal区域的过渡区,在所述过渡区设置介于breakout区域、normal区域线宽线距之间的线宽线距,使得过渡区的阻抗值与其所衔接的breakout区域、normal区域的两段阻抗值保持一致。本发明在满足空间要求的前提下有效缩短breakout长度,有效改善信号质量,有效提升产品良率,节省开发成本,实施简单快捷,且通用性高。
Description
技术领域
本发明涉及PCB板布线技术,具体的说是一种兼顾生产工艺能力与信号质量的布线方法。
背景技术
PCB板上走线都有各自要求的特性阻抗值(比如:单端信号50ohm、PCIE Gen3信号阻抗为85ohm、SATA信号阻抗为100ohm、 DDR4信号阻抗为40ohm等)。以差分线为例,阻抗值与线宽线距、到参考层距离、介质Dk值等因素有关系。在同一传输路径上,PCB板上某些区域,如BGA(Ball Grid Array,焊球阵列封装)的breakout区,因为走线空间限制需要改变线宽线距的同时要保持阻抗连续性,这给板厂加工带来很大的难度。以Purley平台CPU为例来说,PCIe差分线breakout区域走线为3.5/4/3.5mil,对于此区域的走线公差管控是很难的,业界普遍做法是管控线宽而不管控阻抗。
在信号传输路径上,任意阻抗不连续点都会带来信号反射问题,由breakout转normal的界面产生信号反射。由反射计算公式得知,阻抗差异越大,反射越大,这将带来不可忽略的信号完整性问题。为了尽量缩短breakout长度以尽量减小阻抗不匹配带来的信号质量问题,一般要求是500mil以内。另一方面,breakout区域出线密集,差分信号间距不满足normal空间要求。因此,只能选择breakout线宽来布线。线宽线距越小,单位长度的loss值越大。相应的,线宽线距越小,对抗串扰空间的要求就越小,综合两方面考虑,目前的出线方式很难做到在满足空间要求的情况下缩短breakout走线长度。
发明内容
本发明针对目前技术发展的需求和不足之处,提供一种兼顾生产工艺能力与信号质量的布线方法。
本发明所述一种兼顾生产工艺能力与信号质量的布线方法,解决上述技术问题采用的技术方案如下:所述一种兼顾生产工艺能力与信号质量的布线方法,在PCB板上,将板卡同一传输路径上的布线区域分为breakout区域、normal区域,以及用于衔接breakout区域、normal区域的过渡区,在所述过渡区设置介于breakout区域、normal区域线宽线距之间的线宽线距,使得过渡区的阻抗值与其所衔接的breakout区域、normal区域的两段阻抗值保持一致。
优选的,从PCB板卡易加工性方面评估得出的线宽线距计算所述breakout区域的阻抗值,再根据此阻抗值和所述normal区域阻抗值折中得出所述过渡区阻抗值,然后根据所述过渡区阻抗值演算出符合空间要求的过渡区线宽线距。
优选的,所述PCB板卡上传输路径为Purley平台CPU的PCIe差分线。
优选的,以0.2mil为步进值改变过渡区域线宽线距,分别进行仿真对比确定最优解。
优选的,所述PCIe差分线的breakout区域以3.5mil线宽、4mil间距走线,所述normal区域以4.5mil线宽、7mil间距走线,所述过渡区域采用线宽4.2mil、线距5.3mil。
本发明所述一种兼顾生产工艺能力与信号质量的布线方法与现有技术相比具有的有益效果是:本发明在满足空间要求的前提下有效缩短breakout长度,有效改善信号质量,可广泛应用于BGA区域各高速信号传输路径;在提升信号质量的基础上有效提升产品良率,节省开发成本,且该方法简单快捷,且通用性高。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,对本发明所述一种兼顾生产工艺能力与信号质量的布线方法进一步详细说明。
鉴于PCB板上线宽线距越小,单位长度的loss值越大,相应的,线宽线距越小,对抗串扰空间的要求就越小,本发明提出一种兼顾生产工艺能力与信号质量的布线方法,将空间不满足normal区域要求但已经出pin的区域,用略高于normal阻抗的线宽线距代替,用来衔接PCB板上BGA的breakout区域和normal区域;满足该区域的阻抗值与其前后所衔接的breakout区域、normal区域保持一致。本发明所提出的布线方法,有效改善了PCB板上信号质量,提高了产品良率。
实施例:
本实施例所述兼顾生产工艺能力与信号质量的布线方法,在PCB板上,将板卡同一传输路径上的布线区域分为breakout区域、normal区域,以及用于衔接breakout区域、normal区域的过渡区,在所述过渡区设置介于breakout区域、normal区域线宽线距之间的线宽线距,使得过渡区的阻抗值与其所衔接的breakout区域、normal区域的两段阻抗值保持一致。
以Purley平台CPU的PCIe差分线为例,PCIe差分线的breakout区域以3.5mil线宽、4mil间距走线,此区域不进行阻抗管控,或者牺牲良率情况下管控阻抗,因此尽量缩短该区域。所述normal区域以4.5mil线宽、7mil间距走线,为尽量缩短breakout区域,normal区域的局部不满足spacing要求,造成该区域存在严重的信号串扰。
本实施例,从PCB板卡易加工性方面评估得出的线宽线距计算所述breakout区域的阻抗值,再根据此阻抗值和所述normal区域阻抗值85ohm折中得出所述过渡区阻抗值,然后根据所述过渡区阻抗值演算出符合空间要求的过渡区线宽线距。这样,将一个大的反射分散为两个小的反射,同时breakout区域长度有效缩短,且满足空间要求。
本实施例中,所述breakout区域和normal区域线宽线距不变,所述breakout区域以3.5mil线宽、4mil间距走线,所述normal区域以4.5mil线宽、7mil间距走线,所述过渡区域采用线宽4.2mil、线距5.3mil;这样,所述过渡区的阻抗值与前后breakout区域、normal区域保持一致为85ohm。
该兼顾生产工艺能力与信号质量的布线方法,具体实施步骤如下:
1)根据PCB板卡上走线和板厚要求设计叠层;
2)根据叠层计算具体信号走线的线宽线距;
3)针对各高速差分信号breakout区域线宽线距和normal区域线宽线距,设置介于两者之间过渡区的线宽线距;
4)出BGA后采用过渡区线宽线距走线,满足spec spacing要求的区域切换为normal方式走线;
5)运用IMLC软件提取当前设计trace的model;
6)运用Hspice仿真工具对比仿真信号时域质量;采用过渡走线方式信号质量提升;
7)以0.2mil为步进值改变过渡区域线宽线距,分别进行仿真对比确定最优解。
上述具体实施方式仅是本发明的具体个案,本发明的专利保护范围包括但不限于上述具体实施方式,任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换,皆应落入本发明的专利保护范围。
Claims (5)
1.一种兼顾生产工艺能力与信号质量的布线方法,其特征在于, 在PCB板上,将板卡上同一传输路径上的布线区域分为breakout区域、normal区域,以及用于衔接breakout区域、normal区域的过渡区,在所述过渡区设置介于breakout区域、normal区域线宽线距之间的线宽线距,使得过渡区的阻抗值与其所衔接的breakout区域、normal区域的两段阻抗值保持一致。
2.根据权利要求1所述一种兼顾生产工艺能力与信号质量的布线方法,其特征在于,所述PCB板卡上同一传输路径为Purley平台CPU的PCIe差分线。
3.根据权利要求2所述一种兼顾生产工艺能力与信号质量的布线方法,其特征在于,从PCB板卡易加工性方面评估所得线宽线距计算所述breakout区域的阻抗值,再根据此阻抗值和所述normal区域阻抗值折中得出所述过渡区阻抗值,然后根据所述过渡区阻抗值演算出符合空间要求的过渡区线宽线距。
4.根据权利要求3所述一种兼顾生产工艺能力与信号质量的布线方法,其特征在于,以0.2mil为步进值改变过渡区域线宽线距,分别进行仿真对比确定最优解。
5.根据权利要求4所述一种兼顾生产工艺能力与信号质量的布线方法,其特征在于,
所述PCIe差分线的breakout区域以3.5mil线宽、4mil间距走线,所述normal区域以4.5mil线宽、7mil间距走线,所述过渡区域采用线宽4.2mil、线距5.3mil。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611072697.9A CN106446479A (zh) | 2016-11-29 | 2016-11-29 | 一种兼顾生产工艺能力与信号质量的布线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611072697.9A CN106446479A (zh) | 2016-11-29 | 2016-11-29 | 一种兼顾生产工艺能力与信号质量的布线方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106446479A true CN106446479A (zh) | 2017-02-22 |
Family
ID=58219928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611072697.9A Pending CN106446479A (zh) | 2016-11-29 | 2016-11-29 | 一种兼顾生产工艺能力与信号质量的布线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106446479A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109271666A (zh) * | 2018-08-07 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种计算信号线breakout区域长度的方法和系统 |
CN109918330A (zh) * | 2019-04-10 | 2019-06-21 | 苏州浪潮智能科技有限公司 | 一种sata链路阻抗优化设计方法 |
CN117634403A (zh) * | 2024-01-24 | 2024-03-01 | 山东云海国创云计算装备产业创新中心有限公司 | 一种传输线结构确定方法、系统、设备及可读存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101532626A (zh) * | 2008-03-13 | 2009-09-16 | 索尼株式会社 | 发光二极管背光设备 |
CN102695359A (zh) * | 2011-03-21 | 2012-09-26 | 鸿富锦精密工业(深圳)有限公司 | 具有bga区域的电路板 |
CN103687290A (zh) * | 2013-12-03 | 2014-03-26 | 广州杰赛科技股份有限公司 | 刚挠结合板及其信号传输线布线方法和装置 |
CN104582290A (zh) * | 2015-01-30 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种高速线阻抗连续性的实现方法 |
CN105873362A (zh) * | 2016-04-19 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种换层走线方法、装置和集成电路系统 |
-
2016
- 2016-11-29 CN CN201611072697.9A patent/CN106446479A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101532626A (zh) * | 2008-03-13 | 2009-09-16 | 索尼株式会社 | 发光二极管背光设备 |
CN102695359A (zh) * | 2011-03-21 | 2012-09-26 | 鸿富锦精密工业(深圳)有限公司 | 具有bga区域的电路板 |
CN103687290A (zh) * | 2013-12-03 | 2014-03-26 | 广州杰赛科技股份有限公司 | 刚挠结合板及其信号传输线布线方法和装置 |
CN104582290A (zh) * | 2015-01-30 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种高速线阻抗连续性的实现方法 |
CN105873362A (zh) * | 2016-04-19 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种换层走线方法、装置和集成电路系统 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109271666A (zh) * | 2018-08-07 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种计算信号线breakout区域长度的方法和系统 |
CN109271666B (zh) * | 2018-08-07 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种计算信号线breakout区域长度的方法和系统 |
CN109918330A (zh) * | 2019-04-10 | 2019-06-21 | 苏州浪潮智能科技有限公司 | 一种sata链路阻抗优化设计方法 |
CN117634403A (zh) * | 2024-01-24 | 2024-03-01 | 山东云海国创云计算装备产业创新中心有限公司 | 一种传输线结构确定方法、系统、设备及可读存储介质 |
CN117634403B (zh) * | 2024-01-24 | 2024-05-10 | 山东云海国创云计算装备产业创新中心有限公司 | 一种传输线结构确定方法、系统、设备及可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106446479A (zh) | 一种兼顾生产工艺能力与信号质量的布线方法 | |
US9515031B2 (en) | Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects | |
WO2017092428A1 (zh) | 高速印刷电路板及其差分布线方法 | |
CN204335143U (zh) | 一种优化金手指器件阻抗的pcb板结构 | |
CN100518435C (zh) | 具有改良焊盘的印刷电路板 | |
CN103970956A (zh) | 一种同层不同阻抗控制传输线的设计方法 | |
CN205883702U (zh) | 一种避免过孔背钻的pcb布线结构 | |
CN1901366A (zh) | 差分过孔阻抗与差分导线阻抗匹配的方法 | |
CN101594729A (zh) | 电路板 | |
CN103987191A (zh) | 一种减小ac耦合电容pad对高速串行信号传输影响的方法 | |
TW201433222A (zh) | 印刷電路板、用於製造印刷電路板的核心與用於製造印刷電路板的方法 | |
CN105357903A (zh) | 一种pcb的层叠方法及pcb | |
CN106238773B (zh) | 一种pcb板免装夹连续钻孔设备 | |
CN104010453A (zh) | 一种金属基板树脂塞孔的真空压合结构及其树脂塞孔的工艺 | |
CN109041407A (zh) | 一种pcb高速信号走线方法 | |
WO2011030542A3 (ja) | 電子部品モジュールおよびその製造方法 | |
CN105338732A (zh) | 一种提高高速差分信号的绕线方法 | |
CN104270903B (zh) | 一种实现pcb上锡的方法和装置 | |
CN104244598B (zh) | 一种控制pcb上传输线的阻抗连续性的方法和装置 | |
CN1889810A (zh) | 具有改良过孔的印刷电路板 | |
CN105517372A (zh) | 同轴单端过孔的制作方法以及阻抗的计算方法 | |
CN104125713A (zh) | 一种提高高速信号质量的换层过孔结构 | |
CN101902874A (zh) | 多层印刷电路板 | |
TW201427520A (zh) | 減小過孔殘段的方法及利用該方法設計的印刷電路板 | |
CN105407656B (zh) | 一种印制电路板层间互联结构制造的方法及印制电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170222 |