CN105357903A - 一种pcb的层叠方法及pcb - Google Patents

一种pcb的层叠方法及pcb Download PDF

Info

Publication number
CN105357903A
CN105357903A CN201510885640.XA CN201510885640A CN105357903A CN 105357903 A CN105357903 A CN 105357903A CN 201510885640 A CN201510885640 A CN 201510885640A CN 105357903 A CN105357903 A CN 105357903A
Authority
CN
China
Prior art keywords
length
thickness
pcb
stub
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510885640.XA
Other languages
English (en)
Other versions
CN105357903B (zh
Inventor
宗艳艳
贡维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201510885640.XA priority Critical patent/CN105357903B/zh
Publication of CN105357903A publication Critical patent/CN105357903A/zh
Application granted granted Critical
Publication of CN105357903B publication Critical patent/CN105357903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了PCB层叠的方法及PCB，包括：根据设计的PCB的信号的最大传输速率，计算得到VIA-Stub的最大长度；并根据PCB的厚度以及走线的层，选定最长的VIA-Stub的长度；根据压接连接器压接硬力要求需要的最大过孔长度，确定背钻后过孔长度；将背钻后过孔长度减去最长的VIA-Stub的长度，得到孔的有效传输长度；根据介质材料的厚度，最长的VIA-Stub的长度，孔的有效传输长度及背钻长度，确定VIA-Stub中各层的厚度，孔的有效传输长度对应的各层的厚度以及背钻长度对应的各层的厚度；该方法可以调整不同的层叠，来满足相应速率对应的VIA-stub长度的要求。

Description

一种PCB的层叠方法及PCB
技术领域
本发明涉及电子技术领域，特别涉及一种PCB的层叠方法及PCB。
背景技术
随着速率的不断提高，影响信号质量的问题越来越多，其中影响比较严重也是本文阐述的重点的就是VIA-Stub的影响与解决方案，现在的高速连接器多为压接连接器，由于压接连接器有压接硬力的要求，因此，压接连接器在对PCB板背钻的深度有一定的要求。如果这时高速信号线所在的层靠近连接器所以在的层，传输线布在第三层，信号的VIA-Stub为87.2mil，如果背钻的话，同时兼顾连接器的硬力要求，最深背钻破第7层，这样VIA-Stub的长度为：42.8mil。按照经验值VIA-Stub<300/速率，这样的话，如果是42.8mil的VIA-Stub传输6.9Gpbs以下的速率还是可以的。但是6.9Gpbs以上的话，影响将非常严重。尤其现在的速率往往都超过了这个值；因此，如何减少VIA-Stub的长度对高速信号影响的PCB层叠的方法，是本领域技术人员需要解决的技术问题。
发明内容
本发明的目的是提供一种PCB层叠的方法及PCB，该方法可以调整不同的层叠，来满足相应速率对应的VIA-stub长度的要求。
为解决上述技术问题，本发明提供一种PCB层叠的方法，包括：
根据设计的PCB的信号的最大传输速率，计算得到VIA-Stub的最大长度；并根据所述PCB的厚度以及走线的层，选定最长的VIA-Stub的长度；
根据压接连接器压接硬力要求需要的最大过孔长度，确定背钻后过孔长度；
将所述背钻后过孔长度减去最长的所述VIA-Stub的长度，得到孔的有效传输长度；
根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度及背钻长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度以及所述背钻长度对应的各层的厚度。
其中，所述根据所述PCB的厚度以及走线的层，选定最长的VIA-Stub的长度，包括：
当所述最大传输速率超过阈值时，则将art01设置为参考层；在art02中布传输线；
根据所述PCB的厚度，选定从art02层开始的最长的VIA-Stub的长度。
其中，所述根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度及背钻长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度以及所述背钻长度对应的各层的厚度，包括：
根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度，得到所述背钻后过孔长度对应的各层的厚度；
将所述背钻长度对应的各层的厚度与所述背钻后过孔长度对应的各层的厚度对称设置。
其中，所述介质材料包括PP和CORE。
其中，所述根据设计的PCB的信号的最大传输速率，计算得到VIA-Stub的最大长度，包括：
根据设计的PCB的信号的最大传输速率，利用300/速率＝VIA-Stub，计算得到VIA-Stub的最大长度。
其中，当设计的PCB的信号的最大传输速率为7.7Gpbs时，利用300/速率＝VIA-Stub，计算得到VIA-Stub的最大长度为38.6mil；
则art01加下面的PCB材料PP片的厚度设置为13.6mil；art02加下面PCB材料CORE的厚度设置为5.2mil；art03加下面的PCB材料PP片的厚度设置为5.7mil；art04加下面PCB材料CORE的厚度设置为5.2mil；art05加下面的PCB材料PP片的厚度设置为14.5mil；art06加下面PCB材料CORE的厚度设置为9.2mil；art07加下面的PCB材料PP片的厚度设置为14.5mil；art08加下面PCB材料CORE的厚度设置为5.2mil；art09加下面的PCB材料PP片的厚度设置为5.7mil；art10加下面PCB材料CORE的厚度设置为5.2mil；art11加下面的PCB材料PP片的厚度设置为13.2mil；art12设置为1.6mil。
本发明提供一种PCB，包括利用上述任一项所述PCB层叠的方法进行层叠形成的PCB。
本发明所提供的PCB层叠的方法及PCB，包括：根据设计的PCB的信号的最大传输速率，计算得到VIA-Stub的最大长度；并根据所述PCB的厚度以及走线的层，选定最长的VIA-Stub的长度；根据压接连接器压接硬力要求需要的最大过孔长度，确定背钻后过孔长度；将所述背钻后过孔长度减去最长的所述VIA-Stub的长度，得到孔的有效传输长度；根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度及背钻长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度以及所述背钻长度对应的各层的厚度；该方法通过确定各个界限长度，在各个界限长度的范围内调整不同的层叠，来满足相应速率对应的VIA-stub长度的要求；最终使得PCB的信号的最大传输速率可以实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的PCB层叠的方法的流程图；
图2为现有技术所提供的PCB层叠的示意图；
图3为本发明实施例所提供的PCB层叠的示意图。
具体实施方式
本发明的核心是提供一种PCB层叠的方法及PCB，该方法可以调整不同的层叠，来满足相应速率对应的VIA-stub长度的要求。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明实施例所提供的PCB层叠的方法的流程图；该方法可以包括：
s100、根据设计的PCB的信号的最大传输速率，计算得到VIA-Stub的最大长度；并根据所述PCB的厚度以及走线的层，选定最长的VIA-Stub的长度；
其中，在设计PCB板的时候，都会设定该PCB板的能够满足的最大传输速率；为了保证该最大传输速率可以实现，就要求VIA-Stub的最大长度不能超过一定得数值；该数值可以通过计算得到，即根据设计的PCB板的最大传输速率，利用300/速率＝VIA-Stub，计算得到VIA-Stub的最大长度。这个公式计算得到的VIA-Stub长度是满足该速率下的最大长度，若进行层叠时，VIA-Stub的长度大于这个值则该PCB板的最大传输速率会降低。因此，设计PCB板的层叠数值时，必须满足最大传输速率VIA-Stub的长度小于VIA-Stub的最大长度。根据VIA-Stub的最大长度，选择一个小于VIA-Stub的最大长度的值作为VIA-Stub的长度，并根据此长度来设计PCB的叠层。最长的VIA-Stub的长度是背钻后过孔长度减去孔的有效传输长度的长度。
s110、根据压接连接器压接硬力要求需要的最大过孔长度，确定背钻后过孔长度；
s120、将所述背钻后过孔长度减去最长的所述VIA-Stub的长度，得到孔的有效传输长度；
其中，由于PCB板高速连接器多为压接连接器，由于压接连接器有压接硬力的要求，即这里的背钻深度有一定条件，根据PCB板的厚度以及背钻的深度可以得到确定背钻后过孔长度，该背钻后过孔长度包括选择的VIA-Stub的长度以及孔的有效传输长度。
s130、根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度及背钻长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度以及所述背钻长度对应的各层的厚度。
其中，利用各个长度作为界限，在各个界限内根据介质材料的厚度进行PCB板每个叠层的厚度设计；这里的介质材料可以包括PP和CORE；各种介质材料可以选择各种厚度型号；其中，PP还可以将各种不同厚度型号的进行叠加；CORE一般为成品，但是可以选择不同厚度。通过这样的方式确定VIA-Stub中各层的厚度，孔的有效传输长度对应的各层的厚度以及背钻长度对应的各层的厚度。
基于上述技术方案，本发明实施例提供的PCB层叠的方法，该方法通过确定各个界限长度，在各个界限长度的范围内调整不同的层叠，来满足相应速率对应的VIA-stub长度的要求；最终使得PCB的信号的最大传输速率可以实现。
基于上述技术方案，所述根据所述PCB的厚度以及走线的层，选定最长的VIA-Stub的长度，包括：
当所述最大传输速率超过阈值时，则将art01设置为参考层；在art02中布传输线；
根据所述PCB的厚度，选定从art02层开始的最长的VIA-Stub的长度。
其中，由于考虑到阻抗的控制，若在最大传输速率超过阈值时，将布线放置在第3层会导致top层的线宽很大，不易实现。因此，为了阻抗的控制要求，可以将传输线布置在第二层即art02中；将art01设置为参考层；这样可以拉大art01与art02之间的间距，容易使得VIA-Stub的长度变小，满足最大传输速率的要求。
考虑到PCB板的其他因素的影响，为了更好更便捷地控制PCB的性能，可以将将背钻长度对应的各层的厚度与所述背钻后过孔长度对应的各层的厚度对称设置，以PCB中留铜的末端为对称轴。即可以包括：
根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度，得到所述背钻后过孔长度对应的各层的厚度；
将所述背钻长度对应的各层的厚度与所述背钻后过孔长度对应的各层的厚度对称设置。
使用图2所示的叠层为例，传输线布在第三层即art03，信号的VIA-Stub为87.2mil，如果背钻的话，同时兼顾连接器的硬力要求，最深背钻破第7层，这样VIA-Stub的长度为：42.8mil。按照经验值VIA-Stub<300/速率，这样的话，如果是42.8mil的Via-Stub传输7Gpbs以下的速率还是可以的。但是7Gpbs以上的话，影响将非常严重。尤其现在的速率往往都超过了这个值，所以减少VIA-Stub。
利用本发明提供的方法，请参考图3，当设计的PCB板的最大传输速率为7.7Gpbs时，利用300/速率＝VIA-Stub，计算得到VIA-Stub的最大长度为38.6mil；将表层下面的PP加厚，由于背板，表层可以设置为参考层设置为GND，从art02层布传输线，具体布线数值为art01加下面的PCB材料PP片的厚度设置为13.6mil；art02加下面PCB材料CORE的厚度设置为5.2mil；art03加下面的PCB材料PP片的厚度设置为5.7mil；art04加下面PCB材料CORE的厚度设置为5.2mil；art05加下面的PCB材料PP片的厚度设置为14.5mil；art06加下面PCB材料CORE的厚度设置为9.2mil；art07加下面的PCB材料PP片的厚度设置为14.5mil；art08加下面PCB材料CORE的厚度设置为5.2mil；art09加下面的PCB材料PP片的厚度设置为5.7mil；art10加下面PCB材料CORE的厚度设置为5.2mil；art11加下面的PCB材料PP片的厚度设置为13.2mil；art12设置为1.6mil。第一层的PP设置的数值要根据实际情况进行选择。按照上述方法，根据背钻深度，可以背钻到第7层，布线在第二层VIA-stub为38.6mil，按照经验值VIA-Stub<300/速率，这样的话，如果是38.6mil的Via-Stub传输7.7Gpbs以下的速率还是可以的，这样我们可传输的速率有所提高。即可以调整不同的层叠，来满足相应速率对应的VIA-stub长度的要求。具体设置情况如图3所示。
本发明实施例提供了PCB层叠的方法，可以调整不同的层叠，来满足相应速率对应的VIA-stub长度的要求。
下面对本发明实施例提供的PCB进行介绍，下文描述的PCB与上文描述的PCB层叠的方法可相互对应参照。
本发明还提供一种PCB，包括利用上述任一项的PCB层叠的方法进行层叠形成的PCB。能够提高最大传输速率的值。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的PCB层叠的方法及PCB进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (7)

1.一种PCB层叠的方法，其特征在于，包括：
根据设计的PCB的信号的最大传输速率，计算得到VIA-Stub的最大长度；并根据所述PCB的厚度以及走线的层，选定最长的VIA-Stub的长度；
根据压接连接器压接硬力要求需要的最大过孔长度，确定背钻后过孔长度；
将所述背钻后过孔长度减去最长的所述VIA-Stub的长度，得到孔的有效传输长度；
根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度及背钻长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度以及所述背钻长度对应的各层的厚度。
2.如权利要求1所述的方法，其特征在于，所述根据所述PCB的厚度以及走线的层，选定最长的VIA-Stub的长度，包括：
当所述最大传输速率超过阈值时，则将art01设置为参考层；在art02中布传输线；
根据所述PCB的厚度，选定从art02层开始的最长的VIA-Stub的长度。
3.如权利要求2所述的方法，其特征在于，所述根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度及背钻长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度以及所述背钻长度对应的各层的厚度，包括：
根据介质材料的厚度，最长的所述VIA-Stub的长度，所述孔的有效传输长度，确定所述VIA-Stub中各层的厚度，所述孔的有效传输长度对应的各层的厚度，得到所述背钻后过孔长度对应的各层的厚度；
将所述背钻长度对应的各层的厚度与所述背钻后过孔长度对应的各层的厚度对称设置。
4.如权利要求3所述的方法，其特征在于，所述介质材料包括PP和CORE。
5.如权利要求1所述的方法，其特征在于，所述根据设计的PCB的信号的最大传输速率，计算得到VIA-Stub的最大长度，包括：
根据设计的PCB的信号的最大传输速率，利用300/速率＝VIA-Stub，计算得到VIA-Stub的最大长度。
6.如权利要求5所述的方法，其特征在于，当设计的PCB的信号的最大传输速率为7.7Gpbs时，利用300/速率＝VIA-Stub，计算得到VIA-Stub的最大长度为38.6mil；
则art01加下面的PCB材料PP片的厚度设置为13.6mil；art02加下面PCB材料CORE的厚度设置为5.2mil；art03加下面的PCB材料PP片的厚度设置为5.7mil；art04加下面PCB材料CORE的厚度设置为5.2mil；art05加下面的PCB材料PP片的厚度设置为14.5mil；art06加下面PCB材料CORE的厚度设置为9.2mil；art07加下面的PCB材料PP片的厚度设置为14.5mil；art08加下面PCB材料CORE的厚度设置为5.2mil；art09加下面的PCB材料PP片的厚度设置为5.7mil；art10加下面PCB材料CORE的厚度设置为5.2mil；art11加下面的PCB材料PP片的厚度设置为13.2mil；art12设置为1.6mil。
7.一种PCB，其特征在于，包括利用如权利要求1至6任一项所述PCB层叠的方法进行层叠形成的PCB。
CN201510885640.XA 2015-12-04 2015-12-04 一种pcb的层叠方法及pcb Active CN105357903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510885640.XA CN105357903B (zh) 2015-12-04 2015-12-04 一种pcb的层叠方法及pcb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510885640.XA CN105357903B (zh) 2015-12-04 2015-12-04 一种pcb的层叠方法及pcb

Publications (2)

Publication Number Publication Date
CN105357903A true CN105357903A (zh) 2016-02-24
CN105357903B CN105357903B (zh) 2018-06-08

Family

ID=55333722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510885640.XA Active CN105357903B (zh) 2015-12-04 2015-12-04 一种pcb的层叠方法及pcb

Country Status (1)

Country Link
CN (1) CN105357903B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106604576A (zh) * 2016-12-30 2017-04-26 广州兴森快捷电路科技有限公司 线路板叠层方法与系统
CN108153986A (zh) * 2017-12-29 2018-06-12 曙光信息产业(北京)有限公司 一种针对全链路的损耗估计方法和系统
CN108595839A (zh) * 2018-04-25 2018-09-28 郑州云海信息技术有限公司 一种基于Cadence Skill的压接件背钻过孔文件的生成方法与系统
CN108990315A (zh) * 2018-10-12 2018-12-11 郑州云海信息技术有限公司 一种差分过孔阻抗控制方法
CN109526144A (zh) * 2018-12-21 2019-03-26 郑州云海信息技术有限公司 一种不同过孔孔径对电流量影响的分析方法与系统
CN111642085A (zh) * 2020-06-19 2020-09-08 苏州浪潮智能科技有限公司 一种印刷电路板制作方法、系统、设备及计算机存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568136A (zh) * 2003-07-08 2005-01-19 耀华电子股份有限公司 多层印刷电路板的增层法及其结构
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
US20100200287A1 (en) * 2009-02-09 2010-08-12 Fujitsu Limited Printed wiring board, and design method for printed wiring board
CN101859331A (zh) * 2009-04-07 2010-10-13 鸿富锦精密工业（深圳）有限公司 布线设计系统及布线设计方法
CN103049590A (zh) * 2011-10-14 2013-04-17 鸿富锦精密工业（深圳）有限公司 信号线检查系统及方法
US20150211837A1 (en) * 2013-02-27 2015-07-30 Dell Products L.P. Systems and methods for frequency shifting resonance of an unused via in a printed circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568136A (zh) * 2003-07-08 2005-01-19 耀华电子股份有限公司 多层印刷电路板的增层法及其结构
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
US20100200287A1 (en) * 2009-02-09 2010-08-12 Fujitsu Limited Printed wiring board, and design method for printed wiring board
CN101859331A (zh) * 2009-04-07 2010-10-13 鸿富锦精密工业（深圳）有限公司 布线设计系统及布线设计方法
CN103049590A (zh) * 2011-10-14 2013-04-17 鸿富锦精密工业（深圳）有限公司 信号线检查系统及方法
US20150211837A1 (en) * 2013-02-27 2015-07-30 Dell Products L.P. Systems and methods for frequency shifting resonance of an unused via in a printed circuit board

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106604576A (zh) * 2016-12-30 2017-04-26 广州兴森快捷电路科技有限公司 线路板叠层方法与系统
CN106604576B (zh) * 2016-12-30 2019-04-12 广州兴森快捷电路科技有限公司 线路板叠层方法与系统
CN108153986A (zh) * 2017-12-29 2018-06-12 曙光信息产业(北京)有限公司 一种针对全链路的损耗估计方法和系统
CN108595839A (zh) * 2018-04-25 2018-09-28 郑州云海信息技术有限公司 一种基于Cadence Skill的压接件背钻过孔文件的生成方法与系统
CN108595839B (zh) * 2018-04-25 2021-11-02 郑州云海信息技术有限公司 一种基于Cadence Skill的压接件背钻过孔文件的生成方法与系统
CN108990315A (zh) * 2018-10-12 2018-12-11 郑州云海信息技术有限公司 一种差分过孔阻抗控制方法
CN108990315B (zh) * 2018-10-12 2021-04-06 郑州云海信息技术有限公司 一种差分过孔阻抗控制方法
CN109526144A (zh) * 2018-12-21 2019-03-26 郑州云海信息技术有限公司 一种不同过孔孔径对电流量影响的分析方法与系统
CN109526144B (zh) * 2018-12-21 2021-07-27 郑州云海信息技术有限公司 一种不同过孔孔径对电流量影响的分析方法与系统
CN111642085A (zh) * 2020-06-19 2020-09-08 苏州浪潮智能科技有限公司 一种印刷电路板制作方法、系统、设备及计算机存储介质
CN111642085B (zh) * 2020-06-19 2021-08-31 苏州浪潮智能科技有限公司 一种印刷电路板制作方法、系统、设备及计算机存储介质
US11770905B2 (en) 2020-06-19 2023-09-26 Inspur Suzhou Intelligent Technology Co., Ltd. Method, system and device for manufacturing printed circuit board, and computer storage medium

Also Published As

Publication number Publication date
CN105357903B (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
CN105357903A (zh) 一种pcb的层叠方法及pcb
US8806421B1 (en) System and method for designing via of printed circuit board
CN104571990A (zh) 一种调整显示屏的运行状态的方法和装置
CN105975703B (zh) 一种待布置走线的生成方法、装置及pcb
CN103731911A (zh) 一种无线路由器控制方法、装置及应用其的无线路由器
CN102883544A (zh) 线路板无铅喷锡时防止过孔掉油的方法
CN103188890A (zh) 一种pcb板的制作方法及一种pcb板
CN104202920A (zh) 一种基于双面pcba板一次回流焊的方法
CN108990315B (zh) 一种差分过孔阻抗控制方法
CN102413645B (zh) 一种pcb半塞孔的制造方法
CN104468951A (zh) 一种信息处理方法和电子设备
CN109327967A (zh) 一种树脂板埋铜块的生产工艺
CN203708620U (zh) 一种带有多重对位系统的pcb板
CN108882513B (zh) 一种自动避线的挖洞方法、装置及系统
CN106446479A (zh) 一种兼顾生产工艺能力与信号质量的布线方法
CN204217231U (zh) 一种pcb拼板
CN105407623A (zh) 一种电路板散热孔的加工方法
CN106163106A (zh) 一种具有电源集成模块的电路板及其加工方法
US8420948B2 (en) Printed circuit board
CN103108486A (zh) 一种跨层参考降低损耗的设计方法
CN203884075U (zh) 一种基于背钻的pcb板结构
CN113342085B (zh) 一种识别外置辅助散热设备的方法及系统
TW201414103A (zh) 高速傳輸介面電路及其設計方法
CN203446100U (zh) 印刷电路板
CN204090276U (zh) 具有边缘防护结构的pcb板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant