CN101859331A - 布线设计系统及布线设计方法 - Google Patents

布线设计系统及布线设计方法 Download PDF

Info

Publication number
CN101859331A
CN101859331A CN200910301377A CN200910301377A CN101859331A CN 101859331 A CN101859331 A CN 101859331A CN 200910301377 A CN200910301377 A CN 200910301377A CN 200910301377 A CN200910301377 A CN 200910301377A CN 101859331 A CN101859331 A CN 101859331A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
layer
pcb
speed signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910301377A
Other languages
English (en)
Other versions
CN101859331B (zh
Inventor
陈永杰
李昇军
梁献全
许寿国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN200910301377XA priority Critical patent/CN101859331B/zh
Priority to US12/436,764 priority patent/US7917886B2/en
Publication of CN101859331A publication Critical patent/CN101859331A/zh
Application granted granted Critical
Publication of CN101859331B publication Critical patent/CN101859331B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种布线设计系统，包括一数据处理装置，数据处理装置包括：一调用模块，用于调用数据库中存储的印刷电路板的每一层的名称及厚度；一计算模块，用于根据印刷电路板的每一层的名称及厚度计算出印刷电路板的每一层所对应的贯孔残段的实际长度，还用于接收输入装置输入的高速信号传输的比特率及印刷电路板的相对介电系数，并根据预设公式，计算出印刷电路板高速信号布线层的贯孔残段的规范长度；及一判定模块，用于比较贯孔残段规范长度与每一层的贯孔残段的实际长度以选择高速信号布线层。本发明还提供了一种布线设计方法。本发明布线设计系统及布线设计方法能够自动为高速信号的传输选择布线层，保证高速信号的传输品质。

Description

布线设计系统及布线设计方法
技术领域
本发明涉及一种布线设计系统及布线设计方法，特别涉及一种适用于在印刷电路板上为高速信号的传输选择布线层的布线设计系统及布线设计方法。
背景技术
随着集成电路的高密度化发展，伴随电路设计的必要信息也增加，所需的电子元件及信号线也越来越多，对印刷电路板的布线要求也越来越高。当高速信号在印刷电路板的布线上传输时，高速信号经过印刷电路板的贯孔残段传输时而产生的共振效应会严重影响高速信号的传输品质。因此，如何对高速信号的传输选择合适的布线层以减小共振效应是急待解决的问题。
目前，在印刷电路板设计初期对高速信号的传输选择布线层大多采用人工方式，并大多靠经验进行判断再通过计算后转化成可以量化的参考指标。但通过人工确定高速信号的布线层的方式需花费大量的时间与精力，并且极容易出错，无法在短时间内完成作业，因此效率较低。
发明内容
鉴于以上内容，有必要提供一种布线设计系统及布线设计方法，能够自动为高速信号的传输选择布线层，保证高速信号的传输品质。
一种布线设计系统，用于自动选择高速信号的布线层，所述布线设计系统包括一输入装置、一数据处理装置及包括一数据库的一数据存储装置，所述数据处理装置包括：一调用模块，用于调用所述数据库中存储的所要进行布线的印刷电路板的每一层的名称及每一层的厚度；一计算模块，用于根据所述调用模块调用的所述印刷电路板的每一层的名称及每一层的厚度计算出印刷电路板的每一层所对应的贯孔残段的实际长度，还用于接收所述输入装置的输入的高速信号在印刷电路板中传输的比特率及印刷电路板的相对介电系数，并根据所述比特率、相对介电系数及预设的降低贯孔残段所引发的共振效应的公式
Figure B200910301377XD0000011
计算出印刷电路板高速信号布线层的贯孔残段的规范长度LMAX，其中εr为印刷电路板的相对介电系数，BR为高速信号在印刷电路板中传输的比特率，所述贯孔残段的实际长度为印刷电路板的总厚度减去高速信号所经过的传输层的厚度；及一判定模块，用于比较印刷电路板高速信号布线层的贯孔残段的规范长度与每一层的贯孔残段的实际长度的大小，若贯孔残段的规范长度大于贯孔残段的实际长度，则表示这一层可以作为高速信号布线层，否则表示这一层不可以作为高速信号布线层。
一种布线设计方法，用于自动选择高速信号的布线层，包括以下步骤：
调用一数据库中存储的所要进行布线的印刷电路板的每一层的名称及每一层的厚度；
根据所述印刷电路板的每一层的名称及每一层的厚度计算出印刷电路板的每一层所对应的贯孔残段的实际长度，所述贯孔残段的实际长度为印刷电路板的总厚度减去高速信号所经过的传输层的厚度；
根据接收输入的高速信号在印刷电路板中传输的比特率及印刷电路板的相对介电系数及预设的降低贯孔残段所引发的共振效应的公式
Figure B200910301377XD0000021
计算出所述印刷电路板高速信号布线层的贯孔残段的规范长度LMAX，其中εr为印刷电路板的相对介电系数，BR为高速信号在印刷电路板中传输的比特率；
设置初始的层别；
判断所述设置的层别是否小于或等于印刷电路板的总层数，若所述设置的层别大于印刷电路板的总层数则结束；及
判断所述印刷电路板高速信号布线层的贯孔残段的规范长度是否大于所述设置的层别所对应的贯孔残段的实际长度，若所述印刷电路板高速信号布线层的贯孔残段的规范长度大于所述设置的层别所对应的贯孔残段的实际长度，则这一层可以作为高速信号布线层，反之则这一层不可以作为高速信号的布线层，并将当前所设置的层别的值增加1以设置新的层别，返回执行判断所述设置的层别是否大于印刷电路板的总层数的步骤。
本发明布线设计系统及方法根据所述印刷电路板的每一层的名称及每一层的厚度计算出印刷电路板的每一层所对应的贯孔残段的实际长度，还根据输入的高速信号在印刷电路板中传输的比特率及印刷电路板的相对介电系数及预设的降低贯孔残段所引发的共振效应的公式，计算出印刷电路板高速信号布线层的贯孔残段的规范长度，并比较印刷电路板高速信号布线层的贯孔规范长度与每一层的贯孔残段的实际长度的大小以选择出高速信号的布线层。本发明布线设计系统及方法能够降低高速信号传输过程的共振效应，从而保证孔高速信号的传输品质。
附图说明
图1是本发明布线设计系统的较佳实施方式的架构图。
图2是一种印刷电路板上的传输线及贯孔的示意图。
图3是本发明布线设计方法的较佳实施方式的流程图。
具体实施方式
请共同参考图1及图2，本发明布线设计系统10用于自动选择高速信号的布线层，其较佳实施方式包括一输入装置100、一数据处理装置200及一数据存储装置300。所述数据处理装置200包括一调用模块202、一计算模块204、一判定模块206及一输出模块208。
所述输入装置100可以为一键盘或鼠标等输入设备，用户可通过所述键盘或鼠标将高速信号在印刷电路板中传输的比特率及印刷电路板的相对介电系数输入至数据处理装置200。例如所述高速信号在印刷电路板中传输的比特率可以为6.4Gb/s等，所述印刷电路板的相对介电系数随印刷电路板材料的不同而不同，同一印刷电路板的相对介电系数为一常量，例如4.2。
所述数据处理装置200可以为任意具有数字处理能力的计算机、服务器、单片机等，其用于根据输入装置100的输入信息及数据存储装置300中存储的信息，对应进行相应的数据处理。
所述数据存储装置300包括一数据库，所述数据库通过一数据库连接与数据处理装置200进行通信，所述数据库连接可以为开放式数据库连接(Open Database Connectivity，ODBC)或者Java数据库连接(Java Database Connectivity，JDBC)等。所述数据库用于储存所要进行布线的印刷电路板的信息，所要进行布线的印刷电路板的信息可以包括印刷电路板的每一层的名称、每一层的厚度等。例如表1所示的印刷电路板的信息包括从印刷电路板的顶层到底层的每一层的名称依次为SM、C1等，每一层的厚度依次为1mil、2.3mil等。
表1印刷电路板信息
Figure B200910301377XD0000031
所述调用模块202用于调用数据库中存储的所要进行布线的印刷电路板的信息。
所述计算模块204用于根据所述调用模块202调用的所述印刷电路板的信息计算出印刷电路板的每一层所对应的贯孔残段的实际长度，还用于接收所述输入装置100的输入信息，并根据所述输入信息及预设的降低贯孔残段所引发的共振效应的公式，计算出印刷电路板高速信号布线层的贯孔残段的规范长度。所述每一层所对应的贯孔残段的实际长度为印刷电路板的总厚度减去高速信号所经过的传输层的厚度，即第N层的贯孔残段的实际长度为印刷电路板第N+1层到印刷电路板的底层的所有层的厚度的总和，例如如图2所示的高速信号在板层20与板层22的传输线24上传输时，高速信号所经过的传输层的厚度即为L1，则板层22的贯孔残段的实际长度即为L2。如表1所示的C5层的贯孔残段的长度为3.7+2.3+1＝6.1mil。设印刷电路板高速信号布线层的贯孔残段的长度为L，印刷电路板高速信号布线层的贯孔残段的规范长度为LMAx，其计算方法如下：为降低贯孔残段所引发的共振效应，需满足
Figure B200910301377XD0000041
及fres≥10×f，即
Figure B200910301377XD0000042
由此可知
Figure B200910301377XD0000043
Figure B200910301377XD0000044
其中λ为高速信号的波长，C为高速信号的传输速率且其为光速，εr为印刷电路板的相对介电系数，fres为高速信号通过贯孔残段所产生的共振频率，BR为高速信号在印刷电路板中传输的比特率。例如设高速信号的比特率BR＝6Gb/s，印刷电路板的相对介电系数εr＝4，则印刷电路板高速信号布线层的贯孔残段的规范长度为
L MAX = 0.59055 ϵ r × BR = 49.2125 mil .
所述判定模块206用于比较印刷电路板高速信号布线层的贯孔残段的规范长度与每一层的贯孔残段的实际长度的大小，若贯孔残段的规范长度大于贯孔残段的实际长度，则表示这一层可以作为高速信号布线层，否则表示这一层不可以作为高速信号布线层。
所述输出模块208用于将每一层是否可以作为高速信号布线层的信息输出至数据存储装置300的数据库中进行存储，以便作后续的评估处理。
在其它实施方式中，还可以根据需要省掉所述输出模块208。
如图3所示，本发明布线设计方法，用于自动选择高速信号的布线层，其较佳实施方式包括以下步骤：
步骤S300，数据处理装置200的调用模块202调用数据库中存储的所要进行布线的印刷电路板的信息；
步骤S302，所述计算模块204根据所述调用模块202调用的所述印刷电路板的信息计算出印刷电路板的每一层所对应的贯孔残段的实际长度，所述每一层所对应的贯孔残段的实际长度为印刷电路板的总厚度减去高速信号所经过的传输层的厚度；
步骤S304，所述计算模块204根据接收的所述输入装置100的输入信息及预设的降低贯孔残段所引发的共振效应的公式
Figure B200910301377XD0000046
计算出印刷电路板高速信号布线层的贯孔残段的规范长度LMAX，其中εr为印刷电路板的相对介电系数，BR为高速信号在印刷电路板中传输的比特率；
步骤S306，所述判定模块206设置初始的层别，例如第i层；
步骤S308，所述判定模块206判断所设置的层别是否小于或等于印刷电路板的总层数，若所设置的层别小于或等于印刷电路板的总层数，执行步骤S312，反之，则结束；
步骤S312，所述判定模块206判断印刷电路板高速信号布线层的贯孔残段的规范长度是否大于所设置的层别所对应的贯孔残段的实际长度，若印刷电路板高速信号布线层的贯孔残段的规范长度大于所设置的层别所对应的贯孔残段的实际长度，则这一层可以作为高速信号布线层，并执行步骤S314，反之则这一层不可以作为高速信号的布线层并执行步骤S310；
步骤S310，所述判定模块206将当前所设置的层别的值增加1以设置新的层别并执行步骤S308；
步骤S314，所述输出模块206将可以作为高速信号布线层的信息输出至数据存储装置300的数据库中进行存储，以便作后续的评估处理，并执行步骤S310。
在其它实施方式中，还可以根据需要省掉步骤S314，即无论所述印刷电路板高速信号布线层的贯孔残段的规范长度是否大于所设置的层别所对应的贯孔残段的实际长度，均执行步骤S310。
本发明布线设计系统及布线设计方法，可自动为高速信号的传输选择布线层，还降低了高速信号传输过程的共振效应以保证了高速信号的传输品质，并可在短时间内完成作业，效率较高。

Claims (8)

1.一种布线设计系统，用于自动选择高速信号的布线层，所述布线设计系统包括一输入装置、一数据处理装置及包括一数据库的一数据存储装置，所述数据处理装置包括：
一调用模块，用于调用所述数据库中存储的所要进行布线的印刷电路板的每一层的名称及每一层的厚度；
一计算模块，用于根据所述调用模块调用的所述印刷电路板的每一层的名称及每一层的厚度计算出印刷电路板的每一层所对应的贯孔残段的实际长度，还用于接收所述输入装置的输入的高速信号在印刷电路板中传输的比特率及印刷电路板的相对介电系数，并根据所述比特率、相对介电系数及预设的降低贯孔残段所引发的共振效应的公式计算出印刷电路板高速信号布线层的贯孔残段的规范长度LMAX，其中εr为印刷电路板的相对介电系数，BR为高速信号在印刷电路板中传输的比特率，所述贯孔残段的实际长度为印刷电路板的总厚度减去高速信号所经过的传输层的厚度；及
一判定模块，用于比较印刷电路板高速信号布线层的贯孔残段的规范长度与每一层的贯孔残段的实际长度的大小，若贯孔残段的规范长度大于贯孔残段的实际长度，则表示这一层可以作为高速信号布线层，否则表示这一层不可以作为高速信号布线层。
2.如权利要求1所述的布线设计系统，其特征在于：所述数据处理装置还包括一输出模块，所述输出模块用于将每一层是否可以作为高速信号布线层的信息输出至所述数据存储装置的数据库中进行存储，以便作后续的评估处理。
3.如权利要求1所述的布线设计系统，其特征在于：所述输入装置为一键盘或鼠标，所述数据处理装置为一计算机。
4.如权利要求1所述的布线设计系统，其特征在于：所述数据库通过一数据库连接与所述数据处理装置进行通信，所述数据库连接为开放式数据库连接或者Java数据库连接。
5.一种布线设计方法，用于自动选择高速信号的布线层，包括以下步骤：
调用一数据库中存储的所要进行布线的印刷电路板的每一层的名称及每一层的厚度；
根据所述印刷电路板的每一层的名称及每一层的厚度计算出印刷电路板的每一层所对应的贯孔残段的实际长度，所述贯孔残段的实际长度为印刷电路板的总厚度减去高速信号所经过的传输层的厚度；
根据接收输入的高速信号在印刷电路板中传输的比特率及印刷电路板的相对介电系数及预设的降低贯孔残段所引发的共振效应的公式
Figure F200910301377XC0000021
计算出所述印刷电路板高速信号布线层的贯孔残段的规范长度LMAX，其中εr为印刷电路板的相对介电系数，BR为高速信号在印刷电路板中传输的比特率；
设置初始的层别；
判断所述设置的层别是否小于或等于印刷电路板的总层数，若所述设置的层别大于印刷电路板的总层数则结束；及
判断所述印刷电路板高速信号布线层的贯孔残段的规范长度是否大于所述设置的层别所对应的贯孔残段的实际长度，若所述印刷电路板高速信号布线层的贯孔残段的规范长度大于所述设置的层别所对应的贯孔残段的实际长度，则这一层可以作为高速信号布线层，反之则这一层不可以作为高速信号的布线层，并将当前所设置的层别的值增加1以设置新的层别，返回执行判断所述设置的层别是否小于或等于印刷电路板的总层数的步骤。
6.如权利要求5所述的布线设计方法，其特征在于：在判断所述印刷电路板高速信号布线层的贯孔残段的规范长度是否大于所述设置的层别所对应的贯孔残段的实际长度的步骤中，还包括步骤：将可以作为高速信号布线层的信息输出至一数据存储装置的数据库中进行存储。
7.如权利要求5所述的布线设计方法，其特征在于：所述高速信号在印刷电路板中传输的比特率及印刷电路板的相对介电系数是通过一数据输入装置进行输入的。
8.如权利要求7所述的布线设计方法，其特征在于：所述输入装置为键盘或鼠标。
CN200910301377XA 2009-04-07 2009-04-07 布线设计系统及布线设计方法 Expired - Fee Related CN101859331B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910301377XA CN101859331B (zh) 2009-04-07 2009-04-07 布线设计系统及布线设计方法
US12/436,764 US7917886B2 (en) 2009-04-07 2009-05-06 Automatic system and method for providing PCB layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910301377XA CN101859331B (zh) 2009-04-07 2009-04-07 布线设计系统及布线设计方法

Publications (2)

Publication Number Publication Date
CN101859331A true CN101859331A (zh) 2010-10-13
CN101859331B CN101859331B (zh) 2013-07-31

Family

ID=42827207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910301377XA Expired - Fee Related CN101859331B (zh) 2009-04-07 2009-04-07 布线设计系统及布线设计方法

Country Status (2)

Country Link
US (1) US7917886B2 (zh)
CN (1) CN101859331B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103049590A (zh) * 2011-10-14 2013-04-17 鸿富锦精密工业（深圳）有限公司 信号线检查系统及方法
CN103823912A (zh) * 2012-11-19 2014-05-28 英业达科技有限公司 电路布局方法与装置
CN105357903A (zh) * 2015-12-04 2016-02-24 浪潮(北京)电子信息产业有限公司 一种pcb的层叠方法及pcb
CN106227966A (zh) * 2012-10-12 2016-12-14 联发科技股份有限公司 印刷电路板、提供布局设计的方法及分发绕线模块的方法
CN106557625A (zh) * 2016-11-16 2017-04-05 郑州云海信息技术有限公司 一种提高信号完整性的端接设计方法
CN115496028A (zh) * 2022-09-23 2022-12-20 北京百度网讯科技有限公司 尺寸信息输出方法、装置及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107466161A (zh) * 2017-07-07 2017-12-12 郑州云海信息技术有限公司 一种挖空差分对过孔处铜箔的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030074638A1 (en) * 2001-08-08 2003-04-17 Hideki Osaka Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board
CN1774718A (zh) * 2004-02-20 2006-05-17 松下电器产业株式会社 元件布局检查系统和印刷布线板设计系统
CN1983236A (zh) * 2005-12-15 2007-06-20 英业达股份有限公司 辅助布线系统及方法
CN101201867A (zh) * 2006-12-15 2008-06-18 英业达股份有限公司 电路板线路布设的方法
US7409667B1 (en) * 2005-12-15 2008-08-05 Emc Corporation Techniques for modeling a circuit board structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4591693B2 (ja) * 2005-06-24 2010-12-01 日本電気株式会社 解析方法、解析装置およびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030074638A1 (en) * 2001-08-08 2003-04-17 Hideki Osaka Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board
CN1774718A (zh) * 2004-02-20 2006-05-17 松下电器产业株式会社 元件布局检查系统和印刷布线板设计系统
CN1983236A (zh) * 2005-12-15 2007-06-20 英业达股份有限公司 辅助布线系统及方法
US7409667B1 (en) * 2005-12-15 2008-08-05 Emc Corporation Techniques for modeling a circuit board structure
CN101201867A (zh) * 2006-12-15 2008-06-18 英业达股份有限公司 电路板线路布设的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103049590A (zh) * 2011-10-14 2013-04-17 鸿富锦精密工业（深圳）有限公司 信号线检查系统及方法
CN106227966A (zh) * 2012-10-12 2016-12-14 联发科技股份有限公司 印刷电路板、提供布局设计的方法及分发绕线模块的方法
CN103823912A (zh) * 2012-11-19 2014-05-28 英业达科技有限公司 电路布局方法与装置
CN103823912B (zh) * 2012-11-19 2017-03-15 英业达科技有限公司 电路布局方法与装置
CN105357903A (zh) * 2015-12-04 2016-02-24 浪潮(北京)电子信息产业有限公司 一种pcb的层叠方法及pcb
CN106557625A (zh) * 2016-11-16 2017-04-05 郑州云海信息技术有限公司 一种提高信号完整性的端接设计方法
CN115496028A (zh) * 2022-09-23 2022-12-20 北京百度网讯科技有限公司 尺寸信息输出方法、装置及电子设备

Also Published As

Publication number Publication date
US7917886B2 (en) 2011-03-29
US20100257504A1 (en) 2010-10-07
CN101859331B (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
CN101859331B (zh) 布线设计系统及布线设计方法
US8194412B2 (en) Printed circuit board
CN108122082A (zh) 一种出库方法及装置
CN106874520A (zh) 网页加载方法、装置和电子设备
CN106413070B (zh) 一种功率调整方法、移动终端及计算机可读存储介质
CN109858098A (zh) Pcb布线的方法、装置、计算机设备及存储介质
CN108494464A (zh) 天线控制方法、天线组件、电子设备及存储介质
CN108880577A (zh) 阻抗匹配结构、无线模块及终端
CN106598530A (zh) 显示面板的配置方法及装置
CN113505402B (zh) 一种基于智能芯片的安全管控方法及系统
CN201903811U (zh) 车载终端及车载终端主板
CN206946268U (zh) 智能餐盘和智能餐盘系统
CN108810075A (zh) 基于服务器端实现的音频修正系统
CN106644470A (zh) 一种变速箱空载试验台控制方法
CN109241594A (zh) T型拓扑结构线长检查方法、装置、设备及可读存储介质
CN107797832A (zh) 应用清理方法、装置、存储介质及电子设备
US8510705B2 (en) Computing device and method for checking via stub
CN106658101A (zh) 一种控制节目播放的方法、装置及系统
CN213303613U (zh) 一种兼容flash存储电路和智能模组设计的显示屏
US8769472B1 (en) Computing device and method for checking signal transmission line
CN109302669A (zh) 轮询机制的设置方法、装置、存储介质及电子设备
CN102955868A (zh) 布线检查系统及方法
CN108093557A (zh) 一种电路板及pcie板卡
CN106779460A (zh) 一种能源站的能源调度方法及装置
CN110018870A (zh) 终端窗口显示方法、装置、计算机设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130731

Termination date: 20150407

EXPY Termination of patent right or utility model