CN108093557A - 一种电路板及pcie板卡 - Google Patents

一种电路板及pcie板卡 Download PDF

Info

Publication number
CN108093557A
CN108093557A CN201711321635.1A CN201711321635A CN108093557A CN 108093557 A CN108093557 A CN 108093557A CN 201711321635 A CN201711321635 A CN 201711321635A CN 108093557 A CN108093557 A CN 108093557A
Authority
CN
China
Prior art keywords
circuit board
equal
thickness
impedance
prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711321635.1A
Other languages
English (en)
Inventor
刘铁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711321635.1A priority Critical patent/CN108093557A/zh
Publication of CN108093557A publication Critical patent/CN108093557A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种电路板，电路板的层数大于等于16层，电路板的厚度为1.6毫米，电路板包括：交叠设置的芯板和半固化片；其中，电路板的单端阻抗小于等于45欧姆，电路板的差分阻抗小于等于90欧姆；本发明通过降低阻抗值的方式，在不影响选用更薄的芯板和半固化片的电路板传输信号的质量的前提下，降低了电路板的加工难度，提高了可靠性，确保了PCIE板卡中的大于等于16层的电路板可以生产和使用。此外，本发明还公开了一种PCIE板卡，同样具有上述有益效果。

Description

一种电路板及PCIE板卡
技术领域
本发明涉及电子技术领域，特别涉及一种电路板及PCIE板卡。
背景技术
随着现代社会科技的发展，计算机得到了广泛的应用。PCIE板卡是指插在计算机主板的PCIE插槽内，实现特定功能的板卡。常见的PCIE板卡有一些显卡、数据采集卡、视频加速卡等。随着PCIE板卡功能的日渐强大，PCIE板卡内的信号线数量也越来越多。在PCIE板卡尺寸不变的情况下，为了布下更多的信号线，增加PCIE板卡中的电路板的层数就成唯一选择。而电路板层数的增加也意味着电路板整体厚度的增加。但由于主板上PCIE插槽的尺寸限制，PCIE板卡中的电路板的标准厚度不能超过1.6mm。这就限制了PCIE板卡中的电路板的层数不能无限制增加。
通常我们所说的多层电路板是由芯板和半固化片互相层叠压合而成的。一块多层电路板的厚度主要是由芯板和半固化片的厚度决定的。芯板(Core)是一种硬质的，有一定厚度的，两面包铜的板材，是构成电路板的基础材料。半固化片(PP片)，是用树脂浸渍并固化到中间程度(B阶)的薄片材料。半固化片可用作多层电路板的内层的粘结和层间绝缘。在多层电路板压合时，半固化的环氧树脂融化、流动、凝固，将各层电路粘合在一起，并形成可靠的绝缘层。
现有技术中，PCIE板卡中的电路板的层数一般在14层以下，由于电路板叠层厚度会其内部的PCB走线的阻抗产生影响。同样的PCB走线，在板厚不同时，它的阻抗是不同的。电路板中每一层的厚度越薄，走线的阻抗越小。从信号完整性的角度考虑，走线的阻抗是需要控制在一定范围的。因此，如何能够减小多层电路板的厚度，使PCIE板卡中的电路板的层数可以达到甚至超过16层，满足更高的用户需求，且通过阻抗值的设置，在不影响传输信号的质量的前提下，降低加工难度，提高可靠性，是现今亟需解决的问题。
发明内容
本发明的目的是提供一种电路板及PCIE板卡，以通过降低阻抗值的方式，在不影响传输信号的质量的前提下，降低加工难度，提高可靠性。
为解决上述技术问题，本发明提供一种电路板，所述电路板的层数大于等于16层，所述电路板的厚度为1.6毫米，所述电路板包括：交叠设置的芯板和半固化片；
其中，所述电路板的单端阻抗小于等于45欧姆，所述电路板的差分阻抗小于等于90欧姆。
可选的，所述芯板的厚度小于等于0.075毫米。
可选的，所述半固化片的厚度小于等于0.04毫米。
可选的，所述电路板的层数为16层，所述电路板包括：交叠设置的厚度为0.075毫米的芯板和厚度为0.04毫米的半固化片。
可选的，所述电路板的单端阻抗为45欧姆，所述电路板的差分阻抗为90欧姆。
此外，本发明还提供了一种PCIE板卡，包括如上述任一项所述的电路板。
本发明所提供的一种电路板，电路板的层数大于等于16层，电路板的厚度为1.6毫米，电路板包括：交叠设置的芯板和半固化片；其中，电路板的单端阻抗小于等于45欧姆，电路板的差分阻抗小于等于90欧姆；
可见，本发明通过降低阻抗值的方式，在不影响选用更薄的芯板和半固化片的电路板传输信号的质量的前提下，降低了电路板的加工难度，提高了可靠性，确保了PCIE板卡中的大于等于16层的电路板可以生产和使用。此外，本发明还提供了一种PCIE板卡，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的一种电路板的结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，本发明实施例所提供的一种电路板的结构图。电路板的层数大于等于16层，电路板的厚度为1.6毫米，电路板包括：交叠设置的芯板100和半固化片200；
其中，电路板的单端阻抗小于等于45欧姆，电路板的差分阻抗小于等于90欧姆。
可以理解的是，为了确保本实施例所提供的层数大于等于16层的电路板的厚度控制在1.6mm，电路板中交叠设置芯板100和/或半固化片200可以选择更薄的类型，对于电路板中交叠设置芯板100和/或半固化片200的具体类型，可以由设计人员根据实用场景和用户需求自行设置，只要可以保证层数大于等于16层的电路板的厚度为1.6毫米，本实施例对此不做任何限制。
具体的，尽管现有技术中电路板中的芯板100往往选用4mil(0.1mm)类型的芯板材料，但目前的PCB(Printed Circuit Board，中文名称为印制电路板)加工工艺已经允许使用2mil类型的芯板材料。因此，本实施例所提供的电路板中的芯板100可以选择厚度小于等于0.075毫米的类型。
对应的，尽管现有技术中电路板中的半固化片200往往选用1080规格(0.06mm)的半固化片材料，选择更薄的如106规格(0.04mm)的半固化片材料，也可以满足PCB加工时绝缘与粘合的需求。因此，本实施例所提供的电路板中的半固化片200可以选择厚度小于等于0.04毫米的类型。
需要说明的是，阻抗控制是为了使上一级电路的输出阻抗等于下一级电路的输入阻抗，这样可以获得最大的传输功率，而且信号不发生反射。电路板上信号线的阻抗主要取决于四个因素：介电常数(Er)、走线厚度(T)、走线宽度(W)和介质厚度(H)。
其中，介电常数Er在大多数板料选用FR-4时变化不大，走线厚度T也受限于通流能力的要求调整的余地不大。一般通过调整介质厚度H与走线宽度W，来确定电路板上每一层信号的阻抗。
可以理解的是，由于本实施例中的电路板选用了更薄的芯板和PP片，介质厚度H会随之变小，如果按照通常的阻抗(单端阻抗50欧姆，差分阻抗100欧姆)来设定，会使得走线宽度W变得很小，这样会使电路板的加工难度变大，且太细的走线在板子变形时容易断，影响可靠性。因此，本实施例的目的可以为通过电路板单端阻抗小于等于45欧姆和差分阻抗小于等于90欧姆的设置，降低设定的阻抗值，既降低了加工难度，提高了可靠性，对传输信号的质量影响也不大。
具体的，通过选择3mil(0.075毫米)厚度的芯板100、106规格(0.04mm)的半固化片200交叠设置，可以得到厚度为1.6毫米的16层电路板，通过阻抗值设定为单端阻抗45欧姆和差分阻抗90欧姆，可以保证该16层电路板的走线宽度在3.5mil以上，既降低了加工难度，提高了可靠性，对传输信号的质量影响也不大，使采用该16层电路板的PCIE板卡可以顺利通过信号质量测试。
需要说明的是，由于电路板在实际生产过程中会存在一定的误差，对于本实施例中的芯板100和半固化片200的厚度以及设定的阻抗值的具体数值，可以为误差范围内的数值，对于误差范围的具体设置，可以参考对应的现有技术中电路板生产的误差范围，本实施例对此不做任何。
本实施例中，本发明实施例通过降低阻抗值的方式，在不影响选用更薄的芯板100和半固化片200的电路板传输信号的质量的前提下，降低了电路板的加工难度，提高了可靠性，确保了PCIE板卡中的大于等于16层的电路板可以生产和使用。
此外，本发明还公开了一种PCIE板卡，包括如上一实施例所提供的电路板。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的PCIE板卡而言，由于其与实施例公开的电路板相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本发明所提供的电路板及PCIE板卡进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (6)

1.一种电路板，其特征在于，所述电路板的层数大于等于16层，所述电路板的厚度为1.6毫米，所述电路板包括：交叠设置的芯板和半固化片；
其中，所述电路板的单端阻抗小于等于45欧姆，所述电路板的差分阻抗小于等于90欧姆。
2.根据权利要求1所述的电路板，其特征在于，所述芯板的厚度小于等于0.075毫米。
3.根据权利要求1所述的电路板，其特征在于，所述半固化片的厚度小于等于0.04毫米。
4.根据权利要求1至3任一项所述的电路板，其特征在于，所述电路板的层数为16层，所述电路板包括：交叠设置的厚度为0.075毫米的芯板和厚度为0.04毫米的半固化片。
5.根据权利要求4所述的电路板，其特征在于，所述电路板的单端阻抗为45欧姆，所述电路板的差分阻抗为90欧姆。
6.一种PCIE板卡，其特征在于，包括如权利要求1至5任一项所述的电路板。
CN201711321635.1A 2017-12-12 2017-12-12 一种电路板及pcie板卡 Pending CN108093557A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711321635.1A CN108093557A (zh) 2017-12-12 2017-12-12 一种电路板及pcie板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711321635.1A CN108093557A (zh) 2017-12-12 2017-12-12 一种电路板及pcie板卡

Publications (1)

Publication Number Publication Date
CN108093557A true CN108093557A (zh) 2018-05-29

Family

ID=62175009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711321635.1A Pending CN108093557A (zh) 2017-12-12 2017-12-12 一种电路板及pcie板卡

Country Status (1)

Country Link
CN (1) CN108093557A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113033140A (zh) * 2021-03-02 2021-06-25 深圳市一博科技股份有限公司 一种精确获得pcb走线上下层介电常数差异的仿真方法
CN113382565A (zh) * 2021-06-09 2021-09-10 金禄电子科技股份有限公司 多层电路板、芯板结构及其压合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080037468A (ko) * 2006-10-26 2008-04-30 삼성전자주식회사 인쇄회로기판
CN103477505A (zh) * 2011-01-05 2013-12-25 汤姆逊许可公司 包括通过具有受控阻抗的柔性电路互连的pcb的电子设备
CN104281220A (zh) * 2014-09-29 2015-01-14 北京航空航天大学 一种用于安装PCI Express板卡的6U CPCI Express转接卡

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080037468A (ko) * 2006-10-26 2008-04-30 삼성전자주식회사 인쇄회로기판
CN103477505A (zh) * 2011-01-05 2013-12-25 汤姆逊许可公司 包括通过具有受控阻抗的柔性电路互连的pcb的电子设备
CN104281220A (zh) * 2014-09-29 2015-01-14 北京航空航天大学 一种用于安装PCI Express板卡的6U CPCI Express转接卡

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113033140A (zh) * 2021-03-02 2021-06-25 深圳市一博科技股份有限公司 一种精确获得pcb走线上下层介电常数差异的仿真方法
CN113033140B (zh) * 2021-03-02 2023-12-29 深圳市一博科技股份有限公司 一种精确获得pcb走线上下层介电常数差异的仿真方法
CN113382565A (zh) * 2021-06-09 2021-09-10 金禄电子科技股份有限公司 多层电路板、芯板结构及其压合方法

Similar Documents

Publication Publication Date Title
US20180213636A1 (en) Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
CN108093557A (zh) 一种电路板及pcie板卡
CN105704945B (zh) 一种实现pcb过孔的方法及装置
CN105792512A (zh) 一种焊盘加固结构
CN104812174A (zh) 半固化片的盲孔或盲槽制作方法
CN107995774A (zh) 一种表贴射频头的走线优化方法
CN105101642B (zh) 一种增加多层pcb板金属箔面积的方法及多层pcb板
JPH11177247A (ja) 配線基板
US9572251B2 (en) Printed circuit board consisting of laminated substrates and electronic device comprising the same
US8779298B2 (en) Electronic circuit
WO2021051446A1 (zh) 一种印刷电路板及电子产品
CN101389182B (zh) 印刷电路板
CN103144378B (zh) 一种pn固化体系的覆铜板、pcb板及其制作方法
US20100300732A1 (en) Multi-layer printed circuit board
US20180279464A1 (en) Flexible Printed Circuit Wiring Structure And Mobile Terminal
CN207969077U (zh) 一种印制电路板
CN111770626B (zh) 高速信号链路
JP2003152290A (ja) プリント配線基板
CN114340157A (zh) 一种制造印刷电路板的方法、系统、设备和存储介质
CN109496065B (zh) 一种阻抗的制作方法
CN103458610B (zh) 印制电路板的基板及印制电路板
CN207942780U (zh) 一种具有低热膨胀结构的覆铜板
CN105025668A (zh) 一种通过添加过孔来实现走线阻抗匹配的方法
CN202310269U (zh) 多层电路板
CN205017687U (zh) 一种基板的连接装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180529

RJ01 Rejection of invention patent application after publication