CN205961559U - 具有差分信号线的印制电路板、印制装配板及电子设备 - Google Patents

Abstract

本实用新型公开了一种具有差分信号线的印制电路板、印制装配板及电子设备，该印制电路板包括绝缘基板、以及均印制在绝缘基板上的第一对差分信号线、对应一第一器件的第一对焊盘和对应另一第一器件的第二对焊盘，第一对差分信号线被布置在绝缘基板的同一表面上，且第一对差分信号线的传输速率大于3Gbps，第一对焊盘连接在第一对差分信号线的正信号线上，第二对焊盘连接在第一对差分信号线的负信号线上，第一对焊盘之间的铜皮禁空，第二对焊盘之间的铜皮禁空，第一对焊盘和第二对焊盘并排设置，第一对焊盘和第二对焊盘之间的铜皮禁空。能够有效减小差分信号线之间产生的电磁干扰，避免影响信号传输质量。

Description

具有差分信号线的印制电路板、印制装配板及电子设备

技术领域

本实用新型涉及印刷电路板设计领域，更具体地，本实用新型涉及具有差分信号线的印制电路板、印制装配板及电子设备。

背景技术

高速差分信号线的PCB布线设计会影响到高速差分信号的传输质量，如果在高速差分信号线设置在电路板的表层，高速差分信号串联的电感、电容等器件下方的铜皮处理不好，会造成高速差分信号线之间产生电磁干扰。

因此，提出一种能够减小高速差分信号线之间电磁干扰的电路板是非常有价值的。

实用新型内容

本实用新型的一个目的是提出一种能够减小高速差分信号线之间电磁干扰的电路板。

根据本实用新型的一个方面，提供了一种具有差分信号线的印制电路板，包括绝缘基板、以及均印制在所述绝缘基板上的第一对差分信号线、对应一第一器件的第一对焊盘和对应另一第一器件的第二对焊盘，所述第一对差分信号线被布置在所述绝缘基板的同一表面上，且所述第一对差分信号线的传输速率大于3Gbps，所述第一对焊盘连接在所述第一对差分信号线的正信号线上，所述第二对焊盘连接在所述第一对差分信号线的负信号线上，所述第一对焊盘之间的铜皮禁空，所述第二对焊盘之间的铜皮禁空，所述第一对焊盘和所述第二对焊盘并排设置，所述第一对焊盘和第二对焊盘之间的铜皮禁空。

可选的是，所述第一对差分信号线的正、负信号线的长度相等。

可选的是，所述印制电路板还包括均印制在所述绝缘基板上的第二对差分信号线、对应USB3.0接口器件的第三组焊盘、对应控制所述USB3.0接口的芯片器件的第四组焊盘、对应一第二器件的第五对焊盘、及对应另一第二器件的第六对焊盘，所述第一对差分信号线连接在第三组焊盘中第一对差分引脚和所述第四组焊盘中第一对差分引脚之间，所述第二对差分信号线连接在第三组焊盘中第二对差分引脚和所述第四组焊盘中第二对差分引脚之间，所述第五对焊盘连接在所述第二对差分信号线的正信号线上，所述第六对焊盘连接在所述第二对差分信号线的负信号线上，所述第五对焊盘之间的铜皮禁空，所述第六对焊盘之间的铜皮禁空，所述第五对焊盘和所述第六对焊盘并排设置，所述第五对焊盘和第六对焊盘之间的铜皮禁空；所述第一器件和所述第二器件中至多有一个为电容。

可选的是，所述第一器件为电容。

可选的是，所述印制电路板还包括均印制在所述绝缘基板上的对应第三个第二器件的第七对焊盘和对应第四个第二器件的第八对焊盘，所述第七对焊盘连接在所述第一对差分信号线的正信号线上，所述第八对焊盘连接在所述第一对差分信号线的负信号线上，所述第七对焊盘之间的铜皮禁空，所述第八对焊盘之间的铜皮禁空，所述第五对焊盘、第六对焊盘、第七对焊盘和所述第八对焊盘均并排设置，所述第七对焊盘和第八对焊盘之间的铜皮禁空。

可选的是，所述第二器件为电感。

根据本实用新型的第二方面，提供了一种具有差分信号线的印制装配板，包括前述的印制电路板、及焊接在所述印制电路板的各焊盘上的对应器件。

根据本实用新型的第三方面，提供了一种电子设备，包括前述的印制装配板。

本实用新型的一个技术效果在于，本实用新型具有高速差分信号线的印制电路板，差分信号线上连接的器件各焊盘之间的铜皮禁空，各器件之间的铜皮禁空，能够有效减小差分信号线之间产生的电磁干扰，避免影响信号传输质量。

通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本实用新型的实施例，并且连同说明书一起用于解释本实用新型的原理。

图1是根据本实用新型的具有差分信号线的印制电路板的一种实施方式的印制电路板示意图。

附图标记说明：

Z1-第一器件； Z2-第二器件；

SOC-芯片器件； USB 3.0-USB3.0接口器件。

具体实施方式

现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术和设备可能不作详细讨论，但在适当情况下，所述技术和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了解决现有技术中存在的高速差分信号串联的电感、电容等器件下方的铜皮处理不好，会造成高速差分信号线之间产生电磁干扰的问题，提出了一种具有差分信号线的印制电路板，包括绝缘基板、以及均印制在绝缘基板上的第一对差分信号线、对应一第一器件Z1的第一对焊盘和对应另一第一器件Z1的第二对焊盘，第一对差分信号线被布置在绝缘基板的表层，且第一对差分信号线的传输速率大于3Gbps，第一对焊盘连接在第一对差分信号线的正信号线上，第二对焊盘连接在第一对差分信号线的负信号线上，第一对焊盘之间的铜皮禁空，第二对焊盘之间的铜皮禁空，第一对焊盘和第二对焊盘并排设置，第一对焊盘和第二对焊盘之间的铜皮禁空。

本实用新型只适用于传输速率大于3Gbps的高速差分信号线，如果差分信号线的传输速率越低，产生的寄生电容越大，差分信号的信号传输质量越差。

其中，铜皮禁空即为不铺铜皮，上述位置不铺铜皮，能够有效降低寄生电容，该寄生电容会影响差分信号线传输信号质量。

在测试差分信号线传输信号质量时，会采用眼图测试的方法，具体的，眼图是一系列数字信号在示波器上累积而显示的图形，它包含了丰富的信息，从眼图上可以观察出差分信号间串扰和噪声的影响，体现了数字信号整体的特征，从而估计系统优劣程度，因而眼图分析是高速互连系统信号完整性分析的核心。另外也可以用此图形对接收滤波器的特性加以调整，以减小差分信号线间串扰，改善系统的传输性能。眼图的“眼睛”张开的大小反映着差分信号线间串扰的强弱。“眼睛”张开越大，且眼图越端正，表示差分信号线间串扰越小；反之表示差分信号线间串扰越大。

如果高速差分信号线串联的电容电感等器件下方的铜皮处理不好，会造成眼图测试失败，即“眼睛”几乎不能张开。

通过在高速差分信号线串联的电容电感等器件下方不铺铜皮，就能够降低差分信号间的串扰，提高差分信号线传输信号的质量。

在PCB设计中，一般要求差分信号要“走线长度相等，走线宽度相等，走线间间距相同”。其中，走线长、宽度相等能够保证差分信号极性相反，共模分量减小；走线的间距相同使得差分阻抗一致，进而反射减小。但在实际的PCB设计中，受限于PCB板面积的限制，而往往需要分布很多器件和走线。这就导致了，往往不可能同时满足走线长度和间距相同，而走线宽度一般都是默认相同的；在这种情况下，走线长度相等比走线间距相等更加重要。因此，在本实用新型的一个具体实施例中，第一对差分信号线的正、负信号线的长度相等。

在本实用新型的一个具体实施例中，印制电路板还包括均印制在绝缘基板上的第二对差分信号线、对应USB3.0接口器件的第三组焊盘、对应控制USB3.0接口的芯片器件SOC的第四组焊盘、对应一第二器件Z2的第五对焊盘、及对应另一第二器件Z2的第六对焊盘，第一对差分信号线连接在第三组焊盘中第一对差分引脚和第四组焊盘中第一对差分引脚之间，第二对差分信号线连接在第三组焊盘中第二对差分引脚和第四组焊盘中第二对差分引脚之间，第五对焊盘连接在第二对差分信号线的正信号线上，第六对焊盘连接在第二对差分信号线的负信号线上，第五对焊盘之间的铜皮禁空，第六对焊盘之间的铜皮禁空，第五对焊盘和第六对焊盘并排设置，第五对焊盘和第六对焊盘之间的铜皮禁空；第一器件和第二器件中至多有一个为电容。

由于USB3.0接口中具有两对差分信号针脚，且USB3.0接口的传输速率能够达到5Gbps，因此与USB3.0接口连接的第一对差分信号线和第二对差分信号的传输速率也能够满足大于3Gbps的条件。由于USB3.0接口中具有一对TX差分信号针脚和一对RX差分信号针脚，只有TX差分信号针脚连接的差分信号线上需连接电容，因此，第一器件Z1和第二器件Z2中至多一个为电容。

进一步地，第一器件Z1为电容，那么第二器件Z2就为除电容外的其他器件，例如可以是电感，差分信号线上连接的电容具有去耦作用，差分信号线上连接的电感具有电磁抑制作用。

如果第一对差分信号线上连接的第一器件Z1为电容，则第一对差分信号线与USB3.0接口中TX差分信号针脚对应连接，印制电路板还包括均印制在绝缘基板上的对应第三个第二器件Z2的第七对焊盘和对应第四个第二器件Z2的第八对焊盘，第七对焊盘连接在第一对差分信号线的正信号线上，第八对焊盘连接在第一对差分信号线的负信号线上，第七对焊盘之间的铜皮禁空，第八对焊盘之间的铜皮禁空，第五对焊盘、第六对焊盘、第七对焊盘和第八对焊盘均并排设置，第七对焊盘和第八对焊盘之间的铜皮禁空。

在此基础上，第二器件Z2为电感。

这样，两对差分信号线上均连接有具有减小电磁干扰的共模电感，这四个共模电感的焊盘需并排设置。

进一步地，第一对差分信号线上，电容器件的焊盘连接在共模电感焊盘和芯片焊盘之间。

其中，上述差分信号线也可以是连接HDMI接口或者MHL接口的差分信号线。

本实用新型还提供了一种具有差分信号线的印制装配板，包括前述的印制电路板、及焊接在印制电路板的各焊盘上的对应器件，包括上述的第一器件、第二器件、USB3.0接口器件及芯片器件。

本实用新型还提供了一种电子设备，包括前述的印制装配板。

上述各实施例主要重点描述与其他实施例的不同之处，但本领域技术人员应当清楚的是，上述各实施例可以根据需要单独使用或者相互结合使用。

虽然已经通过示例对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。

Claims (8)

1.一种具有差分信号线的印制电路板，其特征在于，包括绝缘基板、以及均印制在所述绝缘基板上的第一对差分信号线、对应一第一器件的第一对焊盘和对应另一第一器件的第二对焊盘，所述第一对差分信号线被布置在所述绝缘基板的同一表面上，且所述第一对差分信号线的传输速率大于3Gbps，所述第一对焊盘连接在所述第一对差分信号线的正信号线上，所述第二对焊盘连接在所述第一对差分信号线的负信号线上，所述第一对焊盘之间的铜皮禁空，所述第二对焊盘之间的铜皮禁空，所述第一对焊盘和所述第二对焊盘并排设置，所述第一对焊盘和第二对焊盘之间的铜皮禁空。

2.根据权利要求1所述的印制电路板，其特征在于，所述第一对差分信号线的正、负信号线的长度相等。

3.根据权利要求1所述的印制电路板，其特征在于，所述印制电路板还包括均印制在所述绝缘基板上的第二对差分信号线、对应USB3.0接口器件的第三组焊盘、对应控制所述USB3.0接口的芯片器件的第四组焊盘、对应一第二器件的第五对焊盘、及对应另一第二器件的第六对焊盘，所述第一对差分信号线连接在第三组焊盘中第一对差分引脚和所述第四组焊盘中第一对差分引脚之间，所述第二对差分信号线连接在第三组焊盘中第二对差分引脚和所述第四组焊盘中第二对差分引脚之间，所述第五对焊盘连接在所述第二对差分信号线的正信号线上，所述第六对焊盘连接在所述第二对差分信号线的负信号线上，所述第五对焊盘之间的铜皮禁空，所述第六对焊盘之间的铜皮禁空，所述第五对焊盘和所述第六对焊盘并排设置，所述第五对焊盘和第六对焊盘之间的铜皮禁空；所述第一器件和所述第二器件中至多有一个为电容。

4.根据权利要求3所述的印制电路板，其特征在于，所述第一器件为电容。

5.根据权利要求4所述的印制电路板，其特征在于，所述印制电路板还包括均印制在所述绝缘基板上的对应第三个第二器件的第七对焊盘和对应第四个第二器件的第八对焊盘，所述第七对焊盘连接在所述第一对差分信号线的正信号线上，所述第八对焊盘连接在所述第一对差分信号线的负信号线上，所述第七对焊盘之间的铜皮禁空，所述第八对焊盘之间的铜皮禁空，所述第五对焊盘、第六对焊盘、第七对焊盘和所述第八对焊盘均并排设置，所述第七对焊盘和第八对焊盘之间的铜皮禁空。

6.根据权利要求5所述的印制电路板，其特征在于，所述第二器件为电感。

7.一种具有差分信号线的印制装配板，其特征在于，包括权利要求1-6中任一项所述的印制电路板、及焊接在所述印制电路板的各焊盘上的对应器件。

8.一种电子设备，其特征在于，包括权利要求7所述的印制装配板。