CN112512209B - 一种优化电容阻抗的pcb板及包括其的服务器 - Google Patents
一种优化电容阻抗的pcb板及包括其的服务器 Download PDFInfo
- Publication number
- CN112512209B CN112512209B CN202011233155.1A CN202011233155A CN112512209B CN 112512209 B CN112512209 B CN 112512209B CN 202011233155 A CN202011233155 A CN 202011233155A CN 112512209 B CN112512209 B CN 112512209B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- sub
- pad
- bonding
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 152
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种优化电容阻抗的PCB板,包括以下部件:多组焊盘,每组焊盘包括与走线直接连接的第一子电容焊盘和不与走线直接连接的第二子电容焊盘,所述第一子电容焊盘与所述第二子电容焊盘之间设置有间隔;以及多个电容,每个所述电容的两端分别连接到一组焊盘,电容的每一端均与一组焊盘的第一子电容焊盘和第二子电容焊盘连接。本发明还提供一种包括该PCB板的服务器。本发明通过设置两个子电容焊盘,并在两个子电容焊盘之间设置间隔,从而在不挖电容位置的参考层的情况下,改善阻抗失配的情形,不影响内层走线,提高信号质量。
Description
技术领域
本发明涉及PCB领域,更具体地,特别是指一种优化电容阻抗的PCB板以及包括该PCB板的服务器。
背景技术
在传统数字系统中,信号传输速率较小,互连对信号来说是透明的,互连对系统和信号造成的影响可以忽略不计,不会有信号完整性的问题。随着计算机以及大数据等技术的发展,对传输和处理数据的要求越来越高。这就要求整个数据处理系统要有更高的带宽和更快的信号传输速率。这对系统设计提出了巨大的挑战,随着信号数率的提高,就会带来信号完整性的问题。信号完整性是决定整个硬件系统设计是否成功的关键。
由于电容效应,PCB板的电容位置的阻抗值往往偏小,这就造成阻抗不匹配,易引起信号完整性问题。为了调节电容处阻抗,通常在电容的参考层进行挖洞处理,以达到阻抗匹配的目的,提高信号的质量。但挖洞处理(如电容在TOP层、需对L2层进行挖洞)会影响L3层走线。L2层挖洞导致垂直对应位置的L3层不能走线,这缩小了走线的范围,影响了走线布局。在走线空间有限的情况下,也会选择不进行挖洞,但这给信号带来风险。
发明内容
有鉴于此,本发明实施例的目的在于提出一种优化电容阻抗的PCB板,通过设置两个子电容焊盘,并在两个子电容焊盘之间设置间隔,从而在不挖电容位置的参考层的情况下,改善阻抗失配的情形,不影响内层走线,提高信号质量。
基于上述目的,本发明实施例的一方面提供了一种优化电容阻抗的PCB板,包括如下部件:多组焊盘,每组焊盘包括与走线直接连接的第一子电容焊盘和不与走线直接连接的第二子电容焊盘,所述第一子电容焊盘与所述第二子电容焊盘之间设置有间隔;以及多个电容,每个所述电容的两端分别连接到一组焊盘,所述电容的每一端均与一组焊盘的第一子电容焊盘和第二子电容焊盘连接。
在一些实施方式中,所述第一子电容焊盘靠近所述第二子电容焊盘的第一边与所述第二子电容焊盘靠近所述第一子电容焊盘的第二边平行。
在一些实施方式中,所述第一子电容焊盘与所述第二子电容焊盘均为矩形。
在一些实施方式中,所述第一子电容焊盘的长边与所述第二子电容焊盘的长边相等。
在一些实施方式中,所述第一子电容焊盘的短边、所述第二子电容焊盘的短边和所述间隔三者的和与所述第一子电容焊盘的长边相等。
在一些实施方式中,所述第一子电容焊盘与所述电容电气连接,所述第二子电容焊盘与所述电容机械连接。
在一些实施方式中,连接同一个电容的两组焊盘关于电容对称。
本发明实施例的另一方面,还提供了一种服务器,包括PCB板,所述PCB板包括:多组焊盘,每组焊盘包括与走线直接连接的第一子电容焊盘和不与走线直接连接的第二子电容焊盘,所述第一子电容焊盘与所述第二子电容焊盘之间设置有间隔;以及多个电容,每个所述电容的两端分别连接到一组焊盘,所述电容的每一端均与一组焊盘的第一子电容焊盘和第二子电容焊盘连接。
在一些实施方式中,所述第一子电容焊盘靠近所述第二子电容焊盘的第一边与所述第二子电容焊盘靠近所述第一子电容焊盘的第二边平行。
在一些实施方式中,所述第一子电容焊盘与所述第二子电容焊盘均为矩形。
本发明具有以下有益技术效果:通过设置两个子电容焊盘,并在两个子电容焊盘之间设置间隔,从而在不挖电容位置的参考层的情况下,改善阻抗失配的情形,不影响内层走线,提高信号质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明提供的优化电容阻抗的PCB板的实施例的示意图;
图2为本发明提供的优化电容阻抗的PCB板的实施例中第一子电容焊盘和第二子电容焊盘的另一种排列方式;
图3为本发明提供的优化电容阻抗的PCB板的实施例中第一子电容焊盘和第二子电容焊盘的另一种排列方式;
图4为本发明提供的优化电容阻抗的PCB板的实施例的仿真结果图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
基于上述目的,本发明实施例的第一个方面,提出了一种优化电容阻抗的PCB板的实施例。图1示出的是本发明提供的优化电容阻抗的PCB板的实施例的示意图。如图1所示,本发明实施例包括如下部件:多组焊盘1,每组焊盘1包括与走线3直接连接的第一子电容焊盘11和不与走线直接连接的第二子电容焊盘12,所述第一子电容焊盘11与所述第二子电容焊盘12之间设置有间隔a;以及多个电容2,每个所述电容2的两端分别连接到一组焊盘1,所述电容2的每一端均与一组焊盘1的第一子电容焊盘11和第二子电容焊盘12连接。
在一些实施方式中,所述第一子电容焊盘11靠近所述第二子电容焊盘12的第一边11a与所述第二子电容焊盘12靠近所述第一子电容焊盘11的第二边12a平行。为了便于实施,可以对原有的电容焊盘进行切割,并去除切割的部分以形成第一子电容焊盘11和第二子电容焊盘12,在这种情况下,第一子电容焊盘11靠近第二子电容焊盘12的第一边11a与第二子电容焊盘12靠近第一子电容焊盘11的第二边12a是平行的。
图2和图3示出的是为本发明提供的优化电容阻抗的PCB板的实施例中第一子电容焊盘和第二子电容焊盘的另外的排列方式。如图2所示,间隔可以是倾斜于与电容连接的边。如图3所示,第一边11a和第二边12a可以是不规则的形状。
在一些实施方式中,所述第一子电容焊盘11与所述第二子电容焊盘12均为矩形。在一些实施例中,原有的电容焊盘为正方形,在进行了切割后,得到的第一子电容焊盘11和第二子电容焊盘12即为矩形。
在一些实施方式中,所述第一子电容焊盘11的长边与所述第二子电容焊盘12的长边相等。在一些实施例中,原有的电容焊盘为正方形,在进行了切割后,得到的第一子电容焊盘11和第二子电容焊盘12的长边相等。
在一些实施方式中,所述第一子电容焊盘11的短边、所述第二子电容焊盘12的短边和所述间隔a三者的和与所述第一子电容焊盘11的长边相等。在一些实施例中,原有的电容焊盘为正方形,因此,第二子电容焊盘12的短边和间隔a的和与第一子电容焊盘11的长边相等。
在一些实施方式中,所述第一子电容焊盘11与所述电容2电气连接,所述第二子电容焊盘12与所述电容2机械连接。电容2两端是端电极,可以将端电极的TOP(顶)面和BOT(底)面一半进行绝缘处理,保证端电极TOP面和BOT面均一半导电,一半不导电。也可以用绝缘垫片挡住端电极,以减少端电极和Pad(焊盘)的接触面积。第一子电容焊盘11与电容端电极有电气连接,第二子电容焊盘12与绝缘处理过的端电极连接。绝缘处理过的部分没有电流流过,仅有机械连接。
在一些实施方式中,连接同一个电容的两组焊盘关于电容对称。虽然第一子电容焊盘11和第二子电容焊盘12的排列方式可以有多种,但是连接同一个电容2的两组焊盘中的第一子电容焊盘11和第二子电容焊盘12的排列方式应该一致,这样能保证能有更好的技术效果。
第一子电容焊盘11与第二子电容焊盘12之间的间隔a的大小不同,阻抗的优化程度也不同,甚至,第一子电容焊盘和第二子电容焊盘的宽度不同对阻抗的优化程度也不同,因此,可以根据具体的情形设置第一子电容焊盘、第二子电容焊盘的宽度和间隔的宽度。
图4为本发明提供的优化电容阻抗的PCB板的实施例的仿真结果图。不同大小的间隔会带来不同程度的阻抗优化,如图4所示,间隔为6mil-10mil会形成不同的阻抗。在本实施例中可以设计7mil或8mil的间隔,以改善阻抗失配的情况。
根据本发明的另一方面,还提供了一种服务器,包括如前所述的PCB板。应当理解,在相互不冲突的情况下,以上针对根据本发明的PCB板阐述的所有实施方式、特征和优势同样地适用于根据本发明的服务器。也就是说,上面所述的应用于本发明的PCB板的所有实施例及其变化都可以直接移转应用于根据本发明的服务器,并直接结合于此。为了本公开的简洁起见,在此不再重复阐述。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种优化电容阻抗的PCB板,其特征在于,包括:
多组焊盘,每组焊盘包括与走线直接连接的第一子电容焊盘和不与走线直接连接的第二子电容焊盘,所述第一子电容焊盘与所述第二子电容焊盘之间设置有间隔;以及
多个电容,每个所述电容的两端分别连接到一组焊盘,所述电容的每一端均与一组焊盘的第一子电容焊盘和第二子电容焊盘连接。
2.根据权利要求1所述的PCB板,其特征在于,所述第一子电容焊盘靠近所述第二子电容焊盘的第一边与所述第二子电容焊盘靠近所述第一子电容焊盘的第二边平行。
3.根据权利要求2所述的PCB板,其特征在于,所述第一子电容焊盘与所述第二子电容焊盘均为矩形。
4.根据权利要求3所述的PCB板,其特征在于,所述第一子电容焊盘的长边与所述第二子电容焊盘的长边相等。
5.根据权利要求4所述的PCB板,其特征在于,所述第一子电容焊盘的短边、所述第二子电容焊盘的短边和所述间隔三者的和与所述第一子电容焊盘的长边相等。
6.根据权利要求1所述的PCB板,其特征在于,所述第一子电容焊盘与所述电容电气连接,所述第二子电容焊盘与所述电容机械连接。
7.根据权利要求1所述的PCB板,其特征在于,连接同一个电容的两组焊盘关于电容对称。
8.一种服务器,其特征在于,包括PCB板,所述PCB板包括:
多组焊盘,每组焊盘包括与走线直接连接的第一子电容焊盘和不与走线直接连接的第二子电容焊盘,所述第一子电容焊盘与所述第二子电容焊盘之间设置有间隔;以及
多个电容,每个所述电容的两端分别连接到一组焊盘,所述电容的每一端均与一组焊盘的第一子电容焊盘和第二子电容焊盘连接。
9.根据权利要求8所述的服务器,其特征在于,所述第一子电容焊盘靠近所述第二子电容焊盘的第一边与所述第二子电容焊盘靠近所述第一子电容焊盘的第二边平行。
10.根据权利要求9所述的服务器,其特征在于,所述第一子电容焊盘与所述第二子电容焊盘均为矩形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011233155.1A CN112512209B (zh) | 2020-11-06 | 2020-11-06 | 一种优化电容阻抗的pcb板及包括其的服务器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011233155.1A CN112512209B (zh) | 2020-11-06 | 2020-11-06 | 一种优化电容阻抗的pcb板及包括其的服务器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112512209A CN112512209A (zh) | 2021-03-16 |
CN112512209B true CN112512209B (zh) | 2022-03-22 |
Family
ID=74955401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011233155.1A Active CN112512209B (zh) | 2020-11-06 | 2020-11-06 | 一种优化电容阻抗的pcb板及包括其的服务器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112512209B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113939091B (zh) * | 2021-10-21 | 2023-08-18 | 苏州浪潮智能科技有限公司 | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1568131A (zh) * | 2003-06-18 | 2005-01-19 | 华为技术有限公司 | 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板 |
CN201550357U (zh) * | 2009-12-18 | 2010-08-11 | 杭州华三通信技术有限公司 | 一种印刷电路板 |
CN105430898A (zh) * | 2015-12-29 | 2016-03-23 | 广东欧珀移动通信有限公司 | 焊盘结构及应用该焊盘结构的电路板和移动终端 |
KR20160067571A (ko) * | 2014-12-04 | 2016-06-14 | 삼성전기주식회사 | 인쇄회로기판 |
CN205961559U (zh) * | 2016-07-06 | 2017-02-15 | 北京小鸟看看科技有限公司 | 具有差分信号线的印制电路板、印制装配板及电子设备 |
US10736216B1 (en) * | 2019-07-17 | 2020-08-04 | Dell Products L.P. | Non-rectangular connection pad for improved electrical characteristics on traces |
-
2020
- 2020-11-06 CN CN202011233155.1A patent/CN112512209B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1568131A (zh) * | 2003-06-18 | 2005-01-19 | 华为技术有限公司 | 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板 |
CN201550357U (zh) * | 2009-12-18 | 2010-08-11 | 杭州华三通信技术有限公司 | 一种印刷电路板 |
KR20160067571A (ko) * | 2014-12-04 | 2016-06-14 | 삼성전기주식회사 | 인쇄회로기판 |
CN105430898A (zh) * | 2015-12-29 | 2016-03-23 | 广东欧珀移动通信有限公司 | 焊盘结构及应用该焊盘结构的电路板和移动终端 |
CN205961559U (zh) * | 2016-07-06 | 2017-02-15 | 北京小鸟看看科技有限公司 | 具有差分信号线的印制电路板、印制装配板及电子设备 |
US10736216B1 (en) * | 2019-07-17 | 2020-08-04 | Dell Products L.P. | Non-rectangular connection pad for improved electrical characteristics on traces |
Also Published As
Publication number | Publication date |
---|---|
CN112512209A (zh) | 2021-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7047628B2 (en) | Impedance matching of differential pair signal traces on printed wiring boards | |
CN104956776B (zh) | 具有正交信号通路的印刷电路板 | |
US9859603B2 (en) | Printed wiring board, electronic device, and wiring connection method | |
US8336203B2 (en) | Printed circuit board and layout method thereof | |
JP5930069B2 (ja) | 電子基板及びそのコネクタ接続構造 | |
US8748753B2 (en) | Printed circuit board | |
US7259968B2 (en) | Tailoring impedances of conductive traces in a circuit board | |
CN112512209B (zh) | 一种优化电容阻抗的pcb板及包括其的服务器 | |
US11102878B1 (en) | High-speed trace breakout methods and systems | |
KR101691360B1 (ko) | 플러그 커넥터 및 다층 회로 기판 | |
JP2000123925A (ja) | 容量性プレ―ト付きモジュラコネクタ | |
JP5609451B2 (ja) | コネクタ、光伝送装置およびコネクタ接続方法 | |
US20050157447A1 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
CN113473724B (zh) | 印刷电路板和印刷电路板布线方法 | |
CN103025082B (zh) | 一种印刷电路板的制造方法和一种印刷电路板结构 | |
CN113453415B (zh) | 信号传输电路以及印刷电路板 | |
EP4009751A1 (en) | Circuit board and communication device | |
CN113891576A (zh) | 一种包括多层pcb板的换层通孔电路、制作方法及设备 | |
JP2003178827A (ja) | 高速通信装置用マルチコネクタ及びこの高速通信装置用マルチコネクタとプリント基板との実装方法 | |
CN113453417A (zh) | 具有两个互连的射频组件的射频装置 | |
CN114364142A (zh) | 一种增大表层阻抗的pcb设计方法、装置、pcb板 | |
US9113555B2 (en) | Apparatus for differential far-end crosstalk reduction | |
CN112512208A (zh) | 一种电路板 | |
CN114302554B (zh) | 基于电容提高跨分割信号完整性的pcb板及其布图方法 | |
CN220292254U (zh) | 一种改善阻抗的pcie金手指结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |