CN114302554B - 基于电容提高跨分割信号完整性的pcb板及其布图方法 - Google Patents
基于电容提高跨分割信号完整性的pcb板及其布图方法 Download PDFInfo
- Publication number
- CN114302554B CN114302554B CN202111549850.3A CN202111549850A CN114302554B CN 114302554 B CN114302554 B CN 114302554B CN 202111549850 A CN202111549850 A CN 202111549850A CN 114302554 B CN114302554 B CN 114302554B
- Authority
- CN
- China
- Prior art keywords
- copper sheet
- capacitor
- capacitance
- holes
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 75
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 91
- 229910052802 copper Inorganic materials 0.000 claims description 91
- 239000010949 copper Substances 0.000 claims description 91
- 230000008054 signal transmission Effects 0.000 claims description 38
- 239000003985 ceramic capacitor Substances 0.000 claims description 10
- 230000011218 segmentation Effects 0.000 claims description 8
- 238000010992 reflux Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 5
- 230000035772 mutation Effects 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种基于电容提高跨分割信号完整性的PCB板及其布图方法，该PCB板上布设有至少一条高速传输信号线，且高速传输信号线参考不同的电源平面；该布图方法主要是通过在PCB板的顶层(或底层)增加两组电容组，每组电容组包括电容值从小到大依次递增的N个电容，且每个电容的电容值为前一个电容的电容值的M倍。因此，通过上述设计方案，本发明可以减小高速信号的回流路径，有效地控制传输线阻抗突变，提高传输信号的完整性，保证链路稳定可靠地进行数据传输。
Description
技术领域
本发明涉及半导体自动测试设备(Automatic Test Equipment，简称ATE)领域，尤其涉及一种基于电容提高跨分割信号完整性的印制电路板(Printed circuit boards，PCB)及其布图方法。
背景技术
对于复杂的PCB系统，通常会存在大量高速信号，在高速电路的PCB布图过程中，为了降低成本，通常会存在跨分割的问题。跨分割对于低速传输信号，可能没有什么关系，但是在高速传输数字信号系统中，高速传输信号是以参考平面作为返回路径(回流路径)，如果参考平面的出现出现割裂，会导致信号参考平面不连续。
即当参考平面不完整的时候，跨分割会增大信号的回流路径，导致高速信号的阻抗不连续，增大信号的串扰、会引发信号之间的反射，进而产生信号完整性的问题。
请参阅图1，图1所示为现有技术中在高速信号的周围包地处理的方式示意图。在高速PCB设计中，包地处理是为了改善信号不被别的信号干扰，和它本身去干扰别的信号，能起到一定的作用。
如图1所示，两条地线(GND)把高速信号传输线包起来，达到减小外界信号和走线对这个信号线的干扰，或者不要让这个高速信号传输线干扰到电路中其余信号传输线的目的。
然而，在高速信号传输线的周围包地处理的方式会存在以下问题：
①、通常情况下，高速信号传输线周围包地会占用较多的印制板空间，增加设计及生产成本；
②、若高速信号传输线参考的是电源层，通过包地处理，仍然会存在很大的回流路径，改善的效果不明显；
③、在高速信号传输线的周围包地处理后，高速信号传输线的阻抗不仅要参考电源或地平面，还会参考高速信号传输线周围的地线，这样会影响高速信号传输线的阻抗控制，阻抗误差偏大；
④、通常在包地线上每隔一段距离就会放置一个地孔，以减小回流路径，由于地孔的存在，会影响到其它层信号传输线的走线布设。
发明内容
本发明的目的在于提供一种基于电容提高跨分割信号完整性的方法，其应用于ATE系统中高速电路印制板(Printed Circuit Board，PCB)，可以有效地保证链路稳定可靠地进行数据传输。
为实现上述目的，本发明的技术方案如下：
一种基于电容提高跨分割信号完整性的PCB板，其包括；
至少一层用于设置芯片和/或器件信号传输线的布图层，所述布图层中的至少一层具有高速信号传输线，每一所述布图层的上方和/或下方通过绝缘层隔离设置有铜板层，用于接电源或接地；其中，至少一个所述铜板层正对相应的所述高速信号传输线的位置具有分割线段；
两组电容组，每一组所述电容组包括电容值从小到大依次递增的N个电容，且每个电容的电容值为前一个电容的电容值的M倍；其中，N和M大于等于2；
其中，两组所述电容组布设于所述PCB板的顶层或底层，对称设置于所述高速信号传输线的两侧，且每一个所述电容横跨所述分割线段，并通过过孔使所述电容的两端同下层所述分割线段两边铜板层的铜板相连。
进一步地，在所述PCB板的顶层，还包括第一连接铜片和第二连接铜片，所述第一连接铜片和第二连接铜片分别设置于所述分割线段的两侧，且所述第一连接铜片和第二连接铜片分别与两组所述电容组中的一侧管脚相连。
进一步地，所述第一连接铜片设有X个过孔，所述第二连接铜片上设有Y个过孔，所述X个过孔与所述Y个过孔对称于所述高速信号传输线的两侧位置，且所述X个过孔与所述Y个过孔对称于所述分割线段的两侧位置，且所述第一连接铜片与所述第二连接铜片通过所述过孔分别与各自正下方分割线两侧的铜板互联。
进一步地，所述X和Y相等。
进一步地，所述N为2，M大于等于10。
进一步地，每一个所述电容组中的两个电容值分别为10nf和100nf，且相较于所述电容值为100nf的电容，所述电容值为10nf的电容靠近所述高速信号传输线设置。
进一步地，两组所述电容组中的电容为陶瓷电容。
为实现上述目的，本发明又一技术方案如下：
一种基于电容提高跨分割信号完整性的布图方法，用于对上述的基于电容提高跨分割信号完整性的PCB板进行布图，其包括如下步骤：
步骤S1：PCB板布局布线；其中，所述PCB板上布设有至少一条高速传输信号线，且所述高速传输信号线参考不同的电源平面；
步骤S2：将两组所述电容组布设于所述PCB板的顶层或底层，对称设置于所述高速信号传输线的两侧，且每一个所述电容横跨所述分割线段，并通过过孔使所述电容的两端同下层所述分割线段两边铜板层的铜板相连；其中，每一组所述电容组包括电容值从小到大依次递增的N个电容，且每个电容的电容值为前一个电容的电容值的M倍；N和M大于等于2。
步骤S3：将所述第一连接铜片和第二连接铜片分别设置于所述分割线段的两侧，且所述第一连接铜片和第二连接铜片分别与两组所述电容组中的一侧管脚相连；
步骤S4：将所述第一连接铜片设X个过孔，所述第二连接铜片上设Y个过孔，所述X个过孔与所述Y个过孔对称于所述高速信号传输线的两侧位置，所述X个过孔与所述Y个过孔对称于所述分割线段的两侧位置，且所述第一连接铜片与所述第二连接铜片通过所述过孔分别与各自正下方分割线两侧的铜板互联。
从上述技术方案可以看出，本发明的本设计方法对于提高跨分割引起的高速信号完整性问题有明显的效果，体现在以下几个方面：
①.通过在跨分割处放置电容的方式可以有效地减小高速信号的回流路径，提高信号的完整性；
②.例如，采用10nf和100nf陶瓷电容组合使用方式，能够满足绝大多数高速信号跨分割的应用场景；
③.在电容两端多放置过孔，能减小感性对回流信号的阻碍；
④.极大地优化具有高速传输信号线的PCB板的布图结构，满足高速通信系统稳定可靠的数据传输要求。
附图说明
图1所示为现有技术在高速信号传输线进行周围包地处理的结构示意图
图2所示为本发明实施例基于电容提高跨分割信号完整性的印制电路板的布图结构示意图
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在PCB中需要有一个设计良好的参考平面以获得返回路径，此是电路板总体设计中的关键阶段。本发明基于电容提高跨分割信号完整性的方法，可以减小高速信号的回流路径，有效地控制传输线阻抗突变，提高传输信号的完整性，保证链路稳定可靠地进行数据传输。
请参阅图2，图2所示为本发明实施例基于电容提高跨分割信号完整性的印制电路板的布图结构示意图。如图2所示，该PCB板包括至少一层用于设置芯片和/或器件信号传输线的布图层，所述布图层中的至少一层具有高速信号传输线1，每一所述布图层的上方和/或下方通过绝缘层隔离设置有铜板层，用于接电源或接地；其中，至少一个所述铜板层正对相应的所述高速信号传输线的位置具有分割线段5。如图所示，具有分割线段5的所述铜板层铜皮4和铜皮10的信号网络是不一样的，例如，铜板层左边的铜皮4连接电源5V，铜板层右边的铜皮10连接电源3V。
也就是说，本发明可以应用于PCB板上布设有至少一条高速传输信号线，且所述高速传输信号线参考不同的电源平面。
与现有技术不同，本发明的基于电容提高跨分割信号完整性的PCB板主要是通过在PCB板的顶层增加两组电容组7,3实现。两组电容组7,3中的每一组所述电容组包括电容值从小到大依次递增的N个电容，且每个电容的电容值为前一个电容的电容值的M倍；其中，N和M大于等于2。
其中，两组所述电容组7,3布设于所述PCB板的顶层或底层，对称设置于所述高速信号传输线的两侧，且每一个所述电容横跨所述分割线段，并通过过孔2使所述电容的一端同下铜板层的右铜板10相连，以及通过过孔12同使所述电容的另一端同下铜板层的左铜板4相连。
在本发明的实施例中，可以以N为2，M大于等于10进行说明，其它情况原理相似，不再一一赘述。
如图2所示，每一组所述电容组包括两个电容，所述电容组中的两个电容值分别可以为10nf和100nf，且相较于所述电容值为100nf的电容，所述电容值为10nf的电容靠近所述高速信号传输线设置。
即在高速传输信号线的两侧分别放置10nf和100nf的电容，10nf电容尽量靠近传输线，100nf电容次之。
较佳地，两组所述电容组中的电容为陶瓷电容，陶瓷电容具有等效串联电阻值(Equivalent Series Resistance，ESR)低且谐振频率高的特点。
如图2所示，高速信号传输线的回流路径在跨分割处通过电容一侧的过孔至电容的左侧，再通过电容右侧的过孔回到传输线的参考平面。这样就很大程度的减小了回流路径，进而削弱了传输线在跨分割处的阻抗突变，减小了信号的反射及串扰，提高了信号的完整性。
具体地，根据陶瓷电容隔直流通交流的特性，能够将不同参考平面的直流电压隔离开，又能很好地传输交流信号。10nf的陶瓷电容的谐振频率约为100MHz，100nf的陶瓷电容的谐振频率约为10MHz，高速回流信号很容易通过陶瓷电容传输。1GHz以上的高速回流信号主要通过10nf的电容，1Ghz以下的高速回流信号主要透过100nf的电容。通过这两种参数电容的组合，能满足大多数高速信号的使用要求。
在本发明的一个较佳的实施例中，在所述PCB板的顶层，还包括第一连接铜片和第二连接铜片，所述第一连接铜片6和第二连接铜片8分别设置于所述分割线段5的两侧，且所述第一连接铜片6和第二连接铜片8分别与两组所述电容组7,3中的一侧管脚相连。也就是说，所有电容的两端分别铺上第一连接铜片6和第二连接铜片8，第一连接铜片6通过多个过孔11与铜板10连接，第一连接铜片6与铜板10的信号网络一致；铜板4通过多个过孔9与第二连接铜片8连接，铜板4和第二连接铜片8的信号网络一致。
具体地，所述第一连接铜片6设有X个过孔，所述第二连接铜片8上设有Y个过孔，所述X个过孔与所述Y个过孔对称于所述高速信号传输线1的两侧位置，且所述X个过孔与所述Y个过孔对称于所述分割线段5的两侧位置，且所述第一连接铜片6通过过孔11与其正下方的铜片10相连，所述第二连接铜片8通过所述过孔9与其正下方的铜片4连接。
PCB上的过孔存在感性，感性会阻碍高速回流信号的传输，通过在电容两侧多放置过孔的方式可以减小感性，以减小对回流信号的阻碍作用。较佳地，所述X和Y相等。
下面简单描述一下具体的布图步骤。
在本发明的实施例中，如果要进行多片FPGA间高速通讯系统，信号传输可以采用LVDS方式，传输速率1Gbps，高速传输信号线又参考不同的电源平面，即存在跨分割问题，就可以采用如下的布图方法，。
步骤S1：PCB板布局布线；其中，所述PCB板上布设有至少一条高速传输信号线，且所述高速传输信号线参考不同的电源平面；
步骤S2：将两组所述电容组布设于所述PCB板的顶层，对称设置于所述高速信号传输线的两侧，且每一个所述电容横跨所述分割线段，并通过过孔使所述电容的两端同下层所述分割线段两边铜板层的铜板相连；其中，每一组所述电容组包括电容值从小到大依次递增的2个电容，且每个电容的电容值为前一个电容的电容值的10倍；即为电容值分别为10nf和100nf陶瓷电容。
步骤S3：将所述第一连接铜片和第二连接铜片分别设置于所述分割线段的两侧，且所述第一连接铜片和第二连接铜片分别与两组所述电容组中的一侧管脚相连；
步骤S4：LVDS高速信号线在跨分割处放置电容，将所述第一连接铜片设4个过孔，所述第二连接铜片上设4个过孔，所述4个过孔与所述4个过孔对称于所述高速信号传输线的两侧位置，所述4个过孔与所述4个过孔对称于所述分割线段的两侧位置，且所述第一连接铜片与所述第二连接铜片通过所述过孔与相应的铜板互连。在完成步骤S4后再实测波形信号质量，可以看到跨分割信号完整性得到了提高。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (6)
1.一种基于电容提高跨分割信号完整性的PCB板，其特征在于，包括；
至少一层用于设置芯片和/或器件信号传输线的布图层，所述布图层中的至少一层具有高速信号传输线，每一所述布图层的上方和/或下方通过绝缘层隔离设置有铜板层，用于接电源或接地；其中，至少一个所述铜板层正对相应的所述高速信号传输线的位置具有分割线段；
两组电容组，每一组所述电容组包括电容值从小到大依次递增的N个电容，且每个电容的电容值为前一个电容的电容值的M倍；其中，N和M大于等于2；
其中，两组所述电容组布设于所述PCB板的顶层，对称设置于所述高速信号传输线的两侧，且每一个所述电容横跨所述分割线段，并通过过孔使所述电容的两端同下层所述分割线段两边铜板层的铜板相连；
在所述PCB板的顶层，还包括第一连接铜片和第二连接铜片，所述第一连接铜片和第二连接铜片分别设置于所述分割线段的两侧，且所述第一连接铜片和第二连接铜片分别与两组所述电容组中的一侧管脚相连；
所述第一连接铜片设有X个过孔，所述第二连接铜片上设有Y个过孔，所述X个过孔与所述Y个过孔对称于所述高速信号传输线的两侧位置，且所述X个过孔与所述Y个过孔对称于所述分割线段的两侧位置，且所述第一连接铜片与所述第二连接铜片通过所述过孔互联。
2.根据权利要求1所述的基于电容提高跨分割信号完整性的PCB板，其特征在于，所述X和Y相等。
3.根据权利要求1所述的基于电容提高跨分割信号完整性的PCB板，其特征在于，所述N为2，M大于等于10。
4.根据权利要求3所述的基于电容提高跨分割信号完整性的PCB板，其特征在于，每一个所述电容组中的两个电容值分别为10nf和100nf，且相较于所述电容值为100nf的电容，所述电容值为10nf的电容靠近所述高速信号传输线设置。
5.根据权利要求1所述的基于电容提高跨分割信号完整性的PCB板，其特征在于，两组所述电容组中的电容为陶瓷电容。
6.一种基于电容提高跨分割信号完整性的布图方法，用于对权利要求1-5任意一个所述的基于电容提高跨分割信号完整性的PCB板进行布图，其特征在于，包括如下步骤：
步骤S1：PCB板布局布线；其中，所述PCB板上布设有至少一条高速传输信号线，且所述高速传输信号线参考不同的电源平面；
步骤S2：将两组所述电容组布设于所述PCB板的顶层，对称设置于所述高速信号传输线的两侧，且每一个所述电容横跨所述分割线段，并通过过孔使所述电容的两端同下层所述分割线段两边铜板层的铜板相连；其中，每一组所述电容组包括电容值从小到大依次递增的N个电容，且每个电容的电容值为前一个电容的电容值的M倍；N和M大于等于2；
步骤S3：将所述第一连接铜片和第二连接铜片分别设置于所述分割线段的两侧，且所述第一连接铜片和第二连接铜片分别与两组所述电容组中的一侧管脚相连；
步骤S4：将所述第一连接铜片设X个过孔，所述第二连接铜片上设Y个过孔，所述X个过孔与所述Y个过孔对称于所述高速信号传输线的两侧位置，所述X个过孔与所述Y个过孔对称于所述分割线段的两侧位置，且所述第一连接铜片与所述第二连接铜片通过所述过孔互联。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111549850.3A CN114302554B (zh) | 2021-12-17 | 2021-12-17 | 基于电容提高跨分割信号完整性的pcb板及其布图方法 |
| PCT/CN2021/142985 WO2023108825A1 (zh) | 2021-12-17 | 2021-12-30 | 基于电容提高跨分割信号完整性的pcb板及其布图方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111549850.3A CN114302554B (zh) | 2021-12-17 | 2021-12-17 | 基于电容提高跨分割信号完整性的pcb板及其布图方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114302554A CN114302554A (zh) | 2022-04-08 |
| CN114302554B true CN114302554B (zh) | 2023-11-28 |
Family
ID=80967806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111549850.3A Active CN114302554B (zh) | 2021-12-17 | 2021-12-17 | 基于电容提高跨分割信号完整性的pcb板及其布图方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114302554B (zh) |
| WO (1) | WO2023108825A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6023202A (en) * | 1998-02-13 | 2000-02-08 | Hewlett-Packard Company | Ground return for high speed digital signals that are capacitively coupled across a DC-isolated interface |
| US6137064A (en) * | 1999-06-11 | 2000-10-24 | Teradyne, Inc. | Split via surface mount connector and related techniques |
| CN1758828A (zh) * | 2004-10-09 | 2006-04-12 | 鸿富锦精密工业（深圳）有限公司 | 适用于高速信号的印刷电路板结构 |
| CN105873356A (zh) * | 2016-04-27 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种pcb |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW594961B (en) * | 2003-07-24 | 2004-06-21 | Via Tech Inc | Signal transmission structure |
| TWI227971B (en) * | 2003-10-17 | 2005-02-11 | Via Tech Inc | Signal transmission structure |
| CN202425186U (zh) * | 2011-09-27 | 2012-09-05 | 京信通信系统（中国）有限公司 | 一种pcb板 |
| CN203912330U (zh) * | 2014-06-26 | 2014-10-29 | 京东方科技集团股份有限公司 | Pcb板及电子装置 |
| CN105307390B (zh) * | 2015-11-13 | 2018-12-11 | 廖建兴 | 一种pcb板结构 |
| CN214901430U (zh) * | 2021-06-04 | 2021-11-26 | 山东英信计算机技术有限公司 | 一种fanout布线的PCB板 |
-
2021
- 2021-12-17 CN CN202111549850.3A patent/CN114302554B/zh active Active
- 2021-12-30 WO PCT/CN2021/142985 patent/WO2023108825A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6023202A (en) * | 1998-02-13 | 2000-02-08 | Hewlett-Packard Company | Ground return for high speed digital signals that are capacitively coupled across a DC-isolated interface |
| US6137064A (en) * | 1999-06-11 | 2000-10-24 | Teradyne, Inc. | Split via surface mount connector and related techniques |
| CN1758828A (zh) * | 2004-10-09 | 2006-04-12 | 鸿富锦精密工业（深圳）有限公司 | 适用于高速信号的印刷电路板结构 |
| CN105873356A (zh) * | 2016-04-27 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种pcb |
Non-Patent Citations (1)
| Title |
|---|
| Modeling and Analysis of Radiated Emissions and Signal Integrity of Capacitively Loaded Printed Circuit Board Interconnections;Bert W等;《IEEE Transactions on Electromagnetic Compatibility》;第54卷(第5期);1087-1096 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114302554A (zh) | 2022-04-08 |
| WO2023108825A1 (zh) | 2023-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101594729B (zh) | 一种可补偿过孔残端电容特性的电路板 | |
| US6208225B1 (en) | Filter structures for integrated circuit interfaces | |
| US9894751B2 (en) | Printed circuit board | |
| US8609996B2 (en) | Printed circuit board and layout method thereof | |
| US8344821B2 (en) | Differential transmission line printed circuit board layout based on eye diagram parameters | |
| CN101378618B (zh) | 印刷电路板 | |
| US9136647B2 (en) | Communication connector with crosstalk compensation | |
| WO2017099885A1 (en) | Capacitive compensation structures using partially meshed ground planes | |
| US20180359848A1 (en) | Printed circuit board for high-speed transmission | |
| JP6611555B2 (ja) | プリント回路板及び電子機器 | |
| Chen et al. | Via optimization for next generation speeds | |
| CN100574553C (zh) | 印刷电路板 | |
| CN114302554B (zh) | 基于电容提高跨分割信号完整性的pcb板及其布图方法 | |
| Huh et al. | Pseudo-balanced signaling using power transmission lines for parallel I/O links | |
| US20160276091A1 (en) | Inductors for circuit board through hole structures | |
| CN112512209B (zh) | 一种优化电容阻抗的pcb板及包括其的服务器 | |
| US9542305B2 (en) | Impedance matching for high speed signaling in memory system | |
| US5394121A (en) | Wiring topology for transfer of electrical signals | |
| KR101249833B1 (ko) | 방사 ｅｍｉ 노이즈를 저감하는 ｐｃｂ | |
| CN114025465A (zh) | 一种带隔离结构的pcb板 | |
| CN219834451U (zh) | 一种优化跨平面阻抗的电容结构 | |
| CN115455703B (zh) | 高速线缆的设计方法、fpc排线、线缆排线、服务器 | |
| CN111786676B (zh) | 一种提高模数混合电路中模拟信号抗干扰性能的电路 | |
| Rossi et al. | BGA Package for DDR3 Interface–4 vs 6 Layers Design Strategy and Electrical Performance Comparison | |
| CN215186694U (zh) | 一种抑制pcb走线串扰的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |