CN114615796A - 一种高速刚挠结合板及其设计方法 - Google Patents

一种高速刚挠结合板及其设计方法 Download PDF

Info

Publication number
CN114615796A
CN114615796A CN202210232827.XA CN202210232827A CN114615796A CN 114615796 A CN114615796 A CN 114615796A CN 202210232827 A CN202210232827 A CN 202210232827A CN 114615796 A CN114615796 A CN 114615796A
Authority
CN
China
Prior art keywords
rigid
copper layer
differential signal
line
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210232827.XA
Other languages
English (en)
Other versions
CN114615796B (zh
Inventor
冯立
许志辉
李银
商霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Jiuzhou Electric Group Co Ltd
Original Assignee
Sichuan Jiuzhou Electric Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Jiuzhou Electric Group Co Ltd filed Critical Sichuan Jiuzhou Electric Group Co Ltd
Priority to CN202210232827.XA priority Critical patent/CN114615796B/zh
Publication of CN114615796A publication Critical patent/CN114615796A/zh
Application granted granted Critical
Publication of CN114615796B publication Critical patent/CN114615796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种高速刚挠结合板及其设计方法，属于印制板技术领域，解决了现有的刚挠结合板差分信号传输速率低的问题。一种高速刚挠结合板，包括刚性区域和挠性区域，所述刚性区域和所述挠性区域分别包括多层绝缘的介质层和导电的铜层，多层所述介质层之间设有差分信号线，位于所述刚性区域和所述挠性区域的差分信号线的线宽W相同，线距S也相同。本发明通过高速刚挠结合板的刚性区域与挠性区域设置不同厚度的导电铜层厚度，使得刚性区域和挠性区域能够设计相同的线宽/线距，以确保高速差分信号的阻抗连续性，不仅提高了设计效率，而且确保了差分信号的目标传输速率。

Description

一种高速刚挠结合板及其设计方法
技术领域
本发明属于印制板技术领域，特别涉及一种高速刚挠结合板及其设计方法。
背景技术
刚挠结合板是当前最复杂的电子互连结构之一，这种电路结构将传统印制板与更小尺寸且便于安装的挠性板融为一体，解决了各种电子系统可靠互连问题，而且在工业领域获得了非常成功的应用。差分传输线因具有抗干扰能力强，可实现远距离传输，时序控制精确等诸多优点，因此，广泛应用于高速串行电路。其中，刚挠结合板具有的优秀特征包括降低了成本和减小了整机重量，相比传统用导线线束连接减少了安装时间和增加了可靠性。
对于刚挠印制板的高速差分信号来说，高速差分绕线不可避免会穿过刚性区域和挠性区域，在目前的设计方式，根据刚性区域和挠性区域不同的介质材料，对差分信号的阻抗进行分开计算，得到了对应的刚性区域线宽/线距(W1/S1)和挠性区域的线宽/线距(W2/S2)，从而分别保证了刚性区域和挠性区域的阻抗要求，但是这种不同的W1/S1和W2/S2，容易使得高速差分信号在过渡区域存在阻抗突变问题，使得信号传输损耗和反射都变大，降低了差分信号的目标传输速率。而且，现有的印制板的参考平面设计方式，一般在刚挠印制板的挠性区域采用实心铜层为参考平面，或者采用无参考平面的设计方式，这种情况下，存在无参考层引起的高速差分信号耦合较小，大大降低了高速差分信号质量，而实心参考铜层也会使得刚挠印制板的弯折性能急剧下降。
发明内容
鉴于以上分析，本发明旨在提供一种高速刚挠结合板及其设计方法，用以解决现有的刚挠结合板差分信号传输速率低的问题。
本发明的目的主要是通过以下技术方案实现的：
一种高速刚挠结合板，包括刚性区域和挠性区域，所述刚性区域和所述挠性区域分别包括多层绝缘的介质层和导电的铜层，多层所述介质层之间设有差分信号线，位于所述刚性区域和所述挠性区域的差分信号线的线宽W相同，线距S也相同。
进一步地，位于所述刚性区域的铜层的厚度与位于所述挠性区域的铜层的厚度不同。
进一步地，所述刚性区域从上到下依次设有第一铜层、第二铜层、第三铜层和第四铜层，所述挠性区域设有第五铜层和第六铜层，所述第二铜层和所述第五铜层在同一个水平面上，所述第三铜层和所述第六铜层在同一个水平面上。
进一步地，所述差分信号线位于所述第二铜层和第三铜层处。
进一步地，还包括GND屏蔽线，所述GND屏蔽线与所述差分信号线位于同一个水平面上。
进一步地，所述GND屏蔽线的宽度Wg≥2W。
进一步地，所述刚性区域设有GND孔，所述GND孔至少贯穿两层所述GND屏蔽线。
进一步地，所述铜层为参考平面层，所述差分信号线对应的参考平面层为实心铜层。
一种上述技术方案所述的刚挠结合板的设计方法，包括以下步骤：
步骤1：确定刚性区域和挠性区域的布置形式及铜层数量；
步骤2：确定差分信号线的线宽和线距及刚性区域和挠性区域的铜层厚度；
步骤3：设计GND屏蔽线；
步骤4：设计参考平面层。
进一步地，步骤2包括以下步骤：
步骤2.1：确定刚性区域和挠性区域的线宽W；
步骤2.2：确定刚性区域和挠性区域的线距S；
步骤2.3：确定挠性区域的铜层厚度。
本发明至少可实现如下有益效果之一：
(1)本发明通过高速刚挠结合板的刚性区域与挠性区域设置不同厚度的导电铜层，使得刚性区域和挠性区域能够设计相同的线宽/线距，以确保高速差分信号的阻抗连续性，不仅提高了设计效率，而且确保了差分信号的目标传输速率。
(2)本发明通过对高速刚挠结合板的差分信号链路设置GND屏蔽线，以确保高速信号屏蔽印制板上其他干扰信号；在结合区域位置的刚性区域设置GND过孔，以减小信号回流路径来减小信号的电磁兼容辐射。
(3)本发明通过设计差分信号对应实心铜层参考平面，设计参考平面其他区域为网格状或者铜线交错状。即保证了差分信号沿着电感最小的回路进行回流，避免了参考平面不连续对差分信号的影响，同时，确保了刚挠结合板的弯折性能。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例的高速刚挠结合板的纵向剖视图；
图2为本发明实施例的高速刚挠结合板的横向剖视图。
附图标记：
1-第一铜层，2-第二铜层，3-第三铜层，4-第四铜层，5-第五铜层，6-第六铜层，7-介质层，8-GND孔，9-GND屏蔽线，10-差分信号线。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本发明一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或一体地连接，可以是机械连接，也可以是电连接，可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
全文中描述使用的术语“顶部”、“底部”、“在……上方”、“下”和“在……上”是相对于装置的部件的相对位置，例如装置内部的顶部和底部衬底的相对位置。可以理解的是装置是多功能的，与它们在空间中的方位无关。
实施例1
本发明的一个实施例，如图1至图2所示，公开了一种高速刚挠结合板，包括刚性区域和挠性区域，刚性区域和挠性区域分别包括多层绝缘的介质层7和导电的铜层，差分信号线10设置在多层介质层7之间，且刚性区域和挠性区域的差分信号线10的线宽相同，线距也相同。
本实施例中，通过对刚挠结合板的刚性区域与挠性区域设置不同厚度的导电层，使得刚性区域和挠性区域的差分信号线10具有相同的线宽/线距，以确保高速差分信号的阻抗连续性，不仅提高了设计效率，避免设计过程中频繁地切换线宽/线距，而且确保了差分信号的目标传输速率。
具体地，刚性区域中从上到下设有第一铜层1、第二铜层2、第三铜层3和第四铜层4，挠性区域设有第五铜层5和第六铜层6，其中，第五铜层5和第二铜层2在一个水平面上，第六铜层6和第三铜层3在一个水平面上。铜层之间为绝缘的介质层7，铜层为参考平面。
差分信号线10位于介质层7之间。本实施例中，差分信号线10设有两层，分别位于第二铜层2和第三铜层3处。
本实施例中，刚性区域和挠性区域的差分信号线10的线宽W相同，线距S也相同，为了保证刚性区域和挠性区域有相同的阻抗，避免从刚性区域到挠性区域的阻抗突变，刚性区域和挠性区域具有不同的铜层厚度。
具体地，铜层厚度通过阻抗计算公式得到。
阻抗计算公式包括微带线阻抗计算公式和带状线阻抗计算公式，对于多层板中位于第一层和最后一层的线使用微带线计算公式，其余层使用带状线计算公式。
微带线阻抗计算公式：
Figure BDA0003539168580000061
带状线阻抗计算公式：
Figure BDA0003539168580000062
其中，Z0为单端阻抗，εr为介电常数，W为线宽，h为差分信号线10到参考平面的垂直距离，h1为铜层厚度。
本实施例中，首先根据设计需要确定刚性区域的Z0、h和h1的取值。示例性地，Z0为50Ω，h为0.1-2mm，h1为0.017或0.035mm，将上述值代入带状线阻抗计算公式，从而得到刚性区域的线宽W。
差分信号线10的线距S通过差分阻抗计算公式确定。
带状线差分阻抗计算公式：
Figure BDA0003539168580000063
微带线差分阻抗计算公式：
Figure BDA0003539168580000064
其中，Zdiff为差分阻抗，S为线距，b为两个参考平面之间的介质层7的厚度。
本实施例中，刚性区域和挠性区域的阻抗相同，即刚性区域的差分阻抗和挠性区域的差分阻抗相同，也就是说，使得上述公式(3)和公式(4)的右边相等，从而得出刚性区域的线距S，也即挠性区域的线距S。
由于挠性区域的第五铜层5和第六铜层6分别为最上层和最下层，因此，使用微带线阻抗计算公式计算挠性区域的铜层厚度。
本实施例中，刚性区域的铜层厚度为5-100um，挠性区域的铜层厚度为16-120um。
进一步地，为了避免刚挠结合板上其他干扰信号对差分信号线10的干扰，还设有GND(Ground，接地)屏蔽线9，GND屏蔽线9与差分信号线10在同一个水平面上。
进一步地，为了便于刚挠结合板的加工制造，GND屏蔽线9与差分信号线10的距离D≥W。
进一步地，GND屏蔽线9的宽度Wg≥2W，从而保证噪声屏蔽效果。
进一步地，为了连接两层GND屏蔽线9，在刚挠结合区域的刚性区域设置GND孔8，以减小信号回流路径，从而减小信号的电磁兼容辐射。GND孔8至少贯穿两层GND屏蔽线9。
本实施例中，GND孔8的直径为0.2mm～2mm，GND孔8中心到刚挠结合区域边界的距离为1-4mm。
本实施例中，参考平面层设有多层，差分信号线10对应的参考平面层的宽度为WP，该参考平面层为实心铜层。
示例性地，WP范围为2W1+S1～2W1+S1+2mm。
进一步地，为了保证刚挠结合板的弯折强度，其他参考平面层为网格状或铜线交错状，从而保证高速差分信号的阻抗连续性，差分信号沿着电阻最小的回路进行回流，保证了差分信号在刚性区域与挠性区域的传输质量，避免了参考平面不连续对差分信号的影响，不仅减少了差分共模信号，提高了差分信号的阻抗一致性，也大大提高了高速刚挠印制板的目标速率。
本实施例中，通过对刚挠结合板的刚性区域与挠性区域设置不同厚度的导电层厚度，使得刚性区域和挠性区域能够设计相同的线宽/线距，以确保高速差分信号的阻抗连续性，不仅提高了设计效率，而且确保了差分信号的目标传输速率；通过对高速刚挠结合板的差分信号链路设置GND屏蔽线，以确保高速信号屏蔽印制板上其他干扰信号；在结合区域位置的刚性区域设置GND孔，以减小信号回流路径来减小信号的电磁兼容辐射；通过设计差分信号对应实心铜层参考平面，设计参考平面其他区域为网格状或者铜线交错状，即保证了差分信号沿着电感最小的回路进行回流，避免了参考平面不连续对差分信号的影响，同时，确保了刚挠结合板的弯折性能。
实施例2
本发明的一个实施例，公开了实施例1的高速刚挠结合板的设计方法，包括以下步骤：
步骤1：确定刚性区域和挠性区域的布置形式及铜层数量：
本实施例中，挠性区域连接两个刚性区域，两个刚性区域分别位于挠性区域的两端。刚性区域中从上到下设有第一铜层1、第二铜层2、第三铜层3和第四铜层4，挠性区域设有第五铜层5和第六铜层6，其中，第五铜层5和第二铜层2在一个水平面上，第六铜层6和第三铜层3在一个水平面上。铜层之间为绝缘的介质层7，铜层为参考平面。
步骤2：确定差分信号线10的线宽和线距及刚性区域和挠性区域的铜层厚度：
差分信号线10位于介质层7之间。本实施例中，差分信号线10设有两层，分别位于第二铜层2和第三铜层3处。
进一步地，为了便于差分信号线10的设计，避免在设计过程中频繁的切换设计差分信号线10的线宽和线距，本实施例中，刚性区域和挠性区域的线宽W相同，线距S也相同。
进一步地，为了保证刚性区域和挠性区域具有相同的阻抗，避免从刚性区域到挠性区域的阻抗突变，刚性区域和挠性区域的铜层厚度不同。
具体地，线宽W和线距S及铜层厚度的确定具体包括以下步骤：
步骤2.1：确定刚性区域和挠性区域的线宽W：
使用带状线阻抗计算公式(2)计算刚性区域的线宽W。
带状线阻抗计算公式：
Figure BDA0003539168580000091
本实施例中，根据设计需要确定Z0、h和h1的取值。示例性地，Z0为50Ω，h为0.1-2mm，h1为0.017或0.035mm，将上述值代入公式(2)，从而得到刚性区域的线宽W，挠性区域的线宽与刚性区域的线宽相同。
步骤2.2：确定刚性区域和挠性区域的线距S：
使用差分阻抗计算公式计算刚性区域的线距S。
带状线差分阻抗计算公式：
Figure BDA0003539168580000092
微带线差分阻抗计算公式：
Figure BDA0003539168580000093
其中，Zdiff为差分阻抗，S为线距，b为两个参考平面之间的介质层7的厚度。
本实施例中，由于位于刚性区域的差分信号线10位于第二铜层2和第三铜层3处，因此，使用带状线差分阻抗计算公式，位于挠性区域的差分信号线10位于第五铜层5和第六铜层6处，因此，使用微带线差分阻抗计算公式。
本实施例中，刚性区域和挠性区域的阻抗相同，即刚性区域的差分阻抗和挠性区域的差分阻抗相同，也就是说，使得上述公式(3)和公式(4)的右边相等，从而得出刚性区域的线距S，也即挠性区域的线距S。
步骤2.3：确定挠性区域的铜层厚度：
由于挠性区域的第五铜层5和第六铜层6分别为最上层和最下层，因此，使用微带线阻抗计算公式计算挠性区域的铜层厚度：
Figure BDA0003539168580000101
W为挠性区域的线宽，本实施例中，挠性区域的线宽等于刚性区域的线宽，从而得到挠性区域的铜层厚度。
步骤3：设计GND屏蔽线9：
本实施例中，为了避免刚挠结合板上其他干扰信号对差分信号线10的干扰，还设有GND屏蔽线9，GND屏蔽线9与差分信号线10在同一个水平面上。
进一步地，为了便于刚挠结合板的加工制造，GND屏蔽线9与差分信号线10的距离D≥W。
进一步地，GND屏蔽线9的宽度Wg≥2W，从而保证噪声屏蔽效果。
进一步地，为了连接两层GND屏蔽线9，在刚挠结合区域的刚性区域设置GND孔8，以减小信号回流路径，从而减小信号的电磁兼容辐射。GND孔8至少贯穿两层GND屏蔽线9。
本实施例中，GND孔8的直径为0.2mm～2mm，GND孔8中心到刚挠结合区域边界的距离为1-4mm。
步骤4：设计参考平面层：
本实施例中，参考平面层设有多层，差分信号线10对应的参考平面层的宽度为WP，该参考平面层为实心铜层。
示例性地，WP范围为2W1+S1～2W1+S1+2mm。
进一步地，为了保证刚挠结合板的弯折强度，其他参考平面层为网格状或铜线交错状，从而保证高速差分信号的阻抗连续性，差分信号沿着电阻最小的回路进行回流，保证了差分信号在刚性区域与挠性区域的传输质量，避免了参考平面不连续对差分信号的影响，不仅减少了差分共模信号，提高了差分信号的阻抗一致性，也大大提高了高速刚挠印制板的目标速率。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种高速刚挠结合板，其特征在于，包括刚性区域和挠性区域，所述刚性区域和所述挠性区域分别包括多层绝缘的介质层(7)和导电的铜层，多层所述介质层(7)之间设有差分信号线(10)，位于所述刚性区域和所述挠性区域的差分信号线(10)的线宽W相同，线距S也相同。
2.根据权利要求1所述的高速刚挠结合板，其特征在于，位于所述刚性区域的铜层的厚度与位于所述挠性区域的铜层的厚度不同。
3.根据权利要求1所述的高速刚挠结合板，其特征在于，所述刚性区域从上到下依次设有第一铜层(1)、第二铜层(2)、第三铜层(3)和第四铜层(4)，所述挠性区域设有第五铜层(5)和第六铜层(6)，所述第二铜层(2)和所述第五铜层(5)在同一个水平面上，所述第三铜层(3)和所述第六铜层(6)在同一个水平面上。
4.根据权利要求3所述的高速刚挠结合板，其特征在于，所述差分信号线(10)位于所述第二铜层(2)和第三铜层(3)处。
5.根据权利要求1所述的高速刚挠结合板，其特征在于，还包括GND屏蔽线(9)，所述GND屏蔽线(9)与所述差分信号线(10)位于同一个水平面上。
6.根据权利要求5所述的高速刚挠结合板，其特征在于，所述GND屏蔽线(9)的宽度Wg≥2W。
7.根据权利要求5所述的高速刚挠结合板，其特征在于，所述刚性区域设有GND孔(8)，所述GND孔(8)至少贯穿两层所述GND屏蔽线(9)。
8.根据权利要求1-7任一项所述的高速刚挠结合板，其特征在于，所述铜层为参考平面层，所述差分信号线(10)对应的参考平面层为实心铜层。
9.一种权利要求1-8所述的刚挠结合板的设计方法，其特征在于，包括以下步骤：
步骤1：确定刚性区域和挠性区域的布置形式及铜层数量；
步骤2：确定差分信号线(10)的线宽和线距及刚性区域和挠性区域的铜层厚度；
步骤3：设计GND屏蔽线(9)；
步骤4：设计参考平面层。
10.根据权利要求9所述的刚挠结合板的设计方法，其特征在于，步骤2包括以下步骤：
步骤2.1：确定刚性区域和挠性区域的线宽W；
步骤2.2：确定刚性区域和挠性区域的线距S；
步骤2.3：确定挠性区域的铜层厚度。
CN202210232827.XA 2022-03-09 2022-03-09 一种高速刚挠结合板及其设计方法 Active CN114615796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210232827.XA CN114615796B (zh) 2022-03-09 2022-03-09 一种高速刚挠结合板及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210232827.XA CN114615796B (zh) 2022-03-09 2022-03-09 一种高速刚挠结合板及其设计方法

Publications (2)

Publication Number Publication Date
CN114615796A true CN114615796A (zh) 2022-06-10
CN114615796B CN114615796B (zh) 2023-07-21

Family

ID=81860564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210232827.XA Active CN114615796B (zh) 2022-03-09 2022-03-09 一种高速刚挠结合板及其设计方法

Country Status (1)

Country Link
CN (1) CN114615796B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353827A (ja) * 2004-06-10 2005-12-22 Ibiden Co Ltd フレックスリジッド配線板
CN102378488A (zh) * 2010-08-23 2012-03-14 大唐移动通信设备有限公司 印刷电路板及其设计方法
CN103687290A (zh) * 2013-12-03 2014-03-26 广州杰赛科技股份有限公司 刚挠结合板及其信号传输线布线方法和装置
CN105578755A (zh) * 2016-02-25 2016-05-11 广东欧珀移动通信有限公司 一种软硬结合板及移动终端
CN205961559U (zh) * 2016-07-06 2017-02-15 北京小鸟看看科技有限公司 具有差分信号线的印制电路板、印制装配板及电子设备
CN106961799A (zh) * 2017-04-28 2017-07-18 无锡市同步电子科技有限公司 一种高速软硬结合板设计方法
CN107835561A (zh) * 2017-10-26 2018-03-23 深圳市中欧新材料有限公司 一种包含电磁波屏蔽膜的线路板及其制作方法
CN109688730A (zh) * 2019-02-02 2019-04-26 维沃移动通信有限公司 一种软硬结合板的制作方法及软硬结合板
CN111405745A (zh) * 2020-03-17 2020-07-10 广州大愚电子科技有限公司 阻抗值的管控方法、线路板的设计方法及刚挠结合板
CN211240263U (zh) * 2019-12-11 2020-08-11 武汉精立电子技术有限公司 一种软硬结合板及包括其的电子设备
CN212628569U (zh) * 2020-08-03 2021-02-26 成都市一博科技有限公司 一种软硬结合板的覆铜结构
WO2021213283A1 (zh) * 2020-04-23 2021-10-28 京东方科技集团股份有限公司 电路板和显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353827A (ja) * 2004-06-10 2005-12-22 Ibiden Co Ltd フレックスリジッド配線板
CN102378488A (zh) * 2010-08-23 2012-03-14 大唐移动通信设备有限公司 印刷电路板及其设计方法
CN103687290A (zh) * 2013-12-03 2014-03-26 广州杰赛科技股份有限公司 刚挠结合板及其信号传输线布线方法和装置
CN105578755A (zh) * 2016-02-25 2016-05-11 广东欧珀移动通信有限公司 一种软硬结合板及移动终端
CN205961559U (zh) * 2016-07-06 2017-02-15 北京小鸟看看科技有限公司 具有差分信号线的印制电路板、印制装配板及电子设备
CN106961799A (zh) * 2017-04-28 2017-07-18 无锡市同步电子科技有限公司 一种高速软硬结合板设计方法
CN107835561A (zh) * 2017-10-26 2018-03-23 深圳市中欧新材料有限公司 一种包含电磁波屏蔽膜的线路板及其制作方法
CN109688730A (zh) * 2019-02-02 2019-04-26 维沃移动通信有限公司 一种软硬结合板的制作方法及软硬结合板
CN211240263U (zh) * 2019-12-11 2020-08-11 武汉精立电子技术有限公司 一种软硬结合板及包括其的电子设备
CN111405745A (zh) * 2020-03-17 2020-07-10 广州大愚电子科技有限公司 阻抗值的管控方法、线路板的设计方法及刚挠结合板
WO2021213283A1 (zh) * 2020-04-23 2021-10-28 京东方科技集团股份有限公司 电路板和显示装置
CN212628569U (zh) * 2020-08-03 2021-02-26 成都市一博科技有限公司 一种软硬结合板的覆铜结构

Also Published As

Publication number Publication date
CN114615796B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US7414201B2 (en) Transmission line pair
US10062942B2 (en) High-frequency transmission line
US7378601B2 (en) Signal transmission structure and circuit substrate thereof
US9801270B2 (en) Printed circuit board having a ground plane with angled openings oriented between 30 to 60 degrees
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
WO2009028108A1 (en) Multi-layer substrate
US9204533B2 (en) Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate
CN105636335A (zh) 移动终端、柔性电路板及其制造方法
US20050083147A1 (en) Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane
WO2006019596A2 (en) High frequency via
CN211457495U (zh) 一种柔性电路板
CN211457494U (zh) 一种柔性电路板
CN114615796A (zh) 一种高速刚挠结合板及其设计方法
US8841561B1 (en) High performance PCB
US9521743B2 (en) Printed circuit board with crosstalk reduction features
JP5011569B2 (ja) フレキシブル基板
JP2009111309A (ja) 配線基板及び半導体装置
US20230318160A1 (en) Multilayer substrate and manufacturing method therefor
CN219421149U (zh) 柔性电路板及显示终端
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
US11991821B2 (en) Printed wiring board and electronic device
US10952313B1 (en) Via impedance matching
US20230292431A1 (en) Shielded signal vias in printed circuit boards for high-frequency and broadband signals
CN116321681A (zh) 耐弯折柔性电路板
JP2024005575A (ja) 印刷配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant