CN111405745A - 阻抗值的管控方法、线路板的设计方法及刚挠结合板 - Google Patents
阻抗值的管控方法、线路板的设计方法及刚挠结合板 Download PDFInfo
- Publication number
- CN111405745A CN111405745A CN202010185723.9A CN202010185723A CN111405745A CN 111405745 A CN111405745 A CN 111405745A CN 202010185723 A CN202010185723 A CN 202010185723A CN 111405745 A CN111405745 A CN 111405745A
- Authority
- CN
- China
- Prior art keywords
- impedance value
- residual copper
- copper rate
- value
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种阻抗值的管控方法、线路板的设计方法及刚挠结合板,阻抗值的管控方法包括以下步骤:根据第一预设要求获取第一线路;根据第二预设要求在铜层上预设第一区域和第二区域,所述第一区域和所述第二区域分别对应所述第一线路的相对两侧,其中,所述第一区域的第一残铜率和所述第二区域的第二残铜率不相同。相比传统第一线路对应位置的下方为固定残铜率的设计方法,当第一区域的第一残铜率和第二区域的第二残铜率不相同时,第一区域和第二区域通过介质层与第一线路之间实现了交叉交流,从而延长了电感交距相互交换电流产生的电容,使阻抗值得到应有补偿,从而实现了阻抗值与设计阻抗值保持一致,以满足所需的阻抗要求。
Description
技术领域
本发明涉及线路板的设计加工技术领域,特别是涉及一种阻抗值的管控方法、线路板的设计方法及刚挠结合板。
背景技术
在5G时代,数据高速传输,如果传输线的阻抗不符合标准,就会产生严重的串扰问题,这将直接影响到PCB(Printed Circuit Board)的质量。因此,对线路板的阻抗控制尤其重要。
对于阻抗值的设计和管控,通常是通过设计线宽、线间距以及介质层厚度等来进行阻抗值的设计和管控。然而,如果利用传统的阻抗设计方法在实际的柔性线路板生产中进行阻抗值的设计,则设计后生产得到的产品,通常难以达到实际的阻抗要求。
发明内容
基于此,有必要提供一种阻抗值的管控方法、线路板的设计方法及刚挠结合板;该阻抗值的管控方法能够进行阻抗值的设计管控,以满足对线路板所需阻抗值的设计管控要求;该线路板的设计方法采用前述的阻抗值的管控方法进行所需阻抗值的设计管控;该刚挠结合板采用前述的线路板的设计方法进行设计得到。
其技术方案如下:
一方面,提供了一种阻抗值的管控方法,包括以下步骤:
根据第一预设要求获取第一线路;
根据第二预设要求在铜层上预设第一区域和第二区域,所述第一区域和所述第二区域分别对应所述第一线路的相对两侧,其中,所述第一区域的第一残铜率和所述第二区域的第二残铜率不相同。
上述阻抗值的管控方法,相比传统第一线路对应位置的下方为固定残铜率的设计方法,由于第一区域和第二区域与介质板另一侧的第一线路的相对两侧位置对应,因此,当第一区域的第一残铜率和第二区域的第二残铜率不相同时,第一区域和第二区域通过介质层与第一线路之间实现了交叉交流,从而延长了电感交距相互交换电流产生的电容,使阻抗值得到应有补偿,从而实现了阻抗值与设计阻抗值保持一致,从而有效可靠的进行阻抗值的设计管控,以满足所需的阻抗要求。
下面进一步对技术方案进行说明:
在其中一个实施例中,在根据第二预设要求在铜层上预设第一区域和第二区域,所述第一区域和所述第二区域分别对应所述第一线路的相对两侧,所述第一区域的第一残铜率和所述第二区域的第二残铜率不相同的步骤中,根据设计阻抗值来确定所述第一残铜率和所述第二残铜率。
在其中一个实施例中,所述根据设计阻抗值来确定所述第一残铜率和所述第二残铜率的过程中,根据所述设计阻抗值与残铜率的取值对应关系来获取所述第一残铜率和所述第二残铜率。
在其中一个实施例中,所述设计阻抗值与残铜率的取值对应关系,具体为:
所述设计阻抗值为2Ω-4Ω之间时,所述第一残铜率的取值为15%-25%,所述第二残铜率取值为15%-25%;
或所述设计阻抗值为3Ω-5Ω之间时,所述第一残铜率的取值为25%-35%,所述第二残铜率取值为25%-35%;
或所述设计阻抗值为4Ω-8Ω之间时,所述第一残铜率的取值为35%-45%,所述第二残铜率取值为35%-45%。
在其中一个实施例中,所述设计阻抗值与残铜率的取值对应关系,具体为:
所述设计阻抗值为2Ω-4Ω之间时,所述第一残铜率的取值为20%,所述第二残铜率取值为20%;
或所述设计阻抗值为3Ω-5Ω之间时,所述第一残铜率的取值为30%,所述第二残铜率取值为30%;
或所述设计阻抗值为4Ω-8Ω之间时,所述第一残铜率的取值为40%,所述第二残铜率取值为40%。
在其中一个实施例中,所述阻抗值的管控方法还包括以下步骤:
根据设计阻抗值来确定所述第一区域与所述第一线路对应位置之间的第一间距;
根据设计阻抗值来确定所述第二区域与所述第一线路对应位置之间的第二间距。
在其中一个实施例中,所述阻抗值的管控方法还包括以下步骤:
根据第三预设要求确定所述第一线路的线宽;
在根据设计阻抗值来确定所述第一区域与所述第一线路对应位置之间的第一间距的步骤中,基于所述第一线路的线宽和所述设计阻抗值来确定所述第一区域与所述第一线路对应位置之间的第一间距;
在根据设计阻抗值来确定所述第二区域与所述第一线路对应位置之间的第二间距的步骤中,基于所述第一线路的线宽和所述设计阻抗值来确定所述第二区域与所述第一线路对应位置之间的第二间距。
在其中一个实施例中,所述第一线路和所述铜层分别设在介质层的相对两侧,所述介质层的厚度和所述介质层的介电常数根据所述设计阻抗值、所述第一线路的线宽、所述第一残铜率和所述第二残铜率来确定。
另一方面,还提供了一种线路板的设计方法,所述线路板的阻抗值的设计管控采用如上述任一个技术方案所述的阻抗值的管控方法来进行设计管控。
上述线路板的设计方法,在设计和管控阻抗值时,采用前述的阻抗值的管控方法进行设计管控,以得到可靠的设计管控效果。
另外,还提供了一种刚挠结合板,所述刚挠结合板采用前述的线路板的设计方法设计得到。
上述刚挠结合板,采用前述的线路板的设计方法进行设计,阻抗值的设计管控更为可靠,提升了刚挠结合板的工作性能。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为实施例中阻抗值的管控方法的流程示意图;
图2为传统设计中第一线路和铜层的交互作用图;
图3为本实施例中第一线路和铜层的交互作用图。
附图标注说明:
100、第一线路;200、介质层;310、铜层;321、第一区域;322、第二区域。
具体实施方式
下面结合附图对本发明的实施例进行详细说明:
需要说明的是,文中所称元件与另一个元件“固定”时,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是与另一个元件“连接”时,它可以是直接连接到另一个元件或者可能同时存在居中元件。相反,当元件被称作“直接在”另一元件“上”时,不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参照图1和图3,一种阻抗值的管控方法,包括以下步骤:
根据第一预设要求获取第一线路100;
根据第二预设要求在铜层310上预设第一区域321和第二区域322,所述第一区域321和所述第二区域322分别对应所述第一线路100的相对两侧,其中,所述第一区域321的第一残铜率和所述第二区域322的第二残铜率不相同。
该阻抗值的管控方法,相比传统第一线路100对应位置的下方为固定残铜率的设计方法,由于第一区域321和第二区域322与介质板另一侧的第一线路100的相对两侧位置对应,因此,当第一区域321的第一残铜率和第二区域322的第二残铜率不相同时,第一区域321和第二区域322通过介质层200与第一线路100之间实现了交叉交流,从而延长了电感交距相互交换电流产生的电容,使阻抗值得到应有补偿,从而实现了阻抗值与设计阻抗值保持一致,从而有效可靠的进行阻抗值的设计管控,以满足所需的阻抗要求。
5G(5th Generation Mobile Networks或5th Generation Wireless Systems、5th-Generation),指第五代移动通信技术(简称5G或5G技术),是最新一代蜂窝移动通信技术,也是即4G(LTE-A、WiMax)、3G(UMTS、LTE)和2G(GSM)系统之后的延伸。5G的性能目标是高数据速率、减少延迟、节省能源、降低成本、提高系统容量和大规模设备连接。
PCB(Printed Circuit Board),中文称线路板,也称印制线路板、电路板等,是电子工业的重要部件之一。几乎每种电子设备,小到电子手表、计算器,大到计算机、通信电子设备、军用武器系统等,只要有集成电路等电子元件,为了使各个元件之间实现电气互连,则都要使用线路板。线路板可以代替复杂的布线,实现电路中各元件之间的电气连接,不仅简化了电子产品的装配、焊接工作,减少传统方式下的接线工作量,大大减轻工人的劳动强度;而且也缩小了整机体积,降低产品成本,提高了电子设备的质量和可靠性。
5G作为未来发展的重要技术之一,其需要进行数据的高速传输,这就依赖于高性能的线路板。然而,如果线路板上传输线的阻抗不符合标准,就会产生严重的串扰问题,这将直接影响到线路板的质量。而对于阻抗值的设计和管控,通常是通过设计线宽、线间距以及介质层200厚度等来进行阻抗值的设计和管控。然而,如果利用传统的阻抗设计方法进行设计和管控,则在设计之后,生产得到的线路板(如柔性板或刚挠结合板)的阻抗会由于种种因素无法达到所需的阻抗要求,这给品控和产品成品率带来了极大困扰。
残铜率是指线路板的板面上铜的面积和整板的面积之比,在本实施例中,第一残铜率可以理解为第一区域321的残铜率,也即,第一区域321内铜层310的面积和第一区域321的面积之比;第二残铜率可以理解为第二区域322的残铜率,也即,第二区域322内铜层310的面积和第二区域322的面积之比,这里不再赘述。
如图2所示的层压结构剖面示意图(为便于展示,进行了爆炸处理),介质层200的上侧通过蚀刻等工序形成有第一线路100,介质层200的下侧加工形成有铜层310,铜层310直接对应与第一线路100的下方。该种情况下,上侧的第一线路100与下侧的铜层310之间通过介质层200垂直交流相互交换电流产生电容,使电阻容易波动,从而造成阻抗值的不稳定,无法满足实际的阻抗要求。
如图3所示的层压结构剖面示意图(为便于展示,进行了爆炸处理),属于本实施例的一种剖面结构,介质层200的上侧是第一线路100,第一线路100具有预设的线宽,而介质层200下侧的左边和右边分别有第一区域321和第二区域322,第一区域321具有第一残铜率,而第二区域322具有第二残铜率,第一残铜率的数值和第二残铜率的数值不相同,如此一来,第一线路100与两个不同残铜率对应的区域通过介质层200交叉交流,延长了电感交距相互交换电流产生的电容,使得电阻得到了应有的补偿,并使电阻值极其稳定,保证了设计得到的阻抗值的可靠性和准确性,从而也提升了设计可靠性和对阻抗值的管控性,提升了对管控阻抗值设计的可靠性和可控性,这里不再赘述。
需要说明的是:
第一预设要求是指根据产品的功能、线路设计等要求,设计得到的第一线路100的信息,并基于该信息获取到线路板上第一线路100的位置,以提供后续进行第一区域321和第二区域322设计时的依据;
第二预设要求是指根据第一线路100的位置,使所需要设定的第一区域321和第二区域322位于第一线路100对应位置的相对两侧,如图3所示,第一区域321和第二区域322位于介质层200的下侧的左边和右边,而相应的,第一线路100位于介质层200的上侧的中部,如此,使得第一区域321和第二区域322分别对应第一线路100的相对两侧。
另外,关于第一残铜率和第二残铜率的数据,本领域技术人员可结合实际的设计等要求,来具体设定,这里不再赘述。
当然,在一个实施例中,介质板的下侧,可以是:只要第一区域321和第二区域322,而介质板的下侧的其他区域,均无铜层310的存在,这里不再赘述。
在一个实施例中,在根据第二预设要求在铜层310上预设第一区域321和第二区域322,所述第一区域321和所述第二区域322分别对应所述第一线路100的相对两侧,所述第一区域321的第一残铜率和所述第二区域322的第二残铜率不相同的步骤中,根据设计阻抗值来确定所述第一残铜率和所述第二残铜率。
第一残铜率和第二残铜率的设定值,可以根据设计阻抗值通过计算来判断,本领域技术人员可根据实际的设计和计算规则等,进行计算,从而得到具体的设定数据,如可以是一个范围,也可以是一个具体的数值,从而进行具体的选用,这里不再赘述。
需要说明的是,设计阻抗值是指产品所需要的阻抗值或阻抗要求,也即,线路板产品的阻抗值或阻抗要求,这里不再赘述。
在一个实施例中,所述根据设计阻抗值来确定所述第一残铜率和所述第二残铜率的过程中,根据所述设计阻抗值与残铜率的取值对应关系来获取所述第一残铜率和所述第二残铜率。
本领域技术人员,可根据设计经验来具体总结出设计阻抗值与残铜率的取值对应关系,从而来直接选定相应的具体数值或从数据范围内进一步根据情况进行取值;当然,也可以是结合具体的产品要求通过电脑编程进行数据推算得到的具体数值或数值范围,从而建立起不同阻抗要求与残铜率之间的对应关系,这里不再赘述。
在一个实施例中,所述设计阻抗值与残铜率的取值对应关系,具体为:
所述设计阻抗值为2Ω-4Ω之间时,所述第一残铜率的取值为15%-25%,所述第二残铜率取值为15%-25%;
或所述设计阻抗值为3Ω-5Ω之间时,所述第一残铜率的取值为25%-35%,所述第二残铜率取值为25%-35%;
或所述设计阻抗值为4Ω-8Ω之间时,所述第一残铜率的取值为35%-45%,所述第二残铜率取值为35%-45%。
本实施例中,给出了三种不同情况下设计阻抗值与残铜率之间的对应关系。
可以理解的是:
当第一残铜率和第二残铜率取值在15%-25%之间时,可以起到对2Ω-4Ω的设计阻抗值的稳定作用;
当第一残铜率和第二残铜率取值在25%-35%之间时,可以起到对3Ω-5Ω的设计阻抗值的稳定作用;
当第一残铜率和第二残铜率取值在35%-45%之间时,可以起到对4Ω-8Ω的设计阻抗值的稳定作用。
当然,在实际的管控设计过程中,数据可能会存在重叠,如当设计阻抗值为3.5Ω时,其可以使第一残铜率和第二残铜率在15%-25%之间进行取值,也可以使第一残铜率和第二残铜率取值在25%-35%之间进行取值。这时,可以理解为:第一残铜率和第二残铜率在15%-25%之间进行取值时,可以对3.5左右的设计阻抗值起到稳定作用,而第一残铜率和第二残铜率在25%-35%之间进行取值时,同样也可以对3.5左右的设计阻抗值起到稳定作用,在具体进行管控设计的时候,本领域技术人员可以结合其他方面的设计及计算要求和限制等综合判断,以选择合适的残铜率数据,这里不再赘述。
在一个实施例中,所述设计阻抗值与残铜率的取值对应关系,具体为:
所述设计阻抗值为2Ω-4Ω之间时,所述第一残铜率的取值为20%,所述第二残铜率取值为20%;
或所述设计阻抗值为3Ω-5Ω之间时,所述第一残铜率的取值为30%,所述第二残铜率取值为30%;
或所述设计阻抗值为4Ω-8Ω之间时,所述第一残铜率的取值为40%,所述第二残铜率取值为40%。
该实施例则提供了一种更为具体的残铜率取值,可以理解为:
当第一残铜率和第二残铜率取值均为20%时,可以起到对2Ω-4Ω的设计阻抗值的稳定作用;
当第一残铜率和第二残铜率取值均为30%时,可以起到对3Ω-5Ω的设计阻抗值的稳定作用;
当第一残铜率和第二残铜率取值均为40%时,可以起到对4Ω-8Ω的设计阻抗值的稳定作用。
在一个实施例中,所述阻抗值的管控方法还包括以下步骤:
根据设计阻抗值来确定所述第一区域321与所述第一线路100对应位置之间的第一间距;
根据设计阻抗值来确定所述第二区域322与所述第一线路100对应位置之间的第二间距。
如图3所示,介质层200的下侧与第一线路100对应的位置,与第一区域321存在一定的间距,该间距即为前述的第一间距,该间距的确定,本领域技术人员可根据设计阻抗值和第一线路100的线宽等综合确定,以满足阻抗设计要求。
如图3所示,介质层200的下侧与第一线路100对应的位置,与第二区域322也存在一定的间距,该间距即为前述的第二间距,该间距的确定,本领域技术人员可根据设计阻抗值和第一线路100的线宽等综合确定,以满足阻抗设计要求,这里不再进一步赘述。
在一个实施例中,所述阻抗值的管控方法还包括以下步骤:
根据第三预设要求确定所述第一线路100的线宽;
在根据设计阻抗值来确定所述第一区域321与所述第一线路100对应位置之间的第一间距的步骤中,基于所述第一线路100的线宽和所述设计阻抗值来确定所述第一区域321与所述第一线路100对应位置之间的第一间距;
在根据设计阻抗值来确定所述第二区域322与所述第一线路100对应位置之间的第二间距的步骤中,基于所述第一线路100的线宽和所述设计阻抗值来确定所述第二区域322与所述第一线路100对应位置之间的第二间距。
第三预设要求为实现线路板的电路功能等进行计算和设计,从而得到第一线路100的线宽以及与其他线路(如第二线路等)的线间距等参数,而在后续进行第一间距和第二间距的确定时,还应根据线路板的设计要求和规范等进一步结合第一线路100的线宽来综合计算和考虑确定,这里不再赘述。
在一个实施例中,所述第一线路100和所述铜层310分别设在介质层200的相对两侧,所述介质层200的厚度和所述介质层200的介电常数根据所述设计阻抗值、所述第一线路100的线宽、所述第一残铜率和所述第二残铜率来确定。
由于第一区域321、第二区域322和第一线路100之间通过介质层200来起作用,从而起到管控阻抗的作用,并进行阻抗设计,因此,介质层200的厚度、介电常数等参数则同样起到影响作用,因此,本领域技术人员在进行选用设计时,应结合设计阻抗值、第一线路100的线宽、第一残铜率和第二残铜率来进行综合确定,当然,如有必要,也需要结合其他的参数进一步综合确定,如结合第一线路100和其他线路以及金属化孔、埋铜、挠性板等进行综合考虑和确定,这里不再赘述。
需要说明的是:介质层,也称介质基板或基材,是制作线路板的重要基础材料,本领域技术人员应当知悉,这里不再赘述。
本实施例还提供了一种线路板的设计方法,所述线路板的阻抗值的设计管控采用如上述任一个实施例所述的阻抗值的管控方法来进行设计管控。
该线路板的设计方法,在设计和管控阻抗值时,采用前述的阻抗值的管控方法进行设计管控,通过预设第一区域321和第二区域322的不同残铜率,并通过计算和预设出与第一线路100之间产生的电容,从而得到可靠的设计管控效果。
该线路板的设计方法尤其适用于挠性板中阻抗值的管控设计,并进一步可以应用到刚挠结合板的设计和生产,这里不再赘述。
需要说明的是,无论是前述的阻抗值的管控方法还是这里的线路板的设计方法,除去本实施例所记载的技术内容之外,其余的工序流程等,本领域技术人员均可采用现有的技术手段、设计流程、计算规范等进行操作,这里不再进一步赘述。
另外,本实施例还提供了一种刚挠结合板,所述刚挠结合板采用前述的线路板的设计方法设计得到。
该刚挠结合板,采用前述的线路板的设计方法进行设计,阻抗值的设计管控更为可靠,提升了刚挠结合板的工作性能。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种阻抗值的管控方法,其特征在于,包括以下步骤:
根据第一预设要求获取第一线路;
根据第二预设要求在铜层上预设第一区域和第二区域,所述第一区域和所述第二区域分别对应所述第一线路的相对两侧,其中,所述第一区域的第一残铜率和所述第二区域的第二残铜率不相同。
2.根据权利要求1所述的阻抗值的管控方法,其特征在于,在根据第二预设要求在铜层上预设第一区域和第二区域,所述第一区域和所述第二区域分别对应所述第一线路的相对两侧,所述第一区域的第一残铜率和所述第二区域的第二残铜率不相同的步骤中,根据设计阻抗值来确定所述第一残铜率和所述第二残铜率。
3.根据权利要求2所述的阻抗值的管控方法,其特征在于,所述根据设计阻抗值来确定所述第一残铜率和所述第二残铜率的过程中,根据所述设计阻抗值与残铜率的取值对应关系来获取所述第一残铜率和所述第二残铜率。
4.根据权利要求3所述的阻抗值的管控方法,其特征在于,所述设计阻抗值与残铜率的取值对应关系,具体为:
所述设计阻抗值为2Ω-4Ω之间时,所述第一残铜率的取值为15%-25%,所述第二残铜率取值为15%-25%;
或所述设计阻抗值为3Ω-5Ω之间时,所述第一残铜率的取值为25%-35%,所述第二残铜率取值为25%-35%;
或所述设计阻抗值为4Ω-8Ω之间时,所述第一残铜率的取值为35%-45%,所述第二残铜率取值为35%-45%。
5.根据权利要求4所述的阻抗值的管控方法,其特征在于,所述设计阻抗值与残铜率的取值对应关系,具体为:
所述设计阻抗值为2Ω-4Ω之间时,所述第一残铜率的取值为20%,所述第二残铜率取值为20%;
或所述设计阻抗值为3Ω-5Ω之间时,所述第一残铜率的取值为30%,所述第二残铜率取值为30%;
或所述设计阻抗值为4Ω-8Ω之间时,所述第一残铜率的取值为40%,所述第二残铜率取值为40%。
6.根据权利要求1-5任一项所述的阻抗值的管控方法,其特征在于,所述阻抗值的管控方法还包括以下步骤:
根据设计阻抗值来确定所述第一区域与所述第一线路对应位置之间的第一间距;
根据设计阻抗值来确定所述第二区域与所述第一线路对应位置之间的第二间距。
7.根据权利要求6所述的阻抗值的管控方法,其特征在于,所述阻抗值的管控方法还包括以下步骤:
根据第三预设要求确定所述第一线路的线宽;
在根据设计阻抗值来确定所述第一区域与所述第一线路对应位置之间的第一间距的步骤中,基于所述第一线路的线宽和所述设计阻抗值来确定所述第一区域与所述第一线路对应位置之间的第一间距;
在根据设计阻抗值来确定所述第二区域与所述第一线路对应位置之间的第二间距的步骤中,基于所述第一线路的线宽和所述设计阻抗值来确定所述第二区域与所述第一线路对应位置之间的第二间距。
8.根据权利要求7所述的阻抗值的管控方法,其特征在于,所述第一线路和所述铜层分别设在介质层的相对两侧,所述介质层的厚度和所述介质层的介电常数根据所述设计阻抗值、所述第一线路的线宽、所述第一残铜率和所述第二残铜率来确定。
9.一种线路板的设计方法,其特征在于,所述线路板的阻抗值的设计管控采用如权利要求1-8任一项所述的阻抗值的管控方法来进行设计管控。
10.一种刚挠结合板,其特征在于,所述刚挠结合板采用如权利要求9所述的线路板的设计方法设计得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010185723.9A CN111405745B (zh) | 2020-03-17 | 2020-03-17 | 阻抗值的管控方法、线路板的设计方法及刚挠结合板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010185723.9A CN111405745B (zh) | 2020-03-17 | 2020-03-17 | 阻抗值的管控方法、线路板的设计方法及刚挠结合板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111405745A true CN111405745A (zh) | 2020-07-10 |
CN111405745B CN111405745B (zh) | 2021-08-27 |
Family
ID=71413481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010185723.9A Active CN111405745B (zh) | 2020-03-17 | 2020-03-17 | 阻抗值的管控方法、线路板的设计方法及刚挠结合板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111405745B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112654158A (zh) * | 2020-12-09 | 2021-04-13 | 广州广合科技股份有限公司 | 一种提升阻抗精度的控制方法 |
CN114615796A (zh) * | 2022-03-09 | 2022-06-10 | 四川九洲电器集团有限责任公司 | 一种高速刚挠结合板及其设计方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0199289A2 (en) * | 1985-04-22 | 1986-10-29 | Tektronix, Inc. | Staggered ground-plane microstrip transmission line |
US5568107A (en) * | 1995-05-01 | 1996-10-22 | Apple Computer, Inc. | Transmission line having impedance set by reference plane fenestration |
CN1753597A (zh) * | 2004-09-22 | 2006-03-29 | 鸿富锦精密工业(深圳)有限公司 | 可实现阻抗控制的两层印制电路板 |
CN102548189A (zh) * | 2010-12-28 | 2012-07-04 | 易鼎股份有限公司 | 电路板的特性阻抗精度控制结构 |
CN103731984A (zh) * | 2012-10-16 | 2014-04-16 | 易鼎股份有限公司 | 具有阻抗控制结构的软硬结合电路板 |
CN207215904U (zh) * | 2017-09-14 | 2018-04-10 | 广州兴森快捷电路科技有限公司 | 阻抗测试条 |
-
2020
- 2020-03-17 CN CN202010185723.9A patent/CN111405745B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0199289A2 (en) * | 1985-04-22 | 1986-10-29 | Tektronix, Inc. | Staggered ground-plane microstrip transmission line |
US5568107A (en) * | 1995-05-01 | 1996-10-22 | Apple Computer, Inc. | Transmission line having impedance set by reference plane fenestration |
CN1753597A (zh) * | 2004-09-22 | 2006-03-29 | 鸿富锦精密工业(深圳)有限公司 | 可实现阻抗控制的两层印制电路板 |
CN102548189A (zh) * | 2010-12-28 | 2012-07-04 | 易鼎股份有限公司 | 电路板的特性阻抗精度控制结构 |
CN103731984A (zh) * | 2012-10-16 | 2014-04-16 | 易鼎股份有限公司 | 具有阻抗控制结构的软硬结合电路板 |
CN207215904U (zh) * | 2017-09-14 | 2018-04-10 | 广州兴森快捷电路科技有限公司 | 阻抗测试条 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112654158A (zh) * | 2020-12-09 | 2021-04-13 | 广州广合科技股份有限公司 | 一种提升阻抗精度的控制方法 |
CN114615796A (zh) * | 2022-03-09 | 2022-06-10 | 四川九洲电器集团有限责任公司 | 一种高速刚挠结合板及其设计方法 |
CN114615796B (zh) * | 2022-03-09 | 2023-07-21 | 四川九洲电器集团有限责任公司 | 一种高速刚挠结合板及其设计方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111405745B (zh) | 2021-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111405745B (zh) | 阻抗值的管控方法、线路板的设计方法及刚挠结合板 | |
EP2658354B1 (en) | Golden finger and plate edge interconnection device | |
CN107787122B (zh) | 电路板线路补偿方法和装置 | |
CN112203426B (zh) | 一种印制电路板的背钻方法、装置、设备及存储介质 | |
CN114206000A (zh) | 电路板组件和电子设备 | |
CN105101642B (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
CN111295040B (zh) | 一种pcb板及其布设方法、装置及存储介质 | |
US20150014044A1 (en) | High speed via | |
CN103491708A (zh) | 一种高密度互连集成印制电路板及其制作方法 | |
CN103889152A (zh) | 印刷电路板加工方法 | |
CN112689381A (zh) | 一种印刷电路板和印刷电路板的制造方法 | |
US20080121413A1 (en) | Method for manufacturing printed circuit boards | |
CN104302099A (zh) | 电路板及其制造方法 | |
CN105916315A (zh) | 一种hdi印刷电路板的制作方法 | |
CN114390804B (zh) | 一种无残桩的过孔制作方法、pcb板及电子设备 | |
US6973635B2 (en) | Printed wiring board design aiding system, printed wiring board CAD system, and record medium | |
CN115835534A (zh) | 一种多层pcb层间线路连通方法、系统、装置及存储介质 | |
CN115915582A (zh) | 一种增大载流量的pcb板信号层电源平面结构及制作方法 | |
CN103547065B (zh) | 一种凸铜结构pcb板及其制造工艺 | |
CN105407633A (zh) | 柔性电路板及移动终端 | |
CN219740719U (zh) | 一种带侧壁挖槽的金属包边pcb板 | |
CN104377479A (zh) | 一种减小信号损耗的压接连接器的设计方法 | |
CN205430763U (zh) | 具有高精度对位玛格点的线路板 | |
CN103917044A (zh) | 一种柔性电路板及其制造方法 | |
Chincholkar et al. | Modeling the impact of embedding passives on manufacturing system performance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20210709 Address after: 518000 room 501-01, building a, Shuanghuan, No.8, Baoqing Road, Baolong community, Baolong street, Longgang District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Huaxin micro Measurement Technology Co.,Ltd. Address before: 510700 102, 16 Dakeng Shangdong street, Huangpu District, Guangzhou City, Guangdong Province Applicant before: Guangzhou Dayu Electronic Technology Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |