CN1753597A - 可实现阻抗控制的两层印制电路板 - Google Patents

Abstract

本发明提供了一种可实现阻抗控制的两层印制电路板，该两层印制电路板包括一介质层和配置于所述介质层上的若干高速信号传输线，所述介质层上还配置有与每一高速信号传输线相邻的接地层。采用所述两层印制电路板，可以将两层印制电路板的剖面二维图形输入至一仿真软件，由仿真软件计算出的所述高速信号传输线的特征阻抗值与其标准阻抗值比较后，经过所述高速信号传输线以及高速信号传输线与接地层相对位置的参数值的多次调整、二维图型的多次输入、仿真软件的多次计算，从而获得理想的特征阻抗值。

Description

可实现阻抗控制的两层印制电路板

【技术领域】

本发明涉及一种印制电路板(Printed Circuit Board，以下简称PCB)，特别是一种可在高速信号布线中实现阻抗控制的两层印制电路板。

【背景技术】

随着集成电路输出开关速度提高以及PCB的布线密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB的参数、元器件在PCB上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。如何在PCB的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。对于PCB上的传输线来讲，保持信号完整性最重要是阻抗匹配。传输线的特征阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，甚至出现信号的过冲和下冲。信号如果在传输线上来回反射，就会产生往返振荡。影响传输线的阻抗的因素主要有：铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径及走线周边的走线等。传输线的阻抗的计算方法可参照相应的经验公式，如：

$Z_0\≈\frac{87}{\sqrt{{\mathrm{\ϵ}}_r+1.41}}1n\frac{5.98H}{0.8W+t}$

其中，Z₀为传输线的特征阻抗，ε_r为介质的介电常数，W为传输线的宽度，t为传输线的厚度，H为介质的厚度。在现有技术中，四层以上的PCB借由传输线与参考地平面构成的传输线结构达成要求的传输线阻抗，不同的传输线类型要求有不同的传输线标准阻抗值。业界标准的PCB厚度在62mil(千分之一英寸，约0.0254毫米)左右，如图1所示的四层PCB结构，包括若干传输线100，介质层110、130及接地层120，其能够实现阻抗匹配的传输线标准阻抗值为60欧姆。介质层110的介电常数为4，传输线100的宽度为5mil，传输线100的厚度为2.1mil，介质层110的厚度为4.4mil，根据经验公式计算得出传输线的特征阻抗为54.7欧姆，基本符合阻抗匹配的要求。另外，也可利用仿真软件来计算传输线的阻抗，把含有传输线、介质层及接地层的传输线结构的二维截面输入仿真软体，仿真软体会分析传输线与接地层产生的电磁场，计算出传输线的阻抗。

在I/O卡中，两层PCB的使用不必在介质层中铺上接地层，可以大幅度降低单位面积的成本。然而，现有两层PCB结构没有标准的布线规范，一般是在PCB没有用上的空白区域敷上大面积铜层与地相连作为地线使用，这样在高速信号布线中难以实现阻抗匹配。如图2所示的两层PCB结构，包括若干传输线150、一接地层160和介质层170。介质层的厚度56mil，根据上述经验公式计算得出传输线150的特征阻抗为150欧姆，显然不符合阻抗匹配的要求，若要使传输线150的特征阻抗等于60欧姆，根据上述经验公式，W为传输线150的宽度需达到82mil，这在PCB设计中是不合理的。而一接地层160也没有考虑到若干传输线150的阻抗控制要求，使用仿真软体时，若干传输线150与一接地层160构成的二维截面无法去控制每一传输线150的特征阻抗值。

【发明内容】

本发明的目的在于提供一种两层印制电路板，可控制传输线的阻抗以实现阻抗匹配。

为实现本发明的目的，本发明提供了一种可实现阻抗控制的两层印制电路板，该两层印制电路板包括一介质层和配置于所述介质层上的若干高速信号传输线，所述介质层上还配置有与每一高速信号传输线相邻的接地层。

所述高速信号传输线以及高速信号传输线与接地层相对位置的一组参数值对应所述高速信号传输线的一个特征阻抗值，所述高速信号传输线可为单端传输线或差分信号传输线。

采用所述两层印制电路板，可以将两层印制电路板的剖面二维图形输入至一仿真软件，由仿真软件计算出的所述高速信号传输线的特征阻抗值与其标准阻抗值比较后，经过所述参数值的多次调整、二维图型的多次输入、仿真软件的多次计算，从而获得理想的特征阻抗值。

【附图说明】

图1为现有四层印制电路板阻抗控制的剖面示意图。

图2为现有两层印制电路板的剖面示意图。

图3为本发明可实现阻抗控制的两层印制电路板的第一实施例的剖面示意图。

图4为本发明可实现阻抗控制的两层印制电路板的第二实施例的剖面示意图。

【具体实施方式】

本发明可实现阻抗控制的两层印制电路板的第一实施例，如图3所示，两层印制电路板3包括若干高速信号传输线(本实施例为单端传输线10)、一介质层20、若干接地层30和若干低速信号线40。每一单端传输线10的两侧各设置一接地层30，接地层30与单端传输线10并列布置于介质层20上，接地层30的厚度t等于单端传输线10的厚度t，接地层30的长度等于单端传输线10的长度。单端传输线10的宽度为w，每一接地层30到单端传输线10的距离为s。要实现单端传输线10的阻抗控制，首先将如图3所示的二维图形输入至一仿真软件，如2D Extractor，仿真软件会分析此二维图形构成元件的电磁场，计算出单端传输线10的特征阻抗值，若计算得来的特征阻抗值不符合两层印制电路板3要求的传输线标准阻抗值，则调整参数w，s，t的值(单端传输线10的厚度t一般在2.1mil左右，故主要调整w，s的值)，再利用这三个参数确定的另一二维图形输入至仿真软件，重新计算单端传输线10的特征阻抗值。经过参数值的多次调整、二维图型的多次输入以及仿真软件的多次计算，找出接近或等于标准阻抗值的一组参数值，按照这组参数值对单端传输线10和两接地层30布线，就可以实现单端传输线10的阻抗控制。

本发明也可以在单端传输线10的一侧只设置一个接地层，同样可以通过仿真软件的计算取得合乎要求的参数值。但与两侧各设置一个接地层相比，后者具有能够排除其他传输线对单端传输线10干扰的优点。

本发明可实现阻抗控制的两层印制电路板的第二实施例，如图4所示，用于USB2.0信号传输的两层印制电路板5包括若干高速信号传输线(本实施例为差分信号传输线50)、一介质层60、若干接地层70和若干低速信号线80。差分信号传输线50包括两恒定间距、长度一致且信号流向相反的传输线52、54。若干接地层70与差分信号传输线50布置于介质层60上。每一差分信号传输线50的两侧各设置一接地层70。接地层70的厚度等于差分信号传输线50的厚度T，接地层70的长度等于差分信号传输线50的长度，每一接地层30到相邻的传输线的距离为S，传输线52、54之间的距离为K。USB2.0传输线标准阻抗值为90欧姆。将如图4所示的二维图形输入至仿真软件，计算出差分信号传输线50的特征阻抗值，与标准阻抗值作比较后调整参数W，S，T，K(差分信号传输线50的厚度T一般在2.1mil左右，故主要调整W，S，K的值)的取值。再利用调整后的四个参数确定的另一二维图形输入至仿真软件，重新计算差分信号传输线50的特征阻抗值。经过参数值的多次调整、二维图型的多次输入以及仿真软件的多次计算，找出接近或等于标准阻抗值的一组参数值。

Claims (7)

1.一种可实现阻抗控制的两层印制电路板，包括一介质层和配置于所述介质层上的若干高速信号传输线，其特征在于，所述介质层上还配置有与每一高速信号传输线相邻的接地层。

2.如权利要求1所述的可实现阻抗控制的两层印制电路板，其特征在于：所述高速信号传输线为单端传输线。

3.如权利要求2所述的可实现阻抗控制的两层印制电路板，其特征在于：所述单端传输线的两侧各配置一接地层。

4.如权利要求2所述的可实现阻抗控制的两层印制电路板，其特征在于：所述单端传输线的一侧配置一接地层。

5.如权利要求1所述的可实现阻抗控制的两层印制电路板，其特征在于：所述高速信号传输线为差分信号传输线。

6.如权利要求5所述的可实现阻抗控制的两层印制电路板，其特征在于：所述差分信号传输线的两侧各配置一接地层。

7.如权利要求1至6中任何一项所述的可实现阻抗控制的两层印制电路板，其特征在于：所述高速信号传输线以及高速信号传输线与接地层相对位置的一组参数值对应所述高速信号传输线的一个特征阻抗值。

Images